SU1406530A1 - Устройство дл измерени спада плоской части импульса - Google Patents

Abstract

Изобретение может быть использовано .при разбраковке изделий электронной техники по величине спада плоской части пр моугольных испытательных импульсов и прИ измерении величины скорости спада выходного напр жени  аналоговых запоминающих устройств . Устройство дл  измерени  спада плоской части импульса содержит блоки 1,2 пам ти, дифференциальный усилитель 3 и блок 4 синхронизации. В описании изобретени  даны две структурные схемы блока 4 синхронизации в зависимости от функциональной предназначенности устройства. Устройство просто по к-онструкции. 2 з.п. ф-лы, 5 ил.

Description

(Л

4

о

Од ел

со

Изобретение относитс  к электроизмерительной технике и может быть использовано при разбраковке изделий электронной техники по величине спада плоской части пр моугольных испытательных импульсов, а также при измерении величины скорости спада выходного напр жени  аналоговых запоминающих устройств.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет обеспечени  возможности измерени  величины спада плоской части пр моугольного импульса и скорости спада выходного напр жени  аналогового запоминающего устройства , а также упрощение устройг- ства.

На фиг. 1 приведена структурна  - схема предлагаемого устройства; на фиг. 2 - структурна  схема блока синхронизации, используемого дл  измерени  величины спада /плоской части импульса; на фиг. 3 - структур-, на  схема блока синхронизации, используемого дл  измерени  скорости спада выходного напр жени  АЗУ; на Фиг. А - диаграммы напр жений, по сн ющие работу устройства при измерении величины спада плоской части импульса; на фиг. 5 - диаграммы напр жений , по сн ющие работу устройства при измерении скорости спада выходного .напр жени  АЗУ.

Устройство содержит (фиг. 1) блоки 1 и 2 пам ти, дифференциальный уси литель 3 и блок 4 синхронизации, причем вход блока 4 синхронизации  вл етс  входом устройства, первьй и второй выходы блока 4 соединены соответственно с первым и вторым входом блока 1 пам ти, выход которого соединен с первым входом дифференциального усилител  3, первый и третий выходы блока 4 синхронизации соединены соответственно с первым и вторым выходами блока 2 пам ти, выход которого соединен с вторым входом дифференциального усилител  3, а его выход  вл етс  выходом устройства. В качестве блоков 1 и 2 пам ти могут быть использованы микросхемы КРПООСКЗ с дополнительными элементами обратной св зи и запоминающими конденсаторами. Дифференциальный усилитель 3 может быть выполнен на операционном усилителе, например . К140УД14, с соответствующими резисторами обратной св зи. Блок 4

0

5

0

5

0

5

0

5

0

5

синхронизации, используемый дл  измерени  спада плоской части импульса (фиг. 2), содержит формирователи 5 и 6 импульсов и блок 7 регулируемой задержки, причем вход устройства соединен с входом формировател  5 им- . I пульса и  вл етс  первым выходом блока 4 синхронизации, выход формировател  5  вл етс  вторым выходом блока 4 синхронизации и соединен с входом блока 7, выход которого соединен с входом формировател  6 импульса, выход которого лвл етс  третьим выходом блока синхронизации.

Формирователи 5 и 6 импульса могут быть построены на базе интегральных таймеров КР1006ВИ1, включенных в режиме одновибратора. Длительность импульсов , формируемых этими таймерами, должна быть- больше времени выборки используемых в качестве блоков пам ти микросхем КРПООСКЗ.

Блок 7 регулируемой задержки может содержать формирователь импульсов по фронту входного сигнала на микросхеме К155ЛАЗ и RC-цепочке, выход которого соединен с входом одно- вибратора на таймере КР1006ВИ1,длительность импульса в котором регулируетс  переменным резистором, выход одновибратора соединен с входом формировател  импульсов по спаду входного сигнала на микросхеме К155ЛАЗ и RC-цепочке.

Блок 4 синхронизацииI используемый дд  измерени  скорости спада выходного напр жени  АЗУ (фиг. 3), содержит генератор 8 импульсов, счетчик 9, дешифратор 10 и измер емое АЗУ 11, причем вход устройства соединен с первым входом АЗУ 11, выход которого  вл етс  первым выходом блока 4 синхронизации, выход генератора 8 соединен с входом счетчика 9, выход к оторого соединен с входом дешифрато- ра, первый выход которого соединен с вторым входом АЗУ 11, а второй и третий выходы  вл ютс  соответственно вторым и третьим выходами блока 4 синхронизации.

Генератор 8 импульсов может быть выполнен на микросхеме К155ЛАЗ с использованием кварцевого резонатора. Дп  счетчика 9 можно использовать микросхему К155ИЕ5. Дешифратор 10 мо- ж€;т быть построен на микросхеме К155ИДЗ с использованием микросхемы

К155ЛН1 дл  инвертировани  выходных сигналов.

Устройство работает следующим образом.

Перед измерением величины спада плоской части пр моугольного импульса с помощью блока, 7 регулируемой задержки устанавливаетс  задержка между импульсами, вырабатываемыми формировател ми 5 и 6, равна  длительности исследуемого пр моугольного импульса (фиг. 4). На вход устройства подают исследуемый пр моугольный импульс, имеющий начальную ам- плитуду и., котора  спадает к моменту окончани  импульса до величины Ug (фиг. 4а). Исследуемый пр моугольный импульс поступает на информационные входы блоков 1 и 2 пам ти. На вход управлени  блока 1 пам ти в мо- времени t подаетс  .импульс выборки , вырабатываемый формирователем 5 импульса (фиг. 4в). После окончани  импульса выборки на выходе блока 1 пам ти фиксируетс  напр жение Ид (фиг. 4и).Перед окончанием исследуемого импульса на вход управлени  блока 2 пам ти в момент времени t;2 подаетс  импульс выборйи, вырабатьшае- мый формирователем 6 импульса (фиг. 4г). В результате на выходе блока 2 пам ти фиксируетс  напр жение Ug (фиг. 4к). С выходов блоков 1 и 2 напр жени .ид и. Uj поступают на входы дифференциального усилител  3 и на его выходе устанавливаетс  напр жение dUc (фиг. 4л), равное разности напр жений U и Ug dUc UA-UB.

Таким образом, на выходе устройства после окончани  иccлeдye foгo импульса устанавливаетс  напр жение JU(., равное величине спада плоской час;.ти пр моугольного импульса.

При измерении скорости спада выходного напр жени  АЗУ используетс  блок 4 синхронизации, представленный на фиг. 3. На информационный вход измер емого АЗУ 11 подаетс  посто нное напр жение UD (фиг. 5а). Генератор 8 импульсов вырабатывает тактовые им- пульсы, которые преобразуютс  с помощью счетчика 9 и дешифратора 10 в импульсы выборки дл  блока 1 пам ти (фиг. 5в), блока 2 пам ти (фиг. 5г) и дл  измер емого АЗУ 11 (фиг. 5д). В момент времени- t, на вход управлени  измер емого АЗУ 11 подаетс  им

Q 5 0 5

0

5

0

5

0

5

пульс выборки (фиг. 5д), на выходе измер емого АЗУ 1I устанавливаетс  напр жение (фиг. 5б)

Ul-U.- lUc/nt,

где Uj. - напр жение смещени  измер емого АЗУ i1, В момент времени tj импульс выборки измер емым АЗУ 11 прекращаетс  и напр жение на его выходе начинает уменьшатьс  вследствие тока утечки ключа до прихода следующего импульса выборки. Следующий импульс выборки измер емым АЗУ 11 подают в момент времени t,., к этому моменту времени напр жение на выходе измер емого АЗУ 11 приобретает значение Uj. Таким образом, дл  определени  скорости спада выходного напр жени , измер емого АЗУ 11, требуетс  определить разность напр жений

за фиксированный интервал времени , который выбираетс , как правило , кратным 1, 10, 100 и т.Дi Например , Т мс, 10 мс или 100 мс. Дл  определени  величины изменени  выходного напр жени  , измер емого АЗУ 11,на вход управлени  .блока 2 пам ти в момент времени tj, подают импульс выборки (фиг. 5г), а на вход управлени  блока 1 пам ти подают импульс выборки в момент времени t (фиг. 5в), в результате чего в блоке 2 пам ти запоминаетс  напр жение U (фиг.Зк), . которое присутствовало на выходе измер емого АЗУ 11 в момент времени t-j, а в блоке 1 пам ти запоминаетс  на- ; пр жение U (фиг. 5и),которое присутствовало на выходе измер емого АЗУ 1 1 в момент времени t j. Напр жени  с выходов блоков 1 и 2 поступают на входы дифференциального усилител  3, где определ етс  разность этих напр жений и и и, -и 1 (фиг. 5л) .

1 .

Скорость спада выходного напр жени  АЗУ будет равна

АИ

и.8ых,т(р т где ли - напр жение на выходе дифференциального усилител ; T t5-tj - интервал времени между окончани ми импульсов выборки блоков 1 и 2.

Таким образом, в конце измерени  на выходе- предлагаемого устройства устанавливаетс  напр жение, пропорциональное скорости спада выходного напр жени , измер емого АЗУ 1 Г,

и,

Bxffff

гл

Claims (3)

1. Формула изобретения

   1. Устройство для измерения спада плоской части импульса, содержащее блок памяти, выход которого соединен ;С первым входом дифференциального усилителя, отличающееся тем, что, с целью расширения функциональных возможностей и упрощения уст- эд ройства, в него введены второй блок памяти и блок синхронизации, вход которого является входом устройства, первый выход блока синхронизации соединен с первыми входами первого и второ- эд го блоков памяти, выход второго блока памяти соединен с вторым входом дифференциального усилителя, выход которого является выходом устройства, второй и третий выходы блока.синхронизации 20 соединены соответственно с вторыми входами первого и второго блоков памяти.
2. 2. Устройство по π. 1, о т л и чающееся тем, что блок син- 25 хронизации содержит два формирователя импульсов и блок регулируемой задержки, вход первого формирователя импульсов соединен с входом устройства и является первым выходом блока синхронизации, выход первого формирователя импульсов соединен с входом блока регулируемой задержки и является вторым выходом блока синхронизации, выход блока регулируемой задержки соединен с входом второго формирователя импульсов, выход которого является третьим выходом блока синхронизации.
3. 3. Устройство по п. 1, о т л и чающееся тем, что блок синхронизации содержит генератор импульсов, счетчик, дешифратор и измеряемое аналоговое запоминающее устройство, первый вход которого соединен с входом устройства, выход генератора импульсов соединен с входом счетчика, выход которого.соединен с входом дешифратора, первый выход дешифратора является вторым выходом блока синхронизации, второй выход дешифратора соединен с вторым входом измеряемого аналогового запоминающего устройства, выход которого является первым выходом блока синхронизации, третий выход дешифратора является третьим выходом блока синхронизации.

   фиг.2

   Ча