SU1587635A1 - Устройство дл алгебраического суммировани сигналов в формате линейной дельта-модул ции - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  цифровой обработки сигналов. Цель изобретени  - расширение функциональных возможностей. Устройство, содержащее M кодеров 1, M элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, обеспечивает увеличение количества параллельно суммируемых сигналов до M и произвольный выбор их количества в диапазоне от 2 до M. Достигаетс  это введением блока вычислени  функции D @ (KT)=Ψ [D I(KT)], адресной информацией которого  вл ютс  все возможные наборы дельта-модулированных последовательностей суммируемых сигналов и количество суммируемых сигналов, а вычисл емой информацией-амплитудное значение суммарного сигнала в произвольный период дискретизации. 2 ил.

Description

И обретение относитс  к вычисли- tejibHOH технике и может быть использовано дл  цифровой обработки сигналов .

Цель изобретени  - расширение функциональных возможностей,

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - йременные диаграммы, по сн ющие сум- ушрование в формате линейной дельта |10ДУЛЯЦИИ .

I Устройство содержит m кодеров 1, i|i элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2, блок вычислени  функции d(kT) (у C ; (kT)J Накапливающий сумматор 4, группу ана jjiorcBbix входов 5, группу входов 6 Отправлени  режимом работы, группу равл ющих входов 7, выход 8. : Алгоритм суммировани  в формате |;ельта-модул ции можно .представить следующим образом. Если x.(t) (где . о. ,т) аналоговые сигналы такие Что их частотные полосы ограничены сверху величиной f etKc °™ преобразуютс  при помощи кодера дельта-мо yл ции в дельта-модулированные последовательности

: Jd./nT) ),..., („,(пТ)),

де п - номер отсчета; период дис сретизации;

f - частота дискретизации, причем f ., ,

то сумму аналоговых сигналов ж (пТ; m ,2-

1 x.(t) можно с требуемой точносUe ..

тью выразить через оценки сиг-Н 1лов

),.... ) и представл ющие собой 1-разр дные двоично-позицион- ные импульсные кодомодулированные (ИКМ) сигнапы

5« (пТ)1(пТ), (1)

2. (с1

где х(пТ) id .(kT).

- КаО

Выражение (1) можно представить в виде

X (пТ)5 4 (n-i)T +d(nT) , (2)

5

где d(nT) d I (пТ) - шаг квантовани  суммарного сигнала за п-й пери дискретизации. Учитыва , что d j(kT ,1, где О и 1 имеют логичекий смысл и О соотвествует -1, а 1 - I, где +1 и - - номированный шаг квантовани  (одна уловна  единица), можно показать, ч

-(kT) представл ют собой многоуровневые сигналы, и количество различных уровней d(f.I) f определ емое различными наборами dj(kT), будет равн тьс  (т+1), следовательно, количество разр дов, необходимых дл  представлени  d (пТ), составит

c intlo r (т+1) .

Устройство дл  алгебраического суммировани  сигналов в формате линейной дельта-модул ции работает следующим образом.

До начала работы необходимо произвести установку группы входов 6 управлени  режимом работы по следующему правилу: если i-e слагаемое должно участвовать в общей сумме со знаком -, то соответствующа  дельта-мо дулированна  последовательность должна быть инвертирована и, следовательно , сигнал В.1, если же i-e слагаемое участвует в общей сумме со знаком +, то В.0, и соответствующа  ему дельта-модулированна  последовательность поступает на адресный вход блока 3 без изменений. Б блоке 3 записана функци  )

(kT), показывающа  зависимость шага квантовани  суммарного сигнала от различных наборов di(kT)npH этом наборы di(kT) можно рассматривать как р д адресов, по которым записаны соответствующие значени  d(l ,T) . Kpobje этого, можно организовать произвольный выбор количества параллельно сумми- ,. руемых сигналов в диапазоне 2,... .,т. Дл  зтого группа управл ющих входов 7 устройства используетс  в качестве старших разр дов адоесного входа блока 3 AJ, где ...,Ьэ а intloga(m-2).

Аналоговые сигналы преобразуютс  в кодерах 1 в дельта-модулированные последовательности, i-й элемент ИС- КЛЮЧАадЕЕ ИЛИ 2 служит дл  определени  знака i-ro аналогового сигнала (в зависимости от сигнала управлени  режимом работы В . Полученные дельта-модулированные последовательности  вл ютс  младшими разр дами адресного входа блока 3. Блок 3, накапливающий сумматор 4 и кодеры 1 тактируютс  частотой дискретизации. С выхода блока 3 в каждый период дискретизации считываетс  шаг квантовани  суммарного сигнала, который подаетс  на вход накапливающего сумматоpa 4, осуществл ющего посто нное цифровое суммирование, и на выходе устройства в конце каждого такта устанавливаетс  результирующий сигнал л t

V

), представленный многоразр дным двоичио-позиционны м кодов в формате ИКМ. , .

Наборы dj-CkT) в блоке 3 могут быть записаны в требуемом типе кода (ДОПОЛ нительном или обратном. Можно показать , что значение младшего информационного разр да блока 3 с весом 2 зависит от типа используемого кода и четности-нечетности количества слагаемых устройства, поэтому он может не записыватьс  в блок 3, а его значение подаватьс  непосредственно на младший разр д 2° матора.

накапливающего сум

На фиг.2 приведены временные диаграммы , по сн ющие суммирование трех сигналов (), причем на временной диаграмме а показаны такты дискретизации линейного дельта-модулирован- ного сигнала, на диаграммах б,в и г - некоторые гипотетические последовательности fd (kT)) ; d.i( kT)) и 3(kT)}, реализуемые в кодерах, на диагра1«ме д - амплитудное значение сигналов, считываемых из блока 3 (необходимо учитывать, что на выходе блока 3 амплитудное значение выражаетс  в двоичном дополнительном или обрат5876 5

ном коде в каждый период дискретизации , на диаграмме е - амплитудное значение ,результирующего суммарное сиг- , нала x/(kT) и формате ИКМ.

Claims (1)

1. Формула изобретени 

   Устройство дл  алгебраического суммировани  сигналов в формате линейной дельта-модул ции, содержащее m кодеров линейной дельта-модул ции, m элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, накапливающий сумматор, причем i-й (где

   i,...,Ti) аналоговый вход устройства  вл етс  входом i-ro кодера, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход управлени  режимом работы устройства  вл етс  вторым входом i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход Накапливающего сумматора  Ел етс  выходом устройства, о т л и ч .а ю - щ е е с   тем, что, с целью расщи1реНИН функциональных возможностей, в него введен блок вычислени  функции d(kT) i(kT) , причем i-разр д адресного входа блока вычислени  функиии соединен с выходом i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а intlog(m-2) разр дов адресного входа - с управл ющими входами устройства, выход блока вычислени  функции соединен с информационньш многоразр дным входом накапливающего сумматора.

   tt.

   1 г IS it 567 89IOn 3f K№f7ie02ffZf22232V25№27Z8ff30 I I I I I I I I I 1 I 1 I M I I I M M I I II I M Jt

   I .1 . U

   I . I . I . I .

   M M M I I I I I

   iiffyi T)}

   1- fJM M . „ I .1 i . I

   I . I . I . ( .

   1 I I I I M I M I I I I I

   Э 2

   tH

   {dEWj

   ULLUL

   -T -2-3I I

   e ()

   15- If- 13- 12 - If - Ю 9 В

   7 - 6 - 5

   - 3 - 2- f - ) - -2- -3

   фиг. г

   I . I . I . I . I J

   I I I I

   I . I . I . ( . I

   I I I I

   I I

   иииш