SU1591027A2 - Устройство для сопряжения центрального процессора с группой периферийных процессоров - Google Patents

Description

Изобретение относится к вычислительной технике, может быт> использовано для организации обмена информацией между процессорами цифровых

Изобретение относится к вычислительной технике, может быть использовано для организации обмена информацией между процессорами цифровых вычислительных машин многомашинных комплексов и является усовершенствованием изобретения по авт.св. № 1260968.

Целью изобретения является повышение надежности устройства за счет обеспечения разнесения во времени процессов записи и считывания.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит, центральный процессор (ЦП) 1, сдвиговый регистр ' 2, первый счетчик 3, первый коммутатор 4, первый 5 и второй 6 блоки памяти, второй счетчик 7, триггер 8, мультиплексор 9, синхронизатор 10,.

2

вычислительных машин многомашинных комплексов и является усовершенствованием изобретения по авт.св. № 1260968, Целью изобретения является повышение надежности устройства за счет обеспечения разнесения во времени процессов записи и считывания» Устройство содержит два блока памяти, два счетчика, триггер, два коммутатора, мультиплексор, сдвиговый регистр, регистр, буферный регистр, синхронизатор, генератор импульсов, регистр прерываний, регистр маски прерываний , регистр маски и конца обмена, регистр индикации обмена, два элемента ИЛИ, элемент И, две группы е

элементов И. 1 ил.

второй коммутатор 11, регистр 12, генератор 13 импульсов, периферийные процессоры 14 и 15, буферный регистр

16, элемент И 17, регистр 18 прерываний, регистр 19 маски прерываний, группу элементов И 20, элемент ИЛИ . 21, регистр 22 индикации конца обмена, регистр 23 маски конца обмена, группу элементов И 24 и элемент ИЛИ 25.

Устройство работает следующим образом.

Передаваемые данные от ЦП 1 поступают на регистр 2, с выхода которого в виде последовательного кода за-_ писываются в первый 5 или второй 6 блоки памяти в зависимости от состояния триггера 8, которое задается ЦП 1, причем информация раскладывается, в памяти по зонам, закрепленным за периферийными процессорами 14 и 15, с

8Ц ....1591027

>

гм

1591027

помощью первого счетчика 3· Такое построение схемы записи в память по, зволяет формировать последовательный код централизованно для всех процессоров. Отсчитав заданное количество слов, первый счетчик 3 выдает сигнал ма элемент И 17, на другой вход которого поступает разрешающий сигнал от ЦП 1. С выхода элемента И 17 сигнал поступает на соответствующий разряд регистра 18, с.выхода которого при разрешающем значении на регистре 19 сигнал "Прерывание" через соответствующие элементы И 20 и ИЛИ 21 поступает на вход ЦП 1, сигнализируя о том, что запись в блок 5 (блок 6) закончена и мо.жно осуществлять выдачу информации в соответствующий периферийный процессор и одновременно на разрешающий вход регистра 12, блокируя возможные несанкционированные обращения периферийного процессора к регистру. ЦП 1 подачей соответствующих сигналов на второй счетчик 7 и триггер 8 задает режим выдачи информации в периферийный процессор. Чтение информации осуществляется из блока памяти под управлением счетчика 7» работающего от синхронизатора 10 с фиксированной частотой. Информация из блока памяти, подключенного на чтение триггером.8, поочередно из каждой зоны памяти считывается в виде Одиночных битов через мультиплексор 9 и коммутатор 11 на буферный регистр 16. После записи последнего слова сигнал с сигнального выхода регистра 16 поступает на соответствующий вход периферийного процессора и одновременно на вход регистра 12, снимая блокировку. После этого информация с регистра 16 переписывается на регистр 1.2, где хранится в течение времени, необходимого для загрузки процессоров 14 и 15.

После окончания приема информации от периферийного процессора на соответствующий разряд регистра 22 поступает сигнал "Конец¹ обмена". При разрешающем сигнале на регистре 23 сигнал с регистра 22 через соответствующие элементы И 24 и ИЛИ 25 поступает на соответствующий разряд регистра 18, с выхода которого через цепочку элементов И 20 и ИЛИ 21 поступает на соответствующий вход ЦП 1, после чего цикл передачи данных повторяется.

10

15

20

25

10

35

40

45

50

55

Claims (1)

1. Формула изобретения

   Устройство для сопряжения центрального процессора с группой периферийных процессоров по авт.св.

   Н* 1260968, отличающееся тем, что, с целью повышения надежности за счет обеспечения разнесения во времени процессов записи и считывания , в устройство введены буфер ный регистр, регистр прерываний, регистр маски прерываний, регистр маски конца обмена, регистр индикации конца обмена, элемент И, два элемента ИЛИ, две группы элементов И, причем первый вход элемента И является входом устройства для подключения к третьему адресному выходу центрального процессора, информационные входы регистра маски прерываний и регистра маски конца обмена являются входами устройства для подключения соответственно к четвертому и пятому адресным выходам централь-, ного процессора, выход первого элемента ИЛИ соединен с первым разрешающим входом регистра и является выходом устройства для подключения к входу прерывания центрального процессора, группа информационных входов регистра индикации конца обмена образует группу входов устройства для подключения к выходам конца обмена периферийных процессоров группы, 'выход буферного регистра соединен с вторым разрешающим входом регистра и . является выходом устройства для подключения к входам готовности периферийных процессоров группы, при этом группа информационных выходов второго коммутатора соединена через буферный регистр с группой информационных входов регистра, выход первого счетчика соединен с вторым вхо- . дом элемента И, выход которого соединен с первым информационным входом регистра прерываний, группа выходов которого соединена с первыми входами элементов И первой группы, вторые входы и выходы которых соединены соответственно с группой выходов регистра маски прерываний и с группой входов первого элемента ИЛИ, группы выходов регистра маски конца обмена и регистра индикации конца обмена соединены соответственно с первыми и вторыми входами элементов И второй группы, выходы которых со5 1591027 ⁶

   единены с группой входов второго эле-' с вторым информационным входом регистра прерываний.

   мента ИЛИ/ выход которого соединен