SU1176322A1

SU1176322A1 - Вычислительное устройство

Info

Publication number: SU1176322A1
Application number: SU843711947A
Authority: SU
Inventors: Виталий Владимирович Раздобара; Игорь Алексеевич Баранов; Георгий Вальтерович Кремез
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1984-03-16
Filing date: 1984-03-16
Publication date: 1985-08-30

Abstract

. 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО , содержащее два регистра, блок нормализации, блок определени окончани суммировани , блок контрол , блок коммутации и полусумматор , выход суммы которого соединен с цервым входом блока контрол и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого слагаемого полусумматора, вход второго слагаемого которого соединен с выходом первого регистра и с первым входом блока нормализации, выход которого соединен с управл ющим входом первого регистра, а второй вход - с управл ющим входом установки режима работы в золотой 1-код системе счислени устройства и первым управ л ющим входом блока коммутации, пер ..вый информационный вход которого соединен с -выходом переносов полусумматора , входом блока определени окончани суммировани и вторым входом блока контрол , управл ющий вход установки режима работы в двоичной системе счислени устройства соединен с вторым управл ющим входом блока ко тмутации, отличающеес тем, что, с целью расширени функциональных возможностей за счет выполнени дополнительной операции арифметического сдвига числа, представленного в золотой J-код системе счислени , в него введены триггер, элемент задержки и блок коррекции промежуточных результатов, информационный вход которого соединен с выходом первого регистра и вторым информационным входом блока коммуi тации, третий управл ювщй вход которого соединен с управл ющим вхо (Л дом кода направлени и константы сдвига устройства и управл ющим вхоС дом блока коррекции промежуточных а результатов, выход которого соединен с третьим информационным входом блока коммутации, четвертый управл ющий вход которого соединен с пр мым к выходом триггера и входом элемента задержки, выход которого соединен с Од входом сброса триггера, тактовый 09 вход которого соединен с управл юIS9 IS8 щим входом разрешени сдвига устройства , информацион1Шй вход которого соединен с шиной единичного потенциала , а инверсный выход - с п тым управл ющим входом блока коммутации. 2. Устройство по п. 1, отличающеес тем, что блок коммутации содержит коммутатор, три группы элементов И, две группы элементов ИЛИ, элемент И, причем первый выход блока коммутации соединен с выходами элементов ИЛИ первой группы, первые входы которых соединены с выходом коммутатора, а вторые входы

Description

с соответствующими выходами элементов И первой группы и первыми входами элементов ИЛИ второй группы, выходы которых соединены с вторым выхо дом блока коммутации, первый информационный вход которого соединен с первыми входами элементов И первой и второй групп, вторые входы соединены с п тым управл ющим входом блока коммутации, первый управл ющий вход которого соединен с третьими и первыми входами элементов И первой и третьей групп соответственно , вторые входы элементов И третьей группы соединены с третьим информационным входом блока коммутации, второй управл ющий вход которого сое динен с третьими входами элементов И второй группы и первым входом элемента И, второй вход которого соединен с вторым информационным входом блока коммутации и третьими входами элементов И третьей группы, четвертые входы которых соединены с первым управл ющим входом коммутатора и четвертым управл ющим входом блока коммутации, третий управл ющий вход которого соединен с вторым управл ющим входом коммутатора, информационные входа которого соединены с вторым информационным входом блока коммутации и с выходом элемента И, выходы элементов И второй и третьей групп соединены с вторыми и третьими входами соответствующих элементов ИЛИ второй группы.

Изобретение относитс к вычислительной технике, предназначено дл выполнени операций сложени - вычитани и арифметического сдвига многоразр дных параллельных кодов и мо жет быть использовано в- специализированных процессорах с высокой достоверностью обработки информации. Целью изобретени вл етс расщи рение функциональных возможностей устройства за счет вьшолнени допол нительной операции арифметического сдвига числа, представленного в зо лотой I-код системе счислений. В золотой 1-код системе счисле ни отрицательное число А представл етс дополнительным кодом вида 1-1А (. Тогда после сдвига на / сразр дов вправб должно быть ( 1-|А|.; При выполнении обычного немодифицированного сдвига А.дд на k раз- р дов вправо получим А, (i-iA) . Значение отличаетс от / -k 1 требуемого значени (А-оС величину X, l-/A((iJ-fltJ+ jAI-dL: « 1-rfl Следователь;Но, дл получени правильного результата к коду, полученному после сдвига на разр дов вправо, надо прибавить величину Xi. При выполнении сдвига дополнительного кода на . разр дов влево получим Значение отличаетс от требуемого значени (, на величи .V н 2и-ми;-(,.|,ц1,| 4-ч.: оС . М-с. -. Следовательно, дл получени правильного результата код, полученный после сдвига на | разр дов влево, надо скорректировать на величину х. На фиг.1 представлена схема вычислительного устройства , на фиг,2 схема блока коммутации. Вычислительное устройство (фиг.if содержит управл ющие входы 1 и 2 установки режима работы в золотой I-код системе и двоичной системе счислени устройства, первый 3 и второй 4 регистры, блок 5 нормализации , полусумматор 6, блок 7 коммута1Д1И , блок 8 контрол , блок 9 опредепени окончани суммировани , блок 10 коррекции промежуточных результатов, триггер 1I, элемент 12 задержки, управл ющий вход 13 кода направлени и константы сдвига устройства, управл ющий вход 14 разрешени сдвига устройства.

Блок 7 коммутации {фиг,2 содержит коммутатор 15, элемент И 16, три группы элементов И 17-19, две группы элементов ИЛИ 20 и 21.

Регистр 3 предназначен дл хранени операнда сдвига и сложени , а Также промежуточных сумм. Регистр 4 предназначен дл хранени операеда сложени и промежуточных переносов. Блок 5 нормализации-предназначен дл приведени кода в регистре 3 к нормальной форме, т.е. отсутствию двух р дом сто щих в коде единиц, и имеет разр дность, равную разр дности регистра 3 минус . В i-м разр де блока 5 реализуетс функци F установки в единицу i-ro разр да регисра 3

fM 3ia,-.ia -:2Va as-)b.,1 v va,..b,1.

01 10

11 01

01

10

11

где а- - значение f-ro разр да регистра 3,

Блок 9 определени окончани суммировани предназначен дл определени момента окончани сложени промежуточных сумм с промежуточными переносами по нулевому значению промежуточных переносов и реализует функцию

к ; Триггер II и элемент 12 задержки пре;{;назначены дл формировани управл ющего импульса сдвига требуемой длительности. Блок 10 коррекции промежуточных результатов предназначен дл хранени и выдачи корректирующих членов, используемых дл получени правильного результата сдвига дополнительных золотых Т-кодов.

Направление сдвига кодируетс следующим образом: О - сдвиг вправо, 1 т сдвиг влево, константа сдвига ( двоичной системе счислени .

Вид корректирующего члена в зависимЬЪти от входных сигналов блока IО представлен в таблице (дл Jc 3 ).

0.01

0.1

0.100

1.01

0.01

0.00

1.01

0.00

1.01

0.00

о . 01 Устройство работает следующим об разом. При работе с числами, представле ными золотыми 1-кодами, устанавли ваетс потенциал на управл ющей шине 1. Триггер 11 находитс в нулево состо нии, на его инверсном выхо-. де 17 - единичный сигнал. Блок 7 ко мутации настраиваетс таким образом , что выход переноса полусуммато ра 6 подключаетс через группу элементов И 18 и группу элементов ЩМ 2 со сдвигом на 2 разр да вправо к вх ду регистра 4 и через группу элементов ШШ 20 со сдвигом на 1 разр д влево - к входу регистра 3. Одноименные разр ды золотых 1-кодов складываютс по следующим правилам: 0+0 0 0+1 1 1 + 1 1001 Так как золотые 1-коды слагаемых представлены в нормальной форме то енидицу переноса с i-ro выхода п реносов полусумматора 6 можно сразу же поместить в (1+1)-й разр д . регистра 3 и в (-2)-й разр д регистра 4. В регистр 3 также записываетс код прсжежуточной суммы с выхода суммы полусумматора. Затем код, наход щийс в регистре 3, приводитс к нормальной форме с помощь блока 5 нормализации. Сложение промежуточных сумм с промежуточными пе реносами продолжаетс до тех пор, пока все промежуточные переносы не станут равны О, что определ етс бл ком 9. Процесс сложени золотых 1-кодов ;контролируетс блоком 8. . Если необходимо выполнить операцию арифметического сдвига кода, на ход щегос в регистре 3, на управл щий вход 14 поступает импульс сдвига , на вход 13 - код направлени сдвига и код константы сдвига V. Триггер 11 переходит в единичное состо ние. Если в регистре 3 находитс дополнительный золотой. J-код, то выход блока 10 коррекции через группу элементов И 17 и группу элементов ИЛИ 21 коммутируетс с входом регистра 4, куда записьшаетс корректирующий член. Сигналом с пр мого выхода триггера 11 открываетс , коммутатор 5 и выполн етс сдвиг содержимого ре- . гистра 3 на величину, определ емую кодом на Входе 13. Сигнал с выхода элемента И 16 поступает в освободившиес после сдвига вправо старшие |( разр дов регистра 3, При сдвиге дополнительного золото1;о t-кода выполн етс немодифицированный сдвиг, т.е. в старшие разр ды регистры 3 записываютс нули, а при сдвиге обычного двоичного кода - мрдифицированный сдвиг. Через интервал времени, достаточный дл сдвига содержимого регистра . 3 и записи корректирукицего члена в регистр 4, сигнал с выхода триггера I1 прступает через элемент задержки на R-вход триггера 11 и последний обнул етс . Далее выполн етс сложение содержимого регистра 3 с корректирующим членом, наход щимс в регистре 4, описанным вьппе способом . При работе в двоичной классической системе счислени , подаетс сигнал на управл ющую шину 2, выход переноса полусумматора подключаетс к входу регистра 4 со сдвигом на разр д влево, отключаетс блок 5 нормализации , блокируетс выход блока 10 коррекции , сложение и сдвиг двоичных кодов выполн ютс по известным алгоритмам .

1 13

.1

Claims

. I. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее два регистра, блок нормализации, блок определения окончания суммирования, блок контроля, блок коммутации и полусумматор, выход суммы которого соединен с первым входом блока контроля и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого слагаемого полусумматора, вход второго слагаемого которого соединен с выходом первого регистра и с первым входом блока нормализации, выход которого соединен с управляющим входом первого регистра, а второй вход - с управляющим входом установки режима работы в золотой 1-код системе счисления устройства и первым управляющим входом блока коммутации, первый информационный вход которого соединен с выходом переносов полусумматора, входом блока определения окончания суммирования и вторым входом блока контроля, управляющий вход установки режима работы в двоичной системе счисления устройства соединен с вторым управляющим входом бло ка коммутации, отличающее с я тем, что, с целью расширения функциональных возможностей за счет выполнения дополнительной операции арифметического сдвига числа, представленного взолотой 1-код системе счисления,в него введены триггер, элемент задержки и блок коррекции промежуточных результатов, информационный вход которого соединен с выходом первого регистра и вторым информационным входом блока коммутации, третий управляющий вход ко- § торого соединен с управляющим входом кода направления и константы сдвига устройства и управляющим входом блока коррекции промежуточных результатов, выход которого соеди- 2 иен с третьим информационным входом ' блока коммутации, четвертый управляющий вход которого соединен с прямым выходом триггера и входом элемента задержки, выход которого соединен с входом сброса триггера, тактовый вход которого соединен с управляющим входом разрешения сдвига устройства, информационный вход которого соединен с шиной единичного потенциала, а инверсный выход - с пятым управляющим входом блока коммутации.
2. Устройство по π. 1, отличающееся тем, что блок коммутации содержит коммутатор, три группы элементов И, две группы элементов ИЛИ, элемент И, причем первый выход блока коммутации соединен с >

выходами элементов ИЛИ первой группы, первые входы которых соединены с выходом коммутатора, а вторые входы 1 176322 с соответствующими выходами элементов И первой группы и первыми входами элементов ИЛИ второй группы, выходы которых соединены с вторым выходом блока коммутации, первый информационный вход которого соединен с первыми входами элементов И первой и второй групп, вторые входы которых соединены с пятым управляющим входом блока коммутации, первый управляющий вход которого соединен с третьими и первыми входами элементов И первой и третьей групп соответственно , вторые входы элементов И третьей группы соединены с третьим информационным входом блока коммутации, второй управляющий вход которого соединен с третьими входами элементов И второй группы и первым входом элемента И, второй вход которого соединен с вторым информационным входом блока коммутации и третьими входами элементов И третьей группы, четвертые входы которых соединены с первым управляющим входом коммутатора и четвертым управляющим входом блока коммутации, третий управляющий вход которого соединен с вторым управляющим входом коммутатора, информационные входа которого соединены с вторым информационным входом блока коммутации й с выходом элемента И, выходы элементов И второй и третьей групп соединены с вторыми и третьими входами соответствующих элементов ИЛИ второй группы.