SU1640660A2 - Способ отбраковки КМОП интегральных схем по уровн м надежности - Google Patents
Способ отбраковки КМОП интегральных схем по уровн м надежности Download PDFInfo
- Publication number
- SU1640660A2 SU1640660A2 SU884609917A SU4609917A SU1640660A2 SU 1640660 A2 SU1640660 A2 SU 1640660A2 SU 884609917 A SU884609917 A SU 884609917A SU 4609917 A SU4609917 A SU 4609917A SU 1640660 A2 SU1640660 A2 SU 1640660A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- reliability
- tests
- rejection
- integrated circuits
- critical
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 18
- 238000005259 measurement Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение i позвол ет повысить точность отбраковки путем уменьшени ошибки первого рода, определ ющей долю элементов пониженного качества, попавших в класс повышенного качества. Цель изобретени - повышение достоверности отбраковки. Отбраковку осуществл ют по величине переменного резистора 2 нагрузки , включенного в цепь источника 1 питани последовательно с испытуемой микросхемой 3. Критическим считаетс сопротивление , при котором наступает функциональный отказ испытуемой микросхемы, регистрируемый блоком 4 функционально- параметрического контрол . В способе оптимизировано число испытаний дл достижени заданной надежности. 1 ил.
Description
У
е
Оч
&
о
Os
о
ю
Изобретение относитс к технической диагностике и вл етс усовершенствованием изобретени по авт. св. № 1269061.
Цель изобретени - повышение достоверности отбраковки.
Сущность способа основана на том, что функционирование микросхем контролируют методом функционально-параметрического контрол , а под отказом микросхемы понимают функциональный отказ, т.е. в процессе испытаний контролируют величину выходного напр жени на i-м выходе микросхемы через врем задержки 1К после подачи на вход микросхемы сигнала логического нул или логической единицы. Под функциональным отказом понимают отклонение выходного напр жени логической единицы в меньшую, а логического нул в большую сторону по сравнению с заданными в технических услови х.
Параметр считаетс соответствующим норме, если выходное напр жение микросхемы через врем tK соответствует заданному в технических услови х. Включение резистора нагрузки в цепь питани микро- схемы и увеличение его сопротивлени приводит к тому, что, начина с некоторого критического значени (Ркрит) сопротивлени резистора нагрузки, микросхема перестает срабатывать, т.е. у нее наступает функцио- нальный отказ в приведенном выше смысле.
Таким образом, дл отбраковки микросхемы определенной серии выбирают контрольную партию. Осуществл ют проверку функционировани каждой микросхемы партии в процессе увеличени сопротивлени резистора нагрузки с шагом 100 - 300 Ом. Определ ют величину критического сопротивлени нагрузки каждой микросхемы из партии. По результатам измерений стро т гистограмму распределени Вкрит. По гистограмме определ ют наиболее веро тное значение Вкрит.м в контрольной партии и его среднеквадратическое отклонение
.32
а
крит. (1)
где . - дисперси распределени .
Микросхемы считают ненадежными, если выполн етс условие
| Ккрит. - Нкрит.м а.(2)
Эти микросхемы отбраковывают.
Задача повышени достоверности отбраковки сводитс к выбору из отобранной совокупности изделий тех из них, которые составл ют класс повышенного качества.
По результатам отбора исходим из того, что в процессе дальнейших испытаний отобранные микросхемы должны работать безотказно . Определим количество испытаний,
5
0 5 0
5 0
5 0
5
0
5
(5)
(6)
которые необходимо произвести с каждой микросхемой, чтобы гарантировать требуемую веро тность безотказной работы Ртр при заданной доверительной веро тности у и нижней границе ее изменени Руд
Известно, что при проведении испытаний по биноминальной схеме при отсутствии отказов в процессе испытаний
Ру (1-у,О)
где п - минимальное количество испытаний.
Дл определени количества минимально необходимых испытаний положим Ру Ртр.
При этом условии соотношение (3) принимает вид
РтР(1-у)1/п(4)
Логарифмиру неравенство (4), получим
KiT
° - ID Ртр
Ограничива сь минимальным значением п, получим
n-K1-X)t
. 1П Ртр
откуда и следует формула изобретени .
На чертеже показана схема реализации способа.
На схеме обозначены источник 1 питани , переменный резистор 2 нагрузки, испытуема микросхема 3, блок 4 функционально-параметрического контрол , например стенд контрол интегральных схем Повод.
Напр жение питани с источника 1 подаетс на последовательно соединенные резистор 2 нагрузки и испытуемую микросхему 3. С блока 4 функционально-параметрического контрол подают на входы интегральной микросхемы напр жение логического нул и логической единицы. Одновременно блок 4 регистрирует напр жение на соответствующих выходах испытуемой логической микросхемы через врем задержки сигнала tt. Этим достигаетс проверка функционировани микросхемы.
Способ осуществл етс следующим образом .
Измен ют величину сопротивлени резистора нагрузки через 100 - 300 Ом. При каждом значении сопротивлени резистора нагрузки осуществл ют проверку функционировани и регистрируют величину сопротивлени резистора нагрузки, при котором наступает функциональный отказ микросхемы . Это сопротивление считаетс Икрит. Далее повтор ют измерение Якрит дл каждой микросхемы ограниченной выборки. По данным измерений стро т гистограмму распределени значений Ркрит По гистограмме
наход т значение Ркрит.м..соответствующее максимуму распределени , и среднеквадра- тическое отклонение а.
Устанавливают критерий отбраковки
| °крит - Нкрит.м О,
Дл всех микросхем, не вход щих в выборку , повтор ют измерение по трем пунктам и считают микросхему негодной, если она соответствует условию отбраковки, в противном случае схему считают годной.
При условии годности микросхемы дл требуемой веро тности безоткаэанной работы РТр и доверительной веро тности у по формуле (6) определ ют количество испытаний п.
Устанавливают сопротивление резистора нагрузки минимальное дл микросхем, признанных годными, равное
R Ккрит.м о, и повтор ют контроль функционировани .
Если в п испытани х микросхема ни разу не отказала, то ее считают надежной , в противном случае ее отбраковывают.
Применение способа обеспечивает существенное повышение надежности отобран- ной партии микросхем. Этим достигаетс высока гарантированна надежность дорогосто щей аппаратуры, в состав которой вход т КМОП микросхемы, а следовательно, и значительна экономи средств, обуслов-
ленна увеличением времени их безотказной эксплуатации.
Claims (1)
- Формула изобретени Способ отбраковки КМОП интегральных схем по уровн м надежности по авт. св. № 1269061, отличающийс тем, что, с целью повышени достоверности отбраковки , задают доверительную веро тность и требуемую веро тность безотказной работы интегральной схемы в процессе испытаний , повтор ют многократно испытани интегральной схемы при сопротивлении нет грузки, определ емом по формулеR e Ккрит.м ОС, )где Якрит.м - сопротивление, соответствующее максимуму распределени критических сопротивлений в ограниченной выборке микросхем;а- среднеквадратичное отклонение, распределени критических сопротивлений ,причем число испытаний п определ ют по формулеП-Н1-У),1П Ртргде у-доверительна веро тность;Ртц требуема веро тность безотказной работы, и признают ненадежными интегральные схемы, отказавшие хот бы один раз в процессе дополнительных испытаний.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884609917A SU1640660A2 (ru) | 1988-09-22 | 1988-09-22 | Способ отбраковки КМОП интегральных схем по уровн м надежности |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884609917A SU1640660A2 (ru) | 1988-09-22 | 1988-09-22 | Способ отбраковки КМОП интегральных схем по уровн м надежности |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1269061A Addition SU286242A1 (ru) | Пневматическое бесконтактное измерительное устройство следящего типа |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1640660A2 true SU1640660A2 (ru) | 1991-04-07 |
Family
ID=21411362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884609917A SU1640660A2 (ru) | 1988-09-22 | 1988-09-22 | Способ отбраковки КМОП интегральных схем по уровн м надежности |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1640660A2 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2247402C2 (ru) * | 2003-02-03 | 2005-02-27 | Воронежский государственный технический университет | Способ выравнивания надежности при отбраковке полупроводниковых изделий |
-
1988
- 1988-09-22 SU SU884609917A patent/SU1640660A2/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1269061, кл. G 01 R 31/28, 1985. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2247402C2 (ru) * | 2003-02-03 | 2005-02-27 | Воронежский государственный технический университет | Способ выравнивания надежности при отбраковке полупроводниковых изделий |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| JP2604606B2 (ja) | 回路試験装置 | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| CN111128779A (zh) | 晶圆的测试方法 | |
| KR100228322B1 (ko) | 반도체 집적회로의 검사방법 | |
| US5550838A (en) | Method for testing characteristics of a semiconductor memory device in a series of steps | |
| US4743842A (en) | Tri-state circuit tester | |
| SU1640660A2 (ru) | Способ отбраковки КМОП интегральных схем по уровн м надежности | |
| RU2046365C1 (ru) | Способ отбраковки кмоп интегральных схем по уровням надежности | |
| EP1350254B1 (en) | Method for reading semiconductor die information in a parallel test and burn-in system | |
| EP1273923A1 (en) | Testing a batch of electrical components | |
| US5940413A (en) | Method for detecting operational errors in a tester for semiconductor devices | |
| US6563335B2 (en) | Semiconductor device and test method therefor | |
| US4358847A (en) | Electrical circuit test apparatus and method | |
| US5442301A (en) | LSI test circuit | |
| US7305601B2 (en) | Method and test apparatus for testing integrated circuits using both valid and invalid test data | |
| US6850860B2 (en) | Semiconductor device testing apparatus and test method therefor | |
| SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
| SU1348759A1 (ru) | Зонд дл проверки сигналов цифровых микросхем | |
| Fasang | Design of a mini-computer controlled digital integrated circuit tester | |
| JPH01277782A (ja) | 半導体装置 | |
| JPH06232223A (ja) | ウエーハのプロービング方法 | |
| Radoyska | A Deterministic Approach for Diagnosis Test Generation-Further Optimizations | |
| JPH05164819A (ja) | 集積回路の良否判定装置 | |
| JPH01239483A (ja) | ファンクション試験方式 |