SU320008A1 - DEVICE FOR AUTOMATIC ADJUSTMENT OF THE HETERODINE FREQUENCY TREATMENT OF SIGNALS OF THE FREQUENCY TELEPHONE - Google Patents
DEVICE FOR AUTOMATIC ADJUSTMENT OF THE HETERODINE FREQUENCY TREATMENT OF SIGNALS OF THE FREQUENCY TELEPHONEInfo
- Publication number
- SU320008A1 SU320008A1 SU1455433A SU1455433A SU320008A1 SU 320008 A1 SU320008 A1 SU 320008A1 SU 1455433 A SU1455433 A SU 1455433A SU 1455433 A SU1455433 A SU 1455433A SU 320008 A1 SU320008 A1 SU 320008A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- signals
- heterodine
- automatic adjustment
- discriminator
- Prior art date
Links
Description
Изобретение может найти применение в системах приема сигналов частотной телеграфии с «-качественным кодом любой значности (произвольное соотношение между нул ми и единицами в коде) и при любых соотношени х между нестабильностью манипулируемых частот и разносом между ними.The invention can find application in systems for receiving signals of frequency telegraphy with a "-quality code of any value (arbitrary ratio between zero and one in the code) and for any relationship between the instability of the frequencies being manipulated and the spacing between them.
Известное устройство дл автоматической подстройки частоты гетеродина приемника содержит частотный дискриминатор, импульсные счетчики, сумматор, эталонный генератор и управл юший элемент.The known device for automatically adjusting the frequency of the local oscillator of the receiver contains a frequency discriminator, pulse counters, an adder, a reference oscillator and a control element.
Цель изобретени - исключение вли ни неравнозначности кода на точность подстройки частоты и обеспечение подстройки частоты при любых соотношени х между нестабильностью манипулируемых частот и их разносом.The purpose of the invention is to eliminate the effect of code unevenness on the accuracy of the frequency control and to provide frequency control for any relationship between the instability of the manipulated frequencies and their spacing.
Дл этого в предлагаемом устройстве выход частотного дискриминатора через пороговый каскад с числом порогов срабатывани , завис щим от основани кода, и ключи, управл емые органиченным напр жением промежуточной частоты приемника и напр жением эталонного генератора, соединен с входами цифровых дискриминаторов, вырабатывающих импульсы в случае отличи частоты сигналов на входе частотного дискриминатора от номинального значени и включающих в себ по два импульсных счетчика со взаимным сбросом по мере накоплени .For this, in the proposed device, the output of the frequency discriminator through a threshold cascade with a number of trigger thresholds depending on the code base and keys controlled by the organic voltage of the receiver intermediate frequency and voltage of the reference oscillator are connected to the inputs of digital discriminators that generate pulses in the case of difference the frequency of the signals at the input of the frequency discriminator from the nominal value and including two pulse counters with mutual reset as they accumulate.
На чертел е изобрал ена блок-схема предлагаемого устройства.The drawing shows the block diagram of the proposed device.
Сигнал частотной телеграфии с частотами fb fz, , fn поступает на вход 1 смесител 2. На смеситель подаетс также, сигнал с управл емого гетеродина 3, частота -которого ниже частоты сигнала. С выхода смесител 2 сигнал промежуточной частоты проходит через усилитель-ограничитель 4 и поступает наThe frequency telegraphy signal with frequencies fb fz,, fn is fed to input 1 of mixer 2. The signal from the controlled local oscillator 3, the frequency of which is lower than the signal frequency, is also fed to the mixer. From the output of the mixer 2, the intermediate frequency signal passes through the amplifier-limiter 4 and is fed to
ключи 5, 6 и линейный дискриминатор 7. Демодулированный линейным дискриминатором сигнал подаетс на пороговую схему 8, котора , в свою очередь, управл ет ключами 5, 6, 9 и 10.the keys 5, 6 and the linear discriminator 7. The signal demodulated by the linear discriminator is fed to the threshold circuit 8, which, in turn, controls the keys 5, 6, 9 and 10.
Дискриминатор 7, схема 8 и ключи 5, 6, 9 и 10 представл ют собой распределительное устройство, с помощью которого сигн-алы с ограничител 4 и эталонного генератора 11 поступают на входы импульсных счетчиков 12 иThe discriminator 7, the circuit 8 and the keys 5, 6, 9 and 10 are a switchgear with which the signals from the limiter 4 and the reference generator 11 are fed to the inputs of pulse counters 12 and
13 цифрового дискриминатора 14 в те моменты времени, когда во входном сигнале идет частота /ь а на входы импульсных счетчиков 12 и 13 цифрового дискриминатора 15 в те моменты, когда идет частота /п- Количество13 of the digital discriminator 14 at those points in time when the frequency goes in the input signal / s and to the inputs of pulse counters 12 and 13 of the digital discriminator 15 at those moments when the frequency goes / n- Quantity
цифровых дискриминаторов определ етс числом манипулируемых частот и требованием к скорости автоподстройки.Digital discriminators are determined by the number of frequencies to be manipulated and the requirement for auto-tuning speed.
эталонного генератора /эт- Поскольку номиналы частот /прп отличаютс на частоту разноса, а сравниваютс с одной и той же частотой эталонного генератора, то необходимо подобрать емкости импульсных счетчиков У2 и 13 таким образом, чтобы выполн лось равенство /прп Дп/эт, где /Сп - коэффициент пропорциональности .reference generator / et - Since the frequency / prp values differ by the separation frequency, and are compared with the same frequency of the reference oscillator, it is necessary to choose the capacitances of the pulse meters U2 and 13 in such a way that equality / prp Dp / et, where / Cn - coefficient of proportionality.
Сигнал с частотой /при поступает на счетчик 13, а сигнал с частотой /эт - на счетчик 12. По заполнению счетчика 13 на его выходе по вл етс импульс, наличие которого говорит о том, что /прп Сп/эт, и в ЭТОТ же момент срабатывает устройство 16 обнулени , которое сбрасывает счетчики/2 и У5 в нулевое состо ние . По заполнению счетчика 12 на его выходе по вл етс импульс, свидетельствующий о том, что /при -/Сп/эт- Устройство 17 сбрасывает счетчики 12 и 13 до того, как счетчик 13 заполнитс , и импульса на счетчике 13 не будет .The signal with frequency / when arrives at the counter 13, and the signal with frequency / et - at the counter 12. Upon filling the counter 13 at its output, a pulse appears, the presence of which indicates that / prn Cn / et, and in THIS The moment the device is reset, which clears the counters / 2 and U5 to the zero state. By filling the counter 12, an impulse appears at its output, indicating that / at - / Cn / et - Device 17 resets the counters 12 and 13 before the counter 13 is filled and there is no impulse on the counter 13.
В данной схеме частота гетеродина 3 выбрана ниже частоты /п-А/ш где А/ц - максимальное отклонение частоты сигнала, вызванное дестабилизирующими факторами и эффектом Доплера. Поэтому в момент включени устройства, когда выходное напр жение схемы 18 формировани управл ющего напр жени равно нулю, а /прп изменилось в сторону уменьщени , когда обеспечиваетс условие /прп Сп/эт и формирование управл ющего напр жени . Импульсы на выходе цифровых дискриминаторов по вл ютс до тех пор, пока /прп Кп/эт, и поступают на сумматор 19. Выходные импульсы последнего запуекают ждущий релаксационный генератор схемы 18. В схеме 18 импульсы релаксационного генератора формируютс в нростейщем случае интегрирующей 7 С-цепью в управл ющее напр жение и, воздейству на управл ющий элемент 20, увеличивают частоту управл емого гетеродина до тех пор, пока fnpn не станет равной или меньщей /(п/этПри /прп 1/Сп/эт импульсы с цифровых Дискриминаторов не поступают, так как счетчик 12 сбрасывает до того, как он заполнитс , и в схеме 18 происходит разр д конденсатора интегрирующей цепи, что вызывает уменьщение частоты гетеродина 3 (увеличение /прп)На выходе цифровых дискриминаторов 14 и 15 оп ть по вл ютс импульсы, и /прп стремитс к Knfai- в результате управл ющее напр жение колеблетс около некоторого среднего значени , поддержива /прп /Сп/эт с точностью щага перестройки, выбранного в устройстве .In this scheme, the frequency of the local oscillator 3 is chosen below the frequency / pA / w where A / C is the maximum frequency deviation of the signal caused by destabilizing factors and the Doppler effect. Therefore, at the moment the device is turned on, when the output voltage of the control voltage shaping circuit 18 is zero, a / prp has changed in the direction of decreasing, when the condition / prp Cp / et is met and the control voltage is generated. Pulses at the output of digital discriminators appear as long as / prn Kp / et, and arrive at the adder 19. The output pulses of the latter blast the waiting relaxation generator of circuit 18. In scheme 18, the pulses of the relaxation generator are formed in the most stable case of the integrating 7 C-circuit to the control voltage and, acting on the control element 20, increase the frequency of the controlled local oscillator until fnpn becomes equal to or less than / (p / etPr / prp 1 / Cn / et pulses from the digital discriminators do not like counter 12 resets before it is filled, and in the circuit 18 the capacitor of the integrating circuit discharges, which causes a decrease in the frequency of the local oscillator 3 (increase / prp) At the output of the digital discriminators 14 and 15 pulses appear again, and / prn tends to Knfai - as a result, the control voltage oscillates around a certain average value, maintaining / prp / cn / et with an accuracy of the adjustment step selected in the device.
Предмет изобретени Subject invention
Устройство дл автоматической подстройки частоты гетеродина приемника сигналов частотной телеграфии, содержащее частотный дискриминатор, импульсные счетчики, сумматор , эталонный генератор и управл ющий элемент , отличающеес тем, что, с целью исключени вли ни неравнозначности кода на точность подстройки частоты и обеспечени подстройки частоты при любых соотнощени х между нестабильностью манипулируемых частот и их разносом, выход частотного дискриминатора через пороговый каскад с числом порогов срабатывани , завис щим от основани кода, и ключи, управл емые ограниченным напр жением промежуточной частоты приемника и напр жением эталонного генератора , соединен с входами цифровых дискриминаторов , вырабатывающих импульсы в случае отличи частоты сигналов на входе частотного дискриминатора от номинального значени и включающих в себ по два импульсных счетчика со взаимным сбросом по мере накоплени .A device for automatically adjusting the heterodyne frequency of a frequency telegraphy signal receiver, comprising a frequency discriminator, impulse counters, an adder, a reference oscillator and a control element, characterized in x between the instability of the manipulated frequencies and their separation, the output of the frequency discriminator through the threshold stage with the number of thresholds depending on the basis code, and keys, controlled by the limited intermediate voltage of the receiver and the voltage of the reference oscillator, are connected to the inputs of digital discriminators that generate pulses when the frequency of the signals at the input of the frequency discriminator differs from the nominal value and include two pulse counters with mutual discharge as it accumulates.
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU320008A1 true SU320008A1 (en) |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131856A (en) | Electrical synchronizing circuits | |
| US9362924B1 (en) | Method and apparatus for fast frequency acquisition in PLL system | |
| US4929916A (en) | Circuit for detecting a lock of a phase locked loop | |
| JPH07303042A (en) | Pll frequency synthesizer | |
| US2962666A (en) | Oscillator synchronizing circuit with variable pull in range | |
| US4119902A (en) | Acceleration/deceleration control circuit for a stepping motor | |
| KR100417752B1 (en) | Method and apparatus for frequency modulation of high frequency signal | |
| JPH07264055A (en) | Frequency locked loop | |
| SU320008A1 (en) | DEVICE FOR AUTOMATIC ADJUSTMENT OF THE HETERODINE FREQUENCY TREATMENT OF SIGNALS OF THE FREQUENCY TELEPHONE | |
| DE102007027331B4 (en) | Phase-locked loop with two-stage control | |
| US3375461A (en) | Automatic frequency control loop with frequency scanning | |
| US5073973A (en) | Method and circuitry for automatic control of the frequency for a radio telephone | |
| JPH05252153A (en) | Digital loop filter | |
| US4771442A (en) | Electrical apparatus | |
| SE502901C2 (en) | Digital phase comparator | |
| US3212023A (en) | Digital stabilized master oscillator with auxiliary high frequency loop | |
| US3411103A (en) | Angle-lock signal processing system including a digital feedback loop | |
| WO2011061520A1 (en) | A phase locked loop | |
| CN111371523A (en) | A clock signal processing device and method | |
| US2549776A (en) | Pulse discriminating apparatus | |
| US10374619B2 (en) | Oscillator circuit | |
| US4337509A (en) | Method and apparatus for controlling firing phases of thyristors | |
| GB1591045A (en) | Oscillator phase control circuits | |
| US5195044A (en) | Digital oscillator for generating a signal of controllable frequency | |
| US5349613A (en) | Digital phase locked loop, and digital oscillator arranged to be used in the digital phase locked loop |