SU366562A1 - Логическое устройство для распределения импульсов - Google Patents
Логическое устройство для распределения импульсовInfo
- Publication number
- SU366562A1 SU366562A1 SU1652623A SU1652623A SU366562A1 SU 366562 A1 SU366562 A1 SU 366562A1 SU 1652623 A SU1652623 A SU 1652623A SU 1652623 A SU1652623 A SU 1652623A SU 366562 A1 SU366562 A1 SU 366562A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- circuit
- output
- trigger
- pulses
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 1
- HFHZKZSRXITVMK-UHFFFAOYSA-N oxyphenbutazone Chemical compound O=C1C(CCCC)C(=O)N(C=2C=CC=CC=2)N1C1=CC=C(O)C=C1 HFHZKZSRXITVMK-UHFFFAOYSA-N 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
1
Изобретение относитс к области приборостроени (вычислительна техника и дискретна автоматика) и совместно с реверсивным счетчиком может быть использовано дл счета числа и.млульсов, поступающих от нескольких датчиков.
Известны и используютс в технике устройства дл разделени входных импульсов реверсивного счетчика, содержащие триггеры, логические элементы, линии задержки и триггер управлени . Однако эти устройства сложны и их использование снижает быстродействие счетной системы.
Целью изобретени вл етс создаиие логического устройства, которо-е при определенной последовательности импульсов передавало бы их на один выход (дл подачи их, на пример, на шину сложени реверсив1ного счетчика), а при обратной последовательности - на, другой 1выход («а шину вычитани очетчика).
Дл этого каждый вход логического устройства через инвертор соединен с единичным входом триггера, а его единичный выход соединен с одним из двух входов четной и нечетной схем «И. Второй вход одной из этих схем (например, четной) соединен с предыдущим входом логического устройства, а второй вход другой схемы «И - с последующим входом логического устройства. Выходы всех четных схем «И подключены к входам одной выходной схемы «ИЛИ, а выходы всех нечетных схем «И - ко входам другой выходной схемы «ИЛИ. iKpOMe того, выходы каждой четной и нечетной схем «И, подключенных к единичному входу каждого триггера через схему «ИЛИ, соединены с нулевым входом этого триггера. Через эти лее схемы «ИЛИ проходит цепь установки всех триггеров в нулевое положение.
Приводим описание логического устройства
на три входа, однако аналогичное устройство
может быть спроектировано и дл любого
болыиего количества входов.
Па чертеже приведена обща схема устройства .
Оно представл ет собой кольцевую трнггерную схему, содержащую три триггера /, 2, 3, три инвертора 4, 5, 6, шесть схем «И 7, 8, 9, 10, 11, 12 Н п ть схем «ИЛИ 13, 14, 15, 16, 17.
Схема работает следующим образом.
В исходном положении все триггеры устанавливаютс в нулевое положение. При по влении -первого импульса от любого из датчиков , например на входе Б, соответствующий
триггер 2 устанавливаетс в единичное положение .
При этом, на один вход схем «И 9, 10 будет подан сигнал от триггера 2. Импульс со входа Б одновременно поступает на схемы
«И 8 Н 11, но через них не проходит, так как
они будут закрыты по входам от триггеров У и 5.
ЕСЛИ следующий «мпульс поступит на вход В, то он, во-1нервых, перебросит триггер 3 в единичное положение и тем самым подготовит ко входу схемы «И 11 - 12 к про-хождению импульса и, во- вторых, поладет «а входы схем «И 7 и 10; схема «И 7 закрыта по входу триггером 1, а схема «И 10 открыта, и с выхода этой схемы импульс попадет на выходную схему «ИЛИ 14.
.Одновременно импульс с выхода схемы «И 10 поступает на схему «ИЛИ 75 и, пройд эту схему, перебросит триггер 2 в исходное нулевое положение; при этом схемы «И 9 vi 10 закрываютс ло входу триггером 2. Следующий импульс поступит на вход А, перебросит триггер 1, подготовит схемы «И 7 н 8 по входу к прохождению импульса, и, пройд через подготовленную схему «И 12, тоже пойдет на вьмодную схему «ИЛИ 14. Оде1авре1менно импульс с выхода схемы «И 12, пройд через схему «ИЛИ 17, установит триггер 3 в нулевое положение.
Все последующие импульсы, следующие в той же последовательности, попадут на выходную схему «ИЛИ 14. После изменени последовательности прохождени импульсов все они попадутиаВыходную схему .
В самом деле, допустим, что после прохождени импульса на вход В, следующий импульс пройдет не на вход А, а на вход Б.
Тогда он, во-первых, перебросит триггер 2 и подготовит входы схем «И 9 -ц 10 к прохождению импульса 1И, во-вторых, через подготовленную схему «И 11 поступит на выходную схему «ИЛИ 13. С выхода схемы «И 11 импульс, пройд через схему «ИЛИ 17, перебросит триггер 3 в нулевое положение.
Следующий импульс, поступив на вход А через схему «И 9, также поступит на выходную схему «ИЛИ 13.
Далее все импульсы будут поступать на выходную схему «ИЛИ 13 до прихода первого
импульса измененном последовательности, который поступит на выходную схему .
Таким образом, схема будет распредел ть импульсы на два выхода в зависимости от последовательности их прохождени от датчиков .
Инверторы 4, 5, 6 применены дл согласовани по уровню потенциала входов схем «И 7, 8, 9, 10, 11, 12, соединепных с триггерами /, 2, 3 Е со входами А, Б, В.
Предмет изобретени
Логическое устройство дл распределени импульсов от трех или более датчиков по двум выходным каналам, содержащее кольцевую триггерную схему « схемы «И и две схемы «ИЛИ, отличающеес тем,что, с целью передачи всех импульсов на один из выходных каналов при определенной последовательности прохождени их от датчиков и дл передачи их на другой выходной канал при
обратной последовательности их прохождени , каждый входной жанал соединен через инвертор с единичным входом соответствующего триггера, а единичный выход этого триггера соединен с первыми входами первой и второй схем «И, второй вход схемы «И соединен с предыдущим входным каналом, а второй вход второй схемы «И соединен с последующим входным каналом; выход первой схемы «И соединен со входом одной выходной
схемы «ИЛИ, а выход второй схемы «И соединен со входом другой выходной схемы кроме того, выходы схем «И, соединенных с одним триггером, подключены к двум входам схемы «ИЛИ, выход которой
соединен с нулевым входом этого триггера, а третьи входы всех схем «ИЛИ, соединенных с нулевыми входами триггеров, объединены и соединены со входом установки логического устройства в нуль.
Вых А
Вых. Б
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1652623A SU366562A1 (ru) | 1971-05-04 | 1971-05-04 | Логическое устройство для распределения импульсов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1652623A SU366562A1 (ru) | 1971-05-04 | 1971-05-04 | Логическое устройство для распределения импульсов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU366562A1 true SU366562A1 (ru) | 1973-01-16 |
Family
ID=20474086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1652623A SU366562A1 (ru) | 1971-05-04 | 1971-05-04 | Логическое устройство для распределения импульсов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU366562A1 (ru) |
-
1971
- 1971-05-04 SU SU1652623A patent/SU366562A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3518555A (en) | Pulse train detectors | |
| SU366562A1 (ru) | Логическое устройство для распределения импульсов | |
| US3328702A (en) | Pulse train modification circuits | |
| GB1293494A (en) | The analysis of networks having nodes interconnected by vectors | |
| US3480959A (en) | Range gated integrator | |
| SU436441A1 (ru) | Коммутирующее устройство | |
| SU428558A1 (ru) | Последовательно-параллельный двоичный счетчик | |
| SU372667A1 (ru) | УСТРОЙСТВО дл ИЗМЕНЕНИЯ ПЕРИОДОВ СЛЕДОВАНИЯ | |
| SU382088A1 (ru) | Устройство для возведения в квадрат | |
| SU444177A1 (ru) | Устройство дл регистрации случайных импульсов | |
| SU1193672A1 (ru) | Числоимпульсный квадратор | |
| SU436341A1 (ru) | Устройство для синхронизации двух команд | |
| SU371830A1 (ru) | Устройство дл задани программы соотношений выбранных компонентов | |
| SU375797A1 (ru) | Многовходовый счетчик импульсов | |
| SU406199A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ ЗНАКА ИЗМЕНЕНИЯ ФУНКЦИИ | |
| SU1280693A1 (ru) | Устройство дл формировани серий импульсов | |
| US3086127A (en) | Pulse responsive register insensitive to pulse width variations employing logic circuit means | |
| SU1053291A1 (ru) | Реверсивный счетчик импульсов с параллельным переносом | |
| SU637810A1 (ru) | Устройство дл сортировки разр дных чисел | |
| SU371691A1 (ru) | ||
| SU409386A1 (ru) | Десятичный счетчик | |
| SU855652A1 (ru) | Устройство дл сравнени чисел | |
| SU395987A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 23/00УДК 681.3.055(088.8) | |
| SU930685A1 (ru) | Счетное устройство | |
| SU879581A1 (ru) | Преобразователь кодов |