SU377724A1 - Способ автоматического регулирования систем, содержащих интегрирующее звено - Google Patents

Способ автоматического регулирования систем, содержащих интегрирующее звено

Info

Publication number
SU377724A1
SU377724A1 SU1480552A SU1480552A SU377724A1 SU 377724 A1 SU377724 A1 SU 377724A1 SU 1480552 A SU1480552 A SU 1480552A SU 1480552 A SU1480552 A SU 1480552A SU 377724 A1 SU377724 A1 SU 377724A1
Authority
SU
USSR - Soviet Union
Prior art keywords
systems containing
output
automatic regulation
input
integrator
Prior art date
Application number
SU1480552A
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1480552A priority Critical patent/SU377724A1/ru
Application granted granted Critical
Publication of SU377724A1 publication Critical patent/SU377724A1/ru

Links

Landscapes

  • Feedback Control In General (AREA)

Description

1
Известны способы автоматического регулировани  систем, содержащих -интегрирующее звено, заключающиес  в том, что определ ют знаки сигналов на входе и выходе этого звена и фиксируют момент их несовпадени .
Предлагаемый способ отличаетс  тем, что в фиксированный момент времени на выходе интегрирующего звена формируют сигнал, соответствующий установивщемус  состо нию объекта регулировани . Это позвол ет улучшить переходный процесс в системе, в частности повысить быстродействие.
На фиг. 1 изображена блок-схема системы пропорционально-интегрального регулировани ; на фиг. 2 - блок-схема астатической системы.
Система, приведенна  на фиг. 1, содержит входную / и выходную 2 величины, устройство 3 сравнени , регул тор 4, пропорциональное звено 5, интегратор 6 ощибки (интегрирующее звено), сумматор 7, объект 8 регулировани  и логическое устройство 9.
Входна  величина сравниваетс  с выходной устройством 3. Разность этих величин (ошибка ) подаетс  на вход регул тора, содержащего пропорциональное звено и интегратор ощибки , выходные величины которых складываютс  в сумматоре и подаютс  на вход объекта регулировани . К интегратору подключено логическое устройство 9 сравнени  знаков ошибки двух соседних периодов опроса. При несовпадении знаков логическое устройство устанавливает на выходе интегратора величину, соответствующую установивщемус  значению объекта регулировани .
Система, приведенна  на фиг. 2, содержит входную / и выходную 2 величины, устройство 3 сравнени , интегратор 6 ощибки, объект 8 регулировани  и логическое устройство 9, Объект 8  вл етс  интегрирующим звеном,
установившеес  значение которого соответствует его входному сигналу, равному нулю. Это обсто тельство позвол ет упростить алгоритм функционировани  логического устройства , а именно, расключить элемент запоминани  знака ошибки предыдущего момента опроса . В логическом устройстве достаточно одновременно сравнить знаки величин на входе и выходе интегратора ощибки и при несовпадении знаков сбросить интегратор в нуль.
Предмет изобретени 
Способ автоматического регулировани  систем , содержащих интегрирующее звено, заключающийс  в том, что определ ют знаки
сигналов на входе и выходе этого звена и фиксируют момент их несовпадени , отличающийс  тем, что, с целью повышени  быстродействи , 3 фиксированный момент времени иа выходе интегрирующего звена формируют сигнал , соответствующий установивщемус  состо нию объекта регулировани .
/ 3
-Ч2Ь1
8
SU1480552A 1970-09-21 1970-09-21 Способ автоматического регулирования систем, содержащих интегрирующее звено SU377724A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1480552A SU377724A1 (ru) 1970-09-21 1970-09-21 Способ автоматического регулирования систем, содержащих интегрирующее звено

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1480552A SU377724A1 (ru) 1970-09-21 1970-09-21 Способ автоматического регулирования систем, содержащих интегрирующее звено

Publications (1)

Publication Number Publication Date
SU377724A1 true SU377724A1 (ru) 1973-04-17

Family

ID=20458028

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1480552A SU377724A1 (ru) 1970-09-21 1970-09-21 Способ автоматического регулирования систем, содержащих интегрирующее звено

Country Status (1)

Country Link
SU (1) SU377724A1 (ru)

Similar Documents

Publication Publication Date Title
KR840005217A (ko) 제어시스템의 고장검출용 장치 및 방법
ES484315A1 (es) Una disposicion en un sistema de telecomunicacion para regu-lar la posicion de fase de una senal controlada en relacion con una senal de referencia
KR900005311A (ko) 인터럽트제어장치
GB1199174A (en) A Method and an Apparatus for the Production of a Control Signal for Automatically Controlled Devices
SU377724A1 (ru) Способ автоматического регулирования систем, содержащих интегрирующее звено
RU2012030C1 (ru) Система автоматического регулирования для объектов с запаздыванием
SU1394391A1 (ru) Устройство дл регулировани напр жени синхронного генератора
SU1005241A1 (ru) Система электропитани
SU1015353A1 (ru) Способ регулировани температуры
SU140112A1 (ru) Способ коррекции систем автоматического регулировани
SU485411A1 (ru) Нелинейное корректирующее устройство дл систем автоматического управлени с переменной структурой
SU128929A1 (ru) Способ автоматического распознавани и отключени вышедшей из стро одной из двух параллельно работающих одинаковых систем автоматического регулировани
SU129700A1 (ru) Способ уменьшени посто нной составл ющей погрешности регулировани
SU452805A1 (ru) След ща система
SU376752A1 (ru) Релейная следящая система
SU1179298A1 (ru) Цифровой комбинированный регул тор
SU363229A1 (ru) Резервированное устройство системы автоматического управления
SU917332A1 (ru) Широтно-импульсный модул тор
SU476686A1 (ru) Устройство дл устранени сбоев триггера
SU1019395A1 (ru) Система автоматического управлени с нелинейным регул тором
SU457070A1 (ru) Импульсный регул тор
SU1674060A1 (ru) Система управлени
SU430349A1 (ru) Балансный компаратор
JPH01279304A (ja) サーボ制御系の積分比例補償器
SU463093A1 (ru) Способ компенсации вли ни помех во входном сигнале