SU417896A1 - - Google Patents
Info
- Publication number
- SU417896A1 SU417896A1 SU1739782A SU1739782A SU417896A1 SU 417896 A1 SU417896 A1 SU 417896A1 SU 1739782 A SU1739782 A SU 1739782A SU 1739782 A SU1739782 A SU 1739782A SU 417896 A1 SU417896 A1 SU 417896A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- counter
- output
- control
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 description 8
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 7
- 206010073261 Ovarian theca cell tumour Diseases 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 208000001644 thecoma Diseases 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть применено в качестве функционального элемента в системах автоматического управлени и контрол .
Известно устройство, содержащее двоичный счетчик, шифратор, схему и триггер управлеш , ко.нденсаторы и линии задержки.
Однако такое устройство не обеспечивает умножени сигналов непрерывной иМПульсной последовательности на коэффициенты, мен1)шне единицы.
Цель изобретени - умножение сигналов импульсов ,iia дробные коэффициенты.
Это достигаетс тем, что в устройстве источник импульсной последовательности подключеп к входу счетчика и к первому входу схемы «И, второй вход которой соединен с нулевым выходом триггера управлени и через первую линию задержки и первый конденсатор с первым входом шифратора, а единичный выход триггера управлени через вторуЕО линию задержки и второй конденсатор подключен к второму входу шифратора, выходы которого соединены с единичными входами триггеров счетчика, причем нулевые входы триггеров счетчика и триггера управлени подсоединены к клемме «Исходное.
На чертеже показана схема предлагаемого устройства.
Устройство состоит из двоичного счетчика 1 на п триггерах 2, триггера 3 управлени , линий 4 и 5 задержки, конденсаторов 6 и 7, шифратора 8, например на диодах, и ключа 9 управлени выполненного на логической схеме «И.
Сигнал импульсной последовательности U подаетс на счетный вход триггера 2 младшего разр да двоичного счетчика 1 и ключ 9 управлени . Единичный выход триггера 2 старшего разр да счетчика 1 соединен со счетным входом триггера 3 управлени , нулевой выход триггера управлени - с входом ключа 9 и через линию 4 задержки и конденсатор 7 с
одним входом шифратора 8, а выходы шифратора - с единичными входами триггеров 2 счетчика 1. Цепь выдачи кома.нды «Исходное подключена к нулевым входам триггеров 2 двоичного счетчика и триггера управлени .
С выхода ключа 9 снимаетс преобразоваппый сигпал.
Устройство работает следующим образом. Цри подаче команды «Исходное триггеры 2 счетчика 1 и триггер 3 управлени переход т в исходное (нулевое) состо ние. При этом на нулевом выходе триггера управлени формируетс сигнал, который открывает ключ 9 и через линию 4 задержки, конденсатор 7, шифратор 8 подает воздействие па единичные
входы триггеров 2 счетчика 1 в виде иараллельного двоичного кода, выражающего дополнение Д1. По команде «Пуск сигналы импульсной последовательности U подаютс на вход счетчика 1 и вход ключа 9. Поскольку по команде «Исходное ключ открываетс , то импульсы через него поступают па выход устройства.
При отсчете т импульсов на выходе счетчика 1 формируетс команда переполлени , по которой триггер управлени переходит в единичное состо ние, а ключ закрываетс . Па единичном выходе триггера управлени по вл етс сигнал, который через линию 5 задержки , коидеисатор 6, шифратор 8 подаетс на единичные входы триггеров 2 счетчика 1 в виде двоичного кода, соответствующего дополнению Д2. Таким образом, установка счетчика 1 в исходное положение и последующее введение дополнени Д2 через линию задержки и перечисленные элементы осуществл етс в интервале времени между т и т-|-1-м импульсами . С поступлением m+1-ro импульса счетчик начинает €чет пачки импульсов (k-m), заданной дополнением Д2. При этом с выхода устройства импульсы не снимаютс , так :Как ключ закрыт.
При отсчете пачки из (k-т) импульсов на выходе счетчика формируетс команда переполнени . По этой команде триггер унравлени переводитс в нулевое состо ние и сигналом с нулевого выхода открываетс ключ и вводит донолнение Д1 в счетчик. С нриходом (k-m) + l-ro импульса цикл повтор етс .
Таким образом, при поступлении сигналов импульсной последовательности на вход устройства периодически т импульсов из k пропускаетс устройством и (k-т) импульсов из k отсекаетс .
Рассмотренный цикл пропускани и отсечки импульсов осуществл етс с периодичностью в /г имиульсов.
Если на вход устройства вместо непрерывного потока импульсной последовательности подаетс унитарный код (пачка импульсов), выражающий измер емый параметр с числом импульсов jV, то па выходе этого устройства образуетс новый унитарный код NI с числом импульсов.
-.
Если в дробном коэффициенте - 1 заk
дать посто нное значение т, то устройство выполн ет функции делител сигналов им пульсной последовательности с кратностью ,2, 3...
Предмет изобретени
Устройство дл умножени сигналов импульсной носледовательности, содержащее двоичный счетчик, шифратор, схему и триггер уиравлени , конденсаторы и линии задержки,
отличающеес тем, что, с целью умножени сигналов импульсов на дробные коэффициенты , источник импульсной последовательности подключен к входу счетчика и к первому входу схемы «П, второй вход которой соединен с нулевым выходом триггера управлени и через первую линию задержки и первый конденсатор подключен к первому входу шифратора , единичный выход триггера управлени через вторую линию задержки и второй конденсатор подключен к второму входу шифратора , выходы которого соедииены с единичными входами триггеров счетчика, причем нулевые входы триггеров счетчика и триггера управлени подключены к клемме «Исходное .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1739782A SU417896A1 (ru) | 1972-01-14 | 1972-01-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1739782A SU417896A1 (ru) | 1972-01-14 | 1972-01-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU417896A1 true SU417896A1 (ru) | 1974-02-28 |
Family
ID=20500717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1739782A SU417896A1 (ru) | 1972-01-14 | 1972-01-14 |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU417896A1 (ru) |
-
1972
- 1972-01-14 SU SU1739782A patent/SU417896A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES424344A1 (es) | Perfeccionamientos introducidos en circuitos perceptores dela anchura de impulsos. | |
| SU417896A1 (ru) | ||
| SU409196A1 (ru) | ||
| SU640268A1 (ru) | Устройство дл определени параметров переходного процесса | |
| SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU949791A1 (ru) | Формирователь импульсов | |
| SU430372A1 (ru) | Устройство формирования временной последовательности импульсов | |
| SU448392A1 (ru) | Частотный компаратор | |
| SU439925A1 (ru) | Делитель частоты | |
| SU674208A1 (ru) | Формирователь импульса огибающего серию импульсов | |
| SU472470A1 (ru) | Устройство дл генеррировани тактовых импульсов | |
| SU364095A1 (ru) | Преобразователь разности частот двух сигналов | |
| SU765852A1 (ru) | Устройство дл приема телемеханической информации по трубопроводному каналу св зи | |
| SU600510A1 (ru) | Способ автоматической коррекции приборов информационной системы единого времени | |
| SU1598165A1 (ru) | Делитель частоты следовани импульсов | |
| SU537440A2 (ru) | Устройство автоматической настройки избирательного усилител | |
| SU455494A1 (ru) | Счетчик с коэффициентом счета 2+1 | |
| SU583436A1 (ru) | Устройство дл проверки схем сравнени | |
| SU504298A1 (ru) | Формирователь импульсов | |
| SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
| SU402852A1 (ru) | Устройство регулируемой задержки импульсов | |
| SU1277351A1 (ru) | Умножитель частоты следовани импульсов | |
| SU381038A1 (ru) | Цифровой фазометр для измерения среднего значения сдвига фаз | |
| SU708361A1 (ru) | Устройство дл суммировани частотно-импульсных сигналов | |
| SU499673A1 (ru) | Умножитель частоты следовани импульсов |