SU425331A1 - Адресный формирователь для накопителя на мдп-структурах - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Характеристики накопител  на МДП-структурах определ ют особенности адресного формировател  как устройства, обеспечивающего коммутацию режимов (зались, считывание) и выходных импульсов управлени  одной пол рности как в режиме записи, так и в режиме считывани . Кроме того, адресный формирователь должен обес11ечив,ать необходимый перепад напр жени  независимо от нагрузки , т. е. работать в режиме генератора напр жени .

Известные адресные формирователи дл  накопител  на МДП-структурах, содержащие входной согласующий элемент, делитель напр жени  с активными элементами, согласующий элемент режима, характеризует относительно больша  длительность фронтов формируемых импульсов при переходе от одного уровн  напр жени  через нуль к другим уровн м напр жени , определ емым режимами записи и считывани ; зависимость уровн  формируемого напр жени  при считывании от параметров выходной ключевой схемы (коэффициент усили , 1ко); большое значение потребл емой мощности в исходном состо нии; наличие четырех источников питани .

Цель изобретени  - уменьшение длительности импульсов при переходе от режима

записи к считыванию, обеспечение стабильности уровней этих импульсов, снижение потребл емой мощности в исходном состо нии формировател  и экономи  оборудовани .

Дл  этого формирователь снабжен шунтирующим транзистором и фиксирующим диодом , при этом ключевой транзистор делител  напр жени  базой через С-цепючку подключен к выходу входного согласующего элемента , эмиттером - к источнику питани  через резистор, параллельно которому эмиттерноколлекторным переходом включен шунтирующий транзистор, база которого подключена к коллектору транзистора согласующего элемента режима; коллектор указанного ключевого транзистора подключен к источнику питани  противоположной пол рности и через фиксирующий диод - к выходу входного согласующего элемента.

На чертеже приведена принципиальна  электрическа  схема предлагаемого формировател  дл  накопител  на МДП-структурах . В схеме предлагаемого формировател  ключевой транзистор 1 (п-р-п), обеспечивающий формирование в линию адреса управл ющих импульсов записи и считывани , базой через / С-цепочку, содержащую резистор 2 и емкость 3, подключен к коллектору транзисгора 4 (р-п-р),  вл ющегос  входным согласуюащм элементом. На эмиттер транзистора 4 поступают управл ющие импульсы € дешифратора адреса, а база его через резистор 0соединена с землей. Эмиттер ключевого аранзистора 1 через резистор 6 подключен к источнику питани  отрицательной пол рности - Ьп и через резистор 7 к коллектору транзистора 4. Коллектор ключевого транзистора 1через резистор 8 подключен к источнику питани  положительпой пол рности +Еп и через фиксируюпгий диод 9 - к коллектору транзистора 4. Параллельно резистору 6 эм,иттерно-коллекторным переходом включен шунтирующий транзистор 10 (п-р-п), база которого подключена к коллектору транзистора 11 (р- -р),  вл юш,егос  согласуюш ,им элементом режима и через резистор 12 - к источнику питани  отрицательной пол рности - Еп. База транзистора 111 через резистор 13 соединена с землей. Входной согласующий элемент транзистор а 4 и согласующий элемент транзистора М режима предусмотрены дл  согласовани  управл ющих входов формировател  с интегральными схемами ЗУ. С коллектора транзистора 1 сним-аютс  управл ющие импульсы записи и считывани , поступающие на затвор ключевого МДПтранзистора , который на чертеже не показан, так как он входит в матрицу пам ти на МДПструктурах . .Предлагаемый адресный формирователь работает следующим образом. В исходном состо нии лини  адреса находитс  под положительным тотенциалом, равным + Еп, так как ключевой транзистор 1 делител  напр жени  закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 4, закрытого по эмиттеру низким уровнем потенциала. Транзистор 10 также закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 11, закрытого по эмиттеру низким уровнем потенциал а. Таким образом, в исходном состо нии все транзисторы схемы закрыты, и пот1ребление мощности возможно лишь по цепи -{-Еп - резистор 8 - лини  адреса - автор ключевого МДП-транзистора. Однако МДП-транзистор как элемент управл емый полем, имеет очень больщое входное сопротивление и практически не потребл ет тока по цепи управлени . В режиме записи в линии адреса формируетс  импульс с перепадом от -{-Еп до -fWaan ( -Еп). Дл  этого на эмиттер транзистора 4 с дешифратора адреса подаетс  импульс положительной пол рности. Одновременно на эмиттер транзистора 11 поступает положительный строб записи со схемы местного управлени . Транзисторы 4, 11 открываютс , потенциалы их коллекторов увеличиваютс , и вследствие этого открываютс  транзисторы 1, 10. При этом последний шунтирует резистор 6. Таким образом, лини  адреса оказываегс  подключенной к -Еп через эмиттерно-коллекторные переходы открытых транзисторов 1, 10. Общее сопротивление последних много меньше сопротивлени  резистора 6. В режиме считывани  в линии адреса формируетс  импульс с перепадом от +Еп до --Ь/счнт (I С I Ьп) и (I -Ссчнт С I - Езйп ) Дл  ЭТОГО на эмиттер транзистора 4 подаетс  положительный импульс с дешифратора адреса; строб записи отсутствует. Вследствие этого транзистор 1 открываетс , а транзисторы 10, 11 остаютс  закрытыми. В результате лини  адреса оказываетс  подключенной к -Еп через резистор 6, и потенциал (- счит/ линии адреса) определ етс  делителем напр жени , образованным транзистором 1 и резисторами 6, 8, включенными между -Еп и +Ь/г. Делитель позвол ет снизить в режиме считывани  уровень напр жени . Путем подбора резисто ра 6 можно мен ть потенциал , который определ етс  только соотношением плеч делител  и не критичен к разбросу параметров транзистора 1, 10. В режимах записи и считывании резистор 2 и емкость 3 / С-деночки обеспечивают уменьшение длительности переднего и заднего фронтов формируемых импульсов при переходе от одного уровн  напр жени  к другим уровн м через нуль. Включение коллекторного сопротивлени  транзистора 7 в цепь эмиттера транзистора 1 и фиксирующего диода 9 в цепь коллектора транзистора 1 способствует уменьшению заднего, фронта формируемого импульса за счет скорейшего выхода транзистора 1 из режима насыщени . В предлагаемом адресном формирователе число источников питани  уменьшено до двух. Адресный формирователь, кроме того, обеспечивает экономию оборудовани  ОЗУ, так как щунтирующий транзистор 10, согласующий элемент 11 режима и резисторы 6, 12, 13 могут быть вьшолнены в одном экземпл ре и  вл тьс  общей шунтирующей схемой режима дл  всех остальных ключевых схем адресных формирователей АЗУ. Предлагаемый адресный формирователь предназначен преимущественно дл  использовани  в ЗУ, выполненных на интегральных микросхемах на основе МДП-структур. Предмет изобрете ни  Адресный формирователь дл  накопител  а МДП-структурах, содержащий входной соласующий элемент, делитель напр жени  активными элементами и согласующий лемент режима, отличающийс  тем, то, с целью уменьщени  длительности фронов импульсов при переходе от режима запии к считыванию, обеспечени  стабильности ровней этих импульсов, снижени  потребл емой мощности в исходном состо нии формировател  и экономии оборудовани , он содержит шунтирующий транзистор и фиксирующий диод, при этом ключевой транзистор делител  напр жени  базой через RC-цепочку подключен к выходу входного согласующего элемента, эмиттером - к отрицательной и1ине источника питани  через резистор.

параллельно которому эм.иттер«о-коллекторным переходом включен шунтирующий траизистор , база которого подключена к выходу согласующего элемента режима; коллектор ключевого транзистора делител  напр жени  подключен к положительной шине источника питани  и через фиксирующий диод - к выходу входного согласующего элемента.

rLJT, Сдеши-j ( рратдра адреса |Ш. Cmoffi ЗсГпи

ЧГ ВыМд