SU435520A1 - Устройство для сравнения двух величин - Google Patents

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в цифровых автоматических системах регулировани  и контрол .

Известны устройства дл  сравнени  двух величин, содержащие фазовые дискриминаторы , фазовые компараторы, триггеры и элементы «ИЛИ.

Недостатком этих устройств  вл етс  нестабильность их характеристик, обусловленна  наличием нелинейных элементов, отсутствие возможности формировани  разности сравниваемых величин в цифровой форме и плохие динамические характеристики.

Предложенное устройство отличаетс  тем, что оно содержит преобразователь временного интервала в параллельный двоичный код, состо щий из двоичного счетчика, выходы которого подключены к одним из входов вентилей выдачи и сборки управлени , триггеры, схемы «И, «ИЛИ и формирователи. Выходы двух формирователей св заны соответственно со входами схем «ИЛИ и входами триггера, выходы которого подключеньг ко входам двух схем «И, другими входами св занных со входом третьей схемы «И, одним входом соединенной с выходом схемы «ИЛИ, а другим - с одним из выходов второго триггера . Один из входов второго триггера соединен с выходом третьей схемы «И, а другой-

с выходом сборки управлени  преобразовател  временного интервала в параллельный двоичный код. Другой выход второго триггера св зан со входом четвертой схемы «И,

другим входом подключенной к выходу схемы «ИЛИ, а выходом - к другим входам вентилей выдачи, и со входом п той схемы «И, другой вход которой соединен с шиной тактовых импульсов, а выход - со входом

преобразовател  временного интервала в параллельный двоичный код.

Это позвол ет улучщить динамические характеристики устройства. Устройство определ ет в цифровой форме

разность и ее знак между синусоидальными напр жени ми исходных величин путем формировани  разностного временного интервала между фазовыми импульсами исходных напр л епий с последующим преобразованием

этого временного интервала в код с ограничением интервала пропорциональной зависимости между выходным кодом и разностью сравниваемых величин. Блок-схема предложенного устройств

представлена на чертеже.

Устройство содерл пт формирователи фазовых импульсов 1 и 2, вырабатывающие узкие импульсы в моменты переходов через нуль синусоидальных напр жений, поступающих

на их входы; схему «ИЛИ 3; схемы «И 4-8; триггеры 9 и 10; и преобразователь временного интервала в параллельный двоичный код 11. Преобразователь И состоит из двоичного счетчика 12, единичные выходы разр дных триггеров которого подключены к входам вентилей выдачи 13-16, и сборки управлени  17.

Устройство работает следующим образом.

На вход 18 устройства поступают тактовые импульсы с частотой /ти, а на вход 19 - импульсы начальной установки с частотой /HV-, которые св заны между собой соотношением: , где п - разр дность преобразовател .

Импульс начальной установки через сборку управлени  17 поступает на обнул ющие входы счетных триггеров счетчика 12 и на один из входов триггера 9. Счетчик 12 устанавливаетс  в Нулевое состо ние, а триггер 9 - в состо ние, при котором его выходные сигналы закрывают схемы «И 5 и «И 8, а схему «И 4 открывают. Схема «И 8 не пропускает тактовые импульсы на вход преобразовател  11.

Синусоидальные напр жени , фазы которых характеризуют значени  сравниваемых величин А н Б, поступают на входы 20 и 21 устройства и преобразуютс  с помощью формирователей 1 и 2 в фазовые импульсы, которые поступают на входы триггера 10 и схемы «ИЛИ 3.

При фазовый импульс величины В на выходе формировател  2-опережающий, а фазовый импульс величины Л на выходе формировател  1 - отстающий (один относительно другого). Временной интервал между фазовыми импульсами равен разности А-В. Опережающий фазовый импульс с выхода формировател  2 поступает на вход схемы «ИЛИ 3 и триггер 10 и устанавливает триггер 10 в состо ние, при котором его выходные сигналы закрывают схему «И 7 и открывают схему «И 6. С выхода схемы «ИЛИ 3 фазовый импульс величины В поступает на входы схем «И 4 и 5, проходит через схему «И 4, котора  находитс  в состо нии разрещени , и с ее выхода поступает «а второй вход триггера 9 и схем «И 6 и 7. Схема «И 6 формирует при этом импульс знака временного интервала, заключенного между фазовыми импульсами величин А н В, а триггер 9 устанавливаетс  в состо ние, при котором его выходные сигналы закрывают схему «И 4 и открывают схему «И 5 и 8. Через вход 18 устройства и схему «И 8 на вход счетчика 12 преобразовател  11 начинают поступать импульсы тактовой частоты.

Через врем  т, пропорциональное разности сравниваемых величин А-В, с выхода формировател  1 фазовый импульс величины А поступает на входы триггера 10 и через схему «ИЛИ 3 - на входы схем «И 4 и 5. Триггер 10 опрокидываетс  в противоположное состо ние, а схема «И 5 формирует на своем выходе импульс, который поступает на

импульсные входы вентилей выдачи 13-16 и считывает с единичных плеч разр дных триггеров счетчика 12 код, пропорциональный разности А-В. Этот же импульс через сборку

управлени  17 поступает на обнул ющие входы триггеров счетчика 12 и на вход триггера 9. Счетчик 12 устанавливаетс  в нулевое состо ние, а триггер 9 - в состо ние, при котором его выходные сигналы открывают

схему «И 4 и закрывают схемы «И б и 8. Поступление тактовых импульсов через схему «И 8 на вход счетчика прекращаетс .

При А-.В работа устройства аналогична описанной, с той лищь разницей, что при формировании знака разностного временного интервала импульс знака формируетс  не на выходе схемы «И 6, как это имело место при , а на выходе схемы «И 7.

Как известно, в автоматических системах

регулировани  и контрол  интервал, в котором определ етс  -пропорциональна  зависимость выходного сигнала от разности сравниваемых величин, обычно ограничиваетс  .некоторой величиной С. Предложенное устройство обеспечивает такое ограничение. Заданное значение С при этом определ ет соответствующее число разр дов счетчика 12. Так, при число разр дов счетчика 12 должно быть таким, чтобы в течение интервала TI, заключенного между фазовыми импульсами сравниваемых величин А и В, происходило заполнение соответствующего числа разр дов счетчика, исключа  заполнение последнего разр да. Л при , в течение

интервала та между фазовыми импульсами происходило заполнение и триггера последнего разр да счетчика 12. При этом импульс переполнени  с выхода этого триггера через сборку управлени  17 поступает на обнул ющие входы всех триггеров счетчика 12, за исключением последнего, и устанавливает их в исходное состо ние. Этот же импульс, поступа  на вход триггера 9, устанавливает его в состо ние, при котором его выходной сигнал

поступает на схему «И 8 и устанавливает ее в состо ние запрета. Схема «И 8 запрещает прохождение тактовых импульсов на вход счетчика 12. Триггер последнего разр да счетчика находитс  в единичном состо нии до

момента прихода импульса считывани  на входы вентилей выдачи 13-16. С приходом импульса считывани  при |Л-Б| С считывание происходит на вентиле выдачи 16.

Онисанный пор док работы устройства повтор етс  в каждом фазовом цикле синусоидальных напр жений величин А и В.

Таким образом, предлагаемое устройство осуществл ет циклическое измерение разности между двум  аналоговыми величинами, выраженными в фазовом сдвиге синусоидального напр жени  в опорном канале, с выдачей результата измерени  Б цифровой форме и обеспечивает заданный интервал пропорциональной зависимости между значением выходного крда и значением разности сравниваемых величин.

П р е дМ е т изобретени 

Устройство дл  сравнени  двух величин, содержащее преобразователь временного интервала в параллельный двоичный код, состо щий из двоичного счетчика, выходы которого подключены к одному из входов соответствующих вентилей выдачи, и сборки управлени , триггеры, схемы «И, «ИЛИ, формирователи , отличающеес  тем, что, с целью улучшени  динамических характеристик, в нем выходы двух формирователей св заны соответственно со входами схемы «ИЛИ и входами первого триггера, выходы которого подключены ко входам двух схем «И, другими входами св занных с выходом третьей схемы «И, одним входом соединенной с выходом схемы «ИЛИ, а другим - с одним из выходов второго триггера, один из входов которого соединен с выходом третьей схемы «И, а другой - с выходом сборки управлени  преобразовател  временного интервала в параллельный двоичный код, другой выход второго триггера св зан со входом четвертой

схемы «И, другим входом подключенной к выходу схемы «ИЛИ, а выходом - к другим входам вентилей выдачи и со входом п той схемы «И, другой вход которой соединен с шиной тактовых сигналов, а выход - со

входом преобразовател  временного интервала в параллельный двоичный код.