SU482012A1 - Импульсный усилитель мощности на мдп транзисторах - Google Patents
Импульсный усилитель мощности на мдп транзисторахInfo
- Publication number
- SU482012A1 SU482012A1 SU1874682A SU1874682A SU482012A1 SU 482012 A1 SU482012 A1 SU 482012A1 SU 1874682 A SU1874682 A SU 1874682A SU 1874682 A SU1874682 A SU 1874682A SU 482012 A1 SU482012 A1 SU 482012A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- transistor
- power amplifier
- transistors
- amplifier transistor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 description 7
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
I Изобретение oTfiocHTCH к области им- пульсаой техники. Известен имп пьсный усилитель моингости на МДП-трамзисторах,, содержаиий вен с токостаби шзированной нагрузкой на трех транзисторах и одном когщенсаторе и выходной двухтактный каскад с зар дным и разр дным транзисторами. Цель изобретени - увеличение амп иту ды выходного сигнала и повышение KO3(}j45H циента использовани напр жешш питани ,. Дл этого выход вентил подключен к ,одной об кладке другого кондсЕгсатора, вто- ра обкладка которого соединена Helio-- средственно с затвором зар дного транзи-. jcTOpa двухтактного каскада и через дополнительные МДП-траизисторы с шиной источиика питани и общей ишной. На чертеже представлена схема предла (гаемого устройства. Усилитель содержит Три МДП-транзисто ра 1, 2, 3 и первый ковденсатор, 4, со единеТшые по схеме вентил с токостабилизирующей нагрузкой, а также зap дный транзистор 5 и разр дный 6, соединенные но схеме 11ушнульно -О каскада. Выходной электрод вентил соединен с одной обкладкой второго конденсатора 7, втора обкладка коаюрого соединена с затвором ) транзистора 5 и через донолнительные транзисторы 8 и 9 с шиной источника питани Юн общей шиной 11. Затворы транзисторов 1, 6, 8 и 9 подключены к выходному выводу 12 усилител . Выходной сигнал снимаетс -с выходного электрода 13 нушпульного каскада. Схема работает следующим образом. В исходный момент на входе действует высокий уровень напр жени . Тогда транзисторы 1, 6, 8 и 9 открыты. Напр жение на выходе вентил близко к нулю. , Напр жение на затворе зар дного транзистора 5 определ етс коэ4)фициентом передачи ре1 статного делител , образованного открытыми транзисторами 8 и 9, параметры которых выбраны: так, что это напр жение равно пороговому напр жению МДЛтранзисторов . При этом. конденсатор 7 зар жен до напр жени , близко1О к пороговому напр жению МДП-транзисторов, а траиэистор S заперт, и выходное напр жбние равно нулю. При подаче на вход имi/iyjibCHoro сигнала, запираюшего транзисто« ры 8 и 9, цепи разр да кайденсатора 7 обрываютс , а первоначальное падение ца-; пр жени на нем сохран етс . В то же на выходе вентил формируетс импульс с амплитудной, близкой к напр женцю питаний. Этот импульс через конденсатор 7 передаетс на зар дный транзистор 5, затвор которсмго оказываетс йод потенциалом, равным сумме первоначального напр жени , «а,конденсаторе 7 и амплитуды импульса
ий выходе вентил .
Поскольку транзистф 6 эайираетс под
воздействием входнсаго сигнала, а транзистор S отпи|раетс под воздейс1данем по- ; тенциала на его затв(е, напр жение на : выходе усилител повышаетс . Так как потенциал на затворе транзистора: 5 превышает напр жение питаща на величину пОрогшсго напр жений транзистора, выходное
напр жение усилител оказываетс равным | напр жению питани .
. / г, ,.
П р е д м е т и 3 о б р е т е и и и
. .. .
Импульсный усилитель мощности на МДП транзисторах, содержащий вентиль с токостабилнзиршанной нагрузкой на трех транзиcтqpax и конденсаторе и вькодной двухтактный каскад с зар дным и разр дным транзисторами, о т л и ч а ю щ и йс тем, что, с целью увеличени амплитуды выходного сигнала и псеышени коэффициента использовани напр жени питани , , выход вентил подключен к одной обкладке другого конденсатора, втора обкладка кс ;торого соединена непосредственно с затвором зар дного транзистора двухтактного
каскада и через дополнительные МДП-тран.зистфы С шиной источника питани и общей шиной.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1874682A SU482012A1 (ru) | 1973-01-11 | 1973-01-11 | Импульсный усилитель мощности на мдп транзисторах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1874682A SU482012A1 (ru) | 1973-01-11 | 1973-01-11 | Импульсный усилитель мощности на мдп транзисторах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU482012A1 true SU482012A1 (ru) | 1975-08-25 |
Family
ID=20540061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1874682A SU482012A1 (ru) | 1973-01-11 | 1973-01-11 | Импульсный усилитель мощности на мдп транзисторах |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU482012A1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721871A (en) * | 1985-10-11 | 1988-01-26 | Mitsubishi Denki Kabushiki Kaisha | High voltage MOS switch circuit with isolation |
-
1973
- 1973-01-11 SU SU1874682A patent/SU482012A1/ru active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4721871A (en) * | 1985-10-11 | 1988-01-26 | Mitsubishi Denki Kabushiki Kaisha | High voltage MOS switch circuit with isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4068295A (en) | Voltage multiplier for an electronic time apparatus | |
| US4029973A (en) | Voltage booster circuit using level shifter composed of two complementary MIS circuits | |
| US3932773A (en) | Control system for periodically energizing a capacitive load | |
| EP0032017B1 (en) | Bootstrap circuit | |
| GB1348285A (en) | Voltage generator | |
| GB1330679A (en) | Tri-level voltage generator circuit | |
| SU482012A1 (ru) | Импульсный усилитель мощности на мдп транзисторах | |
| US4468576A (en) | Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics | |
| JPS5822887B2 (ja) | ゼツエンゲ−トトランジスタオ モチイタシユツリヨクカイロ | |
| SU420125A1 (ru) | Формирователь импульсов на моп-транзисторах | |
| SU1309278A1 (ru) | Формирователь импульсов | |
| SU535010A1 (ru) | Устройство выхода мдп интегральных схем на индикатор | |
| SU1238230A1 (ru) | Формирователь импульсов | |
| US3578989A (en) | Pulse width stabilized monostable multivibrator | |
| US3668424A (en) | Inverter circuit | |
| JPS6422109A (en) | Semiconductor device | |
| SU1163464A2 (ru) | Генератор импульсов | |
| US4721871A (en) | High voltage MOS switch circuit with isolation | |
| SU573884A1 (ru) | Логический элемент "не" | |
| SU547039A1 (ru) | Электронный переключатель на мднтранзисторах | |
| SU991504A1 (ru) | Адресный формирователь | |
| SU771817A1 (ru) | Преобразователь напр жени | |
| SU748813A1 (ru) | Генератор импульсов | |
| SU552705A1 (ru) | Счетчик импульсов на мдп-транзисторах | |
| SU1149311A1 (ru) | Формирователь сигнала напр жени смещени подложки дл интегральных схем |