SU492000A1 - Запоминающее устройство с блокировкой неисправных чеек - Google Patents

Description

1

Известно запоминаюш,ее устройство с блокировкой неисправных  чеек, содержащее внешний накопитель, посто нный накопитель, входы которого подключены к дешифратору адреса, а выходы - к первым входам регистра , вторые входы которого соединены с выходами первого дополнительного накопител , а выходы - с блоком обнаружени  ошибки, регистр адреса, подсоединенный к дешифратору адреса, блоку сравнени , и второй дополнительный накопитель.

Недостатком известного запоминающего устройства  вл етс  то, что оно не способно автоматически восстанавливать свою работоспособность при случайных сбо х и отказах элементов пам ти, возникающих в ходе работы устройства.

Описываемое устройство отличаетс  от известного тем, что оно содержит преобразователь кода адреса, входы которого подключены к выходу регистра адреса, выходы - ко входам внешнего накопител , выходы которого соединены с третьими входами регистра и входами первого дополнительного накопител , входы второго дополнительного накопител  соединены с одними из выходов регистра адреса.

Указанные отличи  позвол ют повысить надежность работы устройства.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит внешний накопитель 1, преобразователь 2 кода адреса, регистр 3

адреса со входами 4, дешифратор 5 адреса, посто нный накопитель 6, регистр 7, блок 8 обнаружени  ошибки, блок 9 управлени , первый дополнительный накопитель 10, второй дополнительный накопитель 11, служащий

дл  хранени  кода неисправного адреса, блок 12 сравнени .

Выходы дешифратора 5 соединены со входами накопител  6, выходы которого подключены к первым входам регистра 7. Выходы регистра 7 соединены с внешними информационными шинами 13 и входами блока 8, выход которого нодключен к входу блока 9 управлени . Выходы накопител  10 подключены ко вторым входам регистра 7. Выходы накопител  11 соединены с входами блока 12, выход которого соединен с входом блока 9; выход блока 9 подключен к входу накопител  1, выходы которого подключены к третьим входам регистра 7 и информационным входам накопител  10. Выходы преобразовател  2 соединены с адресными входами накопител  1. Выходы блока 9 управлени  подключены к входам регистров 3, 7 и накопителей 10, 11 а также к внешней шине 14. Выходы 15 первой

группы разр дов регистра 3, определ ющей

группу слов накопител  6, соединены с входами преобразовател  2, дешифратора 5 и адресными входами накопителей 10 и И. Выходы 16 второй группы разр дов регистра 3, определ юпдей слово в группе слов, соединены с входами преобразовател  2, дешифратора 5, блока 12 и ипформациоппыми входами накопител  11.

Работа устройства происходит следующим образом.

Согласно поступившему на регистр 3 коду адреса дешифратор 5 выбирает из накопител  6 соответствуюш,ую группу слов и определенное слово в ней, которое по команде от блока 9 поступает на регистр 7. Одновременно с этим, согласно коду первой группы разр дов кода адреса, в накопител х 10 и И выбираютс  по одному слову, которые соответствуют выбранной в накопителе 6 группе слов.

Если при считывании блок 8 обнаружени  ошибки не выдал сигнала ошибки, то считана правильна  информаци , и она поступает на внешние шины 13.

Если же блок 8 выдает сигнал ошибки в блок 9 управлени , то последний задает режим повторного считывани  из накопител  6. Если теперь блок 8 не обнаруживает ошибки , то считываетс , что при первом считывании был сбой, и информаци  выдаетс  на внешние шины 13.

Однако, если при повторном считывании блок 8 снова выдает сигнал ошибки, то блок 9 управлени  осуществл ет следующую программу: посылает сигнал обращени  к накопителю 1, по которому, согласно коду адреса на регистре 3, прошедшему через преобразователь 2 кода, накопитель 1 выдает исправную информацию дл  отказавшей в основном накопителе 6  чейки. Эта информаци  поступает на пегистр 3 и но сигналу от блока 9 записываетс  в соответствующую  чейку накопител  10. Одновремеино с этим в накопитель 11 заноситс  код второй группы разр дов 16 регистра адреса 7.

Так происходит автоматическое занесение кодов неисправных адресов в накопитель 11 и соответствующей им исправной информации в накопитель 10.

Если теперь обращение к накопителю 6 произойдет по неисправному адресу, то блок

12сравнени  выдает сигнал об этом в блок 9, который блокирует прием информации из основного накопител  6 и разрешает - из накопител  10.

При выдаче информации на внешние шины

13блок 9 посылает на шину 14 сигнал конца обращени .

Claims (1)

1. Формула изобретени 

   Запоминающее устройство с блокировкой неисправных  чеек, содержащее внешний наконнтель , посто нный наконитель, входы которого подключены к дешифратору адреса, а

   выходы - к первым входам регистра, вторые входы которого соединены с выходами первого дополнительного накопител , а выходы - с блоком обнаружени  ошибки, регистр адреса , подсоединенный к дешифратору адреса,

   блоку сравнени , и второй дополнительный накопитель, отличающеес  тем, что, с целью повышени  надежности работы устройства , оно содержит преобразователь кода адреса , входы которого подключены к выходу

   регистра адреса, выходы - ко входам внешнего наконител , выходы которого соединены с третьими входами регистра и входами первого дополнительного наконител , входы второго донолнительного накопител  соединены

   с одними из выходов регистра адреса.