SU613404A1 - Запоминающее устройство - Google Patents

Description

ти, которые соедин ютс  с соответствующими разр дными шинами 5 и 6 и шинами 14, 15 строки. Резисторы 16, 17, одни выводы которых соединены с шинами 7 и 8, а другие подключены к общей щине источника питани , обеспечивают режим работы усилителей считывани . Источник 18 тока, подключенный к щине 15, обеспечивает режим питани  строки элементов пам ти.

Устройство работает следующим образом.

В режлме хранени  информации ток в щину 12, а соответственно и в щины 5 и 6 поступает , и все транзисторы 1, 2 выключены. При этом разр дные усилители не потребл ют мощность. При выборке информации потенциал шины 14 повышаетс , а в шину 12 выбираемого разр да подаетс  импульс тока. Транзисторы 9 и 10 выполн ютс  идентичными по структуре и топологии, поэтому практически равные токи поступают в разр дные шины 5 и 6. Поскольку в шины 12 других разр дов ток не поступает, соответствующие разр дные усилители не потребл ют мощность.

При считывании информации уровни напр жени  щин 3, 4 на базах транзисторов 1 и 2 равны и должны быть выше потенциала базы включенного транзистора в невыбранном элементе 13 пам ти. Уровень высокого напр жени  на шипе 14 при выборке таков, что потенциал базы включенного транзистора выбранного элемента 13 выше, а потенциал базы выключенного транзистора ниже потенциала баз транзисторов 1, 2.

Будем считать, что хранению логического «О соответствует такое состо ние элемента, при котором транзистор элемента 13, св занный с шиной 5, включен, а транзистор, св занный с шиной 6, выключен. При хранении логической «1 наоборот: первый транзистор выключен, а второй включен. Пусть, например, элемент пам ти хранит «О. В этом случае при считывании потенциал базы включенного транзистора элемента 13 пам ти становитс  выше потенциала базы транзистора 1, и разр дный ток, поступающий в шину 5, переключаетс  в транзистор элемента 13 пам ти. Поскольку через транзистор 1 ток не идет, «а шине 7 - высокий потенциал. С другой стороны , потенциал базы выключенного транзистора элемента 13 ниже потенциала базы транзистора 2, и разр дный ток шины 6 переключаетс  в транзистор 2. В результате на шине 8 формируетс  нижний уровень напр жени . Разность потенциалов шин 7 и 8 представл ет сигнал считанной информации. Аналогично происходит считывание «1. При этом разность .потенциалов шин 7 и 8 имеет противополол ный знак.

При записи информации выборка элемента пам ти производитс  так же как и при считывании , а запись осуществл етс  по щинам 3 и 4 путем понижени  потенциала базы одного из транзисторов 1, 2 отиосительно его значени  в режиме хранени  и считывани . 5 Предположим, что элемент пам ти хранит «О. В этом случае дл  записи логической «1 потенциал базы транзистора 2 понижаетс  и становитс  ниже потенциала базы транзистора элемента 13, св занного с шиной 6. При

0 этом разр дный ток шины 6 переключаетс  в транзистор элемента, св занный с щиной 6, который включаетс . Перекос напр жений на базах транзисторов 1, 2 приводит к перебросу триггера элемента пам ти. После окончани  выборки элемент пам ти оказываетс  в состо нии хранени  «1. Если в исходном состо нии элемент пам ти хранит «1, то его состо ние не мен етс .

Предлагаемое устройство обладает следующими преимуществами в сравнении с прототипом . Не нужны диоды и резисторные источники посто нных токов разр дных щин и диодов, что упрощает устройство и исключает потребление мощности в режиме хранени .

5 Соединение эмиттеров двух транзисторов, обеспечивающих выборку разр дов соответствующими адресными шинами, уменьшает узловые паразитные емкости, что повышает быстродействие устройства. Транзисторы, обеспечивающие выборку разр да, одновременно служат оконечным каскадом дещифратора, что упрощает схему дешифратора, повышает его быстродействие и уменьшает потребл емую им мощность.

Claims (2)

1.Патент США № 3725878, кл. 340-173, опубл. 1973.

2.Патент Великобритании № 1331815, кл. ПОЗК, опубл. 1973.

/ г

,9 ю

--ч

л-т-Ц