SU615538A1 - Устройство дл выбора информации из блока пам ти - Google Patents

Устройство дл выбора информации из блока пам ти

Info

Publication number
SU615538A1
SU615538A1 SU762379701A SU2379701A SU615538A1 SU 615538 A1 SU615538 A1 SU 615538A1 SU 762379701 A SU762379701 A SU 762379701A SU 2379701 A SU2379701 A SU 2379701A SU 615538 A1 SU615538 A1 SU 615538A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
comparison
address
block
input
Prior art date
Application number
SU762379701A
Other languages
English (en)
Inventor
Валерий Федорович Гусев
Геннадий Николаевич Иванов
Владимир Яковлевич Контарев
Генрих Исаевич Кренгель
Вячеслав Яковлевич Кремлев
Мансур Закирович Шагивалеев
Юрий Иванович Щетинин
Азат Усманович Ярмухаметов
Original Assignee
Предприятие П/Я В-2892
Предприятие П/Я А-3886
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2892, Предприятие П/Я А-3886 filed Critical Предприятие П/Я В-2892
Priority to SU762379701A priority Critical patent/SU615538A1/ru
Priority to GB27482/77A priority patent/GB1539325A/en
Priority to US05/811,848 priority patent/US4150430A/en
Priority to IN1002/CAL/77A priority patent/IN148515B/en
Priority to RO7790954A priority patent/RO72931A/ro
Priority to DE19772730823 priority patent/DE2730823A1/de
Priority to JP8049577A priority patent/JPS5319735A/ja
Priority to BG7736826A priority patent/BG29703A1/xx
Priority to FR7720933A priority patent/FR2357956A1/fr
Priority to PL1977199448A priority patent/PL108593B1/pl
Application granted granted Critical
Publication of SU615538A1 publication Critical patent/SU615538A1/ru

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/264Microinstruction selection based on results of processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Description

элементов И-НЕ соединены с четвертым и п тым входами адресного блока,входы 0лока сравнени  подключены соответственно ко второму, третьему и четвертому выходам первого регистра, к выходам дополнительного регистра, и счетчиков, второму входу устройства и к информационным шинам, а выходы блока сравнени  соединены с шинами сравнени , входы дополнительного регистра подключены к выходу дешифратора и третьему входу устройства, п тый выход первого регистра соединен со вторым входом второго регистра. Па чертеже изображена блок-схема предлагаемого устройства. Устройство содержит адресный блок I, предназначенный дл  выработки адреса еледующей выбираемой  чейки пам ти. Первый вход 2 устройства подключен ко входу первого регистра 3. Регистр 3 предиаз.начеи дл  хранени  команд и содержит поле констант , операционное поле, поле кода сравнени , поле маски и поле анализов. Устройство также содержит дешифратор 4, предиазпаченный дл  выработки сигналов микроопераций , дополнительный регистр 5, служащий дл  хранени  анализа, состо ний, элементы И-НЕ 6. 7, второй 8 и третий 9 регистры, служащие соответственно дл  храneHHif информации о переходах и начальном адресе, счетчики 10 и 11. информационные шины 12 и 13, блок сравиеик  14, второй вход 15 устройства, шииы сравнени  16, третий вход 17 устройства. Выход блока I соединен с выходом 18 устройства. Ко входу 2 и выходу 18 устройства подключен блок пам ти 9. Первый и второй входы блока I соединены соответственно с выходами регистров 8 и 9, Вход дешифратора 4 подключен к первому выходу регистра 3, а выход к третьему входу блока I и первому входу регистра 8. Один входы элементов 6 и 7 подключены к шинам 16, другие вхбды - к выходу дешифратора 4, а выходы соединены с четвертым и п тым входами блока I, Входы блока 14 подключены соответствеино ко второму, третьему и четвертому выходам регистра 3, к выходам регистра 5 и счетчиков 10, 11, второму входу 15 устройства и шинам 12, 13. Входы регистра 5 подключены к выходу дешифратора 4 и третьему входу 17 устройства. П тый выход регистра 3 соединен со вторым входом perHCjtpa 8. Устройств работает следующим образом . ПредпЬложим, устройством выполн ет с  некотора  команда системы команд. Код команды предварительно загружаетс  на регистр 9 и по сигналу с дешифратора 4, поступающему на вход адресного блока I, содержимое регистра 9 подаетс  на блок пам ти 19, например, односторонней в качестве начального адреса микропрограммы выполненной данной команды. Адрес первой микрокоманды каждой микропрограммы содержнт код команды в качестве с(х:тавной части. Адресованна   чейка блока пам ти 19 .читаетс  на регистр 3. Операционное поле этого регистра дешифруетс  на дешифратора 4, и сигналы микроприка.з()в с его выхода управл ют устройством в течение одного такта работы. Это могут быть микроприказы загрузки констант на счетчики 10 и 11, пересылки данных по шинам 12 и 13 и т. п. действи  по обработке информации. Достаточно сложные микропрограммы, как правило, имеют общие блоки стандартной обработки данных - так называемые микропрограммы . Дл  возврата на основную ветвь микропрограммы перед входом в мнкропрограмму по сигналу из дешифратора 4 на регистр перехода 8 загружаетс  из пол  констант адрес возврата, специфичный дл  каждого случа . Последн    чейка микропрограммы содержит микроприказ безусловного возврата на основную ветвь. Сигналом с дешифратора 4, содержнмое регистра 8 передаетс  через адресный блок 1 в блок пам ти 19 в качестве адреса продолжени  основной ветви микропрограммы. Таким образом в устройстве осуществл етс  безуС ловный возврат на Микропрограмму из мнкроподпрограммы . Набор команд современных вычислительных машин можно разделить на группы по различным признакам.. Одним из этих признаков может служить источник операндов , например, оперативна  пам ть, быстрые регистры, определенное тюле команды и т. д., однако вид обработки данных, определ емый командами, может быть один и тот же. Другим признаком может служить формат данных (операнды длиной в слово, полуслово , двойной длниы, в четыре слова и т. п.). Прн этом внд обработки один и тот же. В этих случа х дл  сокращени  объема пам ти микропрограммы целесообразно иметь одну общую микропрограмму обработки с разными входами и разными выходами. Как правило, существуют команды, в которых совпадают как источники данных,так и приемы их обработки, за исключением одного-двух действий, специфичных дл  коикретной команды. Примером могут служить операции логической обработки полей перемеиной длины. В этих операци х осиовное врем  и подавл ющее количество микрокоманд предиазначено дл  выполнени  процессов извлеченн  операндов из пам ти, их выравнивани , компановки и г. п., а собственно логическа  обработка занимает один-два такта. В таких случа х целесообразно иметь одну микропрограмму дл  всех операц|;й, с общ м входом и общим выходом, но выдел ть небольшие специфичные участки дл  каждой команды. Встречаютс  также и taKHe случаи, когда несколько . Можно выполн ть по одной и той же микропрограмме, но закончить обработку в разйое врем . Примером может служнть команда сравнени , устанавлива ща  прнзнак (больше, меньше, равно), м не измен юща  операндов, у команду
можно выполн ть по микропрограмме пычитани , т рервайее выполнение до ветви записи результата. В этом случае решение о прекрашетжн операции принимаетс  по колу команды. Команду умножени  полуслов можио выполн ть по микропрограмме умножени  целых слов, прервав цикл по содержимому счетчиков. Иногда возникает необходимость проанализнровать передаваемые по информационным шинам данные дл  прин ти  решени  с ветвлений, например, проверить знак результата и т, п.
Дл  оптимальной реализации вышеперечисленных примеров предлагаетс  аппарат ветвлени  по адресу возврата при сравнении .
Рассмотрим работу устройства в режиме ухода по адресу возврата при сравнении.
В одном из первых тактов микропрограммы выполнени  группы операций по сигналу из дешифратора 4 на регистр 8 загру жаетс  из пол  констант регистра 3 адрес перехода, например адрес начала выборки следующей команды. На определенном этапе выполнени  микропрограммы производитс  анализ содержимого определенного регистра , например регистра 9. Номер провер емого регистра задаетс  полем анализов регистра 3. Сигнал анализа либо непосредственно из пол , либо с некоторого дешифратора (на чертеже не показан) включает блок сравнени  14, к входам которого подключен провер емый регистр. На другие входы блока 14 подаетс  код сравнени  из пол  кода сравнени  регистра 3 и маска сравнени  из пол  маски регистра 3. Блок срав;нени  14 выполн ет операцию поразр дного сравнени  содержнмого регистра и содержимого пол  кода сравнени  под маской, определ емой содержимым пол  маски. Наличие единицы в соответствующем разр де кода маски разрешает операцию сравнени , наличие нул  - з«1рещает сравнение. Блок сравнени  14 вырабатывает сигнал сравнени  в том разр де, где код сравнени  совпал со значением разр да регистра и в том разр де, где нулева  маска. Элементы И-НЕ 6 и 7 провер ют наличие совпадени  во всех шинах 16. Одновременно с микроприказом анрлиза дешифратором 4 вырабатываютс  микроприказы сравнени , которые поступают на элементы И-НЕ 6 и 7 в зависимости от заданного режима переходов. Если все шины 16 указывают, что поразр дное сравнение на выбранном блоке прошло и включен элемент И-НЕ 6, то он вырабатывает сигнал на адресный блок I, который передает содержимое регистра 8 в качестве следуюшего адреса в блок пам ти 19. Таким образом нормальное течение микропрограммы прерываетс , устройство начинает выполн ть выборку следуюшей команды или другую ветвь микропрограммы . Если же совпадени  не произошло, то микропрограмма выполн етс  дальше по обычной нормальной последовательности адресов .
{{ели включен ; лемент И-НИ 7 и нл inniiax 16 зги{)иксир()вано сравнение, то сигнал с элемента 7 поступает на адресный блок и вызывает модификацию 5 нескольких разр дов следующего адреса микрокоманды . Это второй метод ветвлени  по сравнению.
Регистр 5 предназначен дл  хранени  результатов анализа состо ни  блоков устройства . Результат анализа состо ни  блоков (аппаратура анализа на чертеже не. показана) по входу 17 записываетс  в регистр 5 и сохран етс  там до тех пор, пока не возникает нужда в результатах анализа . Загрузка регистра 5 производитс  попутно в процессе передачи информации между блоками. Зачастую возникает необходимость использовать результат анализа данных или состо ни , которые были несколько тактов назад. Этот прием позвол ет экономить врем  и  чейки пам ти.
0 Вход устройства 15 в отличие от регистра 5 предназначен дл  осуществлени  переходов по сравнеь,1ю, когда анализы производ тс  в такте ветвлени . Результат анализа состо ни  блоков устройства по входу 15 поступает на блок сравнени  14 и в этом
же такте производитс  анализ сравнени , т. е. сигналом из пол  анализов включаетс  блок сравнени  14. В остальном работа устройства аналогнчна вышеописанной.
Выходы блока сравнени  14 выполнены
на элементах, позвол ющих объедин ть их
на шинах 16, например на элементах с трем  устойчивыми состо ни ми.
Применение данного устройства позвол ет значительно сократить объем пам ти микропрограмм , во-первых, в результате выделени  однотипных блоков стандартной обработки в микропрограммы, которые используютс  во многих микропрограммах. Причем устройство позвол ет переключатьс  из микропрограммы на основную ветвь б«з потерь времени н затрат дополнительных  чеек . Во-вторых, ветвление по результату сравнени  дает значительный выигрыш в адресах при сравнении при незначительных аппаратных затратах. Наличие аппаратуры сравнени  кода регистров с кодом сравнени  дает возможность разветвитьс  на два направлени  - либо найден искомый код, либо все остальные. В известном устройстве 2J ветвление производитс  по нескольким направлени м, из которых в одном случае производитс  одно действие, а во всех
0 прочих - однотипное другое действие. Например , необходимо выполнить одно действие при состо нии счетчика 0101 н другое действие при всех прочих его состо ни . Если ветвление производитс  путем молие фикации адреса присвоением значени  счетчика , некоторым разр дам адреса (так называемый функциональный переход. IBM- 360), то занимаютс  16  чеек пам ти, из которых в п тнадцати выполн етс  однотипное действие, н только в  чейке с адресом
0 XXOIOI выполн етс  запланированное деист
SU762379701A 1976-07-07 1976-07-07 Устройство дл выбора информации из блока пам ти SU615538A1 (ru)

Priority Applications (10)

Application Number Priority Date Filing Date Title
SU762379701A SU615538A1 (ru) 1976-07-07 1976-07-07 Устройство дл выбора информации из блока пам ти
GB27482/77A GB1539325A (en) 1976-07-07 1977-06-30 Information selection device
US05/811,848 US4150430A (en) 1976-07-07 1977-06-30 Information selection device
IN1002/CAL/77A IN148515B (ru) 1976-07-07 1977-07-04
RO7790954A RO72931A (ro) 1976-07-07 1977-07-06 Instalatie pentru selectarea informatiilor
DE19772730823 DE2730823A1 (de) 1976-07-07 1977-07-07 Informationsauswahleinrichtung
JP8049577A JPS5319735A (en) 1976-07-07 1977-07-07 Information selector
BG7736826A BG29703A1 (en) 1976-07-07 1977-07-07 Apparatus for choise information
FR7720933A FR2357956A1 (fr) 1976-07-07 1977-07-07 Dispositif de selection de l'information
PL1977199448A PL108593B1 (en) 1976-07-07 1977-07-07 Apparatus for selecting informations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762379701A SU615538A1 (ru) 1976-07-07 1976-07-07 Устройство дл выбора информации из блока пам ти

Publications (1)

Publication Number Publication Date
SU615538A1 true SU615538A1 (ru) 1978-07-15

Family

ID=20668234

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762379701A SU615538A1 (ru) 1976-07-07 1976-07-07 Устройство дл выбора информации из блока пам ти

Country Status (10)

Country Link
US (1) US4150430A (ru)
JP (1) JPS5319735A (ru)
BG (1) BG29703A1 (ru)
DE (1) DE2730823A1 (ru)
FR (1) FR2357956A1 (ru)
GB (1) GB1539325A (ru)
IN (1) IN148515B (ru)
PL (1) PL108593B1 (ru)
RO (1) RO72931A (ru)
SU (1) SU615538A1 (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215402A (en) * 1978-10-23 1980-07-29 International Business Machines Corporation Hash index table hash generator apparatus
US4771281A (en) * 1984-02-13 1988-09-13 Prime Computer, Inc. Bit selection and routing apparatus and method
GB2180965B (en) * 1985-09-28 1988-10-26 Stc Plc Sequence controller
US4907192A (en) * 1985-11-08 1990-03-06 Nec Corporation Microprogram control unit having multiway branch
DE58901442D1 (de) * 1988-02-18 1992-06-25 Siemens Ag Schaltungsanordnung zur anpassung eines langsamen speichers an einen schnellen prozessor.
US6295640B1 (en) * 1998-05-08 2001-09-25 Apple Computer, Inc. Method and apparatus for distinguishing reference values from non-reference values in a runtime environment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1410631A (en) * 1972-01-26 1975-10-22 Plessey Co Ltd Data processing system interrupt arrangements
GB1426748A (en) * 1973-06-05 1976-03-03 Burroughs Corp Small micro-programme data processing system employing multi- syllable micro instructions

Also Published As

Publication number Publication date
PL199448A1 (pl) 1978-03-13
JPS5319735A (en) 1978-02-23
IN148515B (ru) 1981-03-21
US4150430A (en) 1979-04-17
PL108593B1 (en) 1980-04-30
BG29703A1 (en) 1981-01-15
RO72931A (ro) 1981-09-24
FR2357956B1 (ru) 1980-03-07
FR2357956A1 (fr) 1978-02-03
DE2730823A1 (de) 1978-01-19
GB1539325A (en) 1979-01-31

Similar Documents

Publication Publication Date Title
US3689895A (en) Micro-program control system
US4644466A (en) Pipeline processor
JPS6351287B2 (ru)
JPS6254359A (ja) コンピユ−タ装置
JP3237858B2 (ja) 演算装置
SU615538A1 (ru) Устройство дл выбора информации из блока пам ти
US5991872A (en) Processor
US4253142A (en) Method and apparatus for speeding up the determination of a microinstruction address in a data processing system
EP0167333A2 (en) Data processing apparatus with data type classifier
JPS58774A (ja) 高速パタ−ン発生器
SU773624A1 (ru) Процессор с микропрограммным управлением и динамическим ветвлением
JPS6057436A (ja) 演算処理装置
SU834699A1 (ru) Микропрограммное устройство управ-лЕНи
SU1645960A1 (ru) Устройство дл контрол хода программ
JPH02105936A (ja) データ処理装置
JPH0778730B2 (ja) 情報処理装置
SU732872A1 (ru) Устройство дл формировани адресов
JPS6233621B2 (ru)
JPH0812600B2 (ja) 並列データ処理制御方法
JPS6330938A (ja) マイクロプログラム制御装置
JPH06168216A (ja) コプロセッサ制御方法
JPS6116111B2 (ru)
JPS63123137A (ja) アドレス一致信号発生方式
JPS5971556A (ja) デ−タ収集方式
JPH0557615B2 (ru)