SU647876A1 - Устройство синхронизации - Google Patents

Description

(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

Иэббретение относитс  к технике св зи и может использоватьс  в устройствах автоматической подстройки фазы с дискретным представлением информации. Известно устройство синхронизации содержащее последовательно соединенные генератор и делитель частоты, вы хода которого соответственно подключены ко входам четырех дешифраторов при этом выходы первого и второго дешифраторов подключены ко входам фазового дискриминатора, а выходы третьего и четвертого дешифраторов подключены ко входам сумматора l . Однако известное устройство недостаточно быстродейственно. Цель изобретени  - повьлшение быстродействи  устройства. Дл  этого в предлагаемое устройство синхронизации введены инвертор и дополнительный сумматор, при этом выход фазового дискриминатора подклю чен к другому входу третьего дешифра тора, а через инвертор к другому входу четвертого дешифратора, причем выход сумматора через дополнительный сумматор подключен к другому входу делител  частоты, а выход фазового дискриминатора подключен к другому входу дополнительного сумматора. На чертеже представлена структурна  электрическа  схема предлагаемого устройства. Устройство синхронизации содержит последовательно соединенные генератор 1 и делитель 2 частоты, четыре дешифратора 3-6 , фазовый дискриминатор 7, сумматор В, инвертор 9 и дополнительный сумматор 10. Устройство работае т следующим образом. На вход фазового дискриминатора 7 поступают короткие импульсы, соответствующие фронтам информационных посылок 11 зк ; которые представл ют собой периодическую последовательность 6- -функций (единичных импульсных функций), следующих через интервалы времени. На другие входы фазового дискриминатора 7 поступают сигналы тактовой частоты с выходов дешифраторов 3 и 4, В результате с выхода фазового дискриминатора 7 нулевой сигнал через инвертор 9 разрешает работу дешифратору 6, а дешифратор 5 при этом заблокирован, так как на его управл н ций вход поступает нулевой