SU656107A2 - Устройство сдвига цифровой информации - Google Patents

Устройство сдвига цифровой информации

Info

Publication number
SU656107A2
SU656107A2 SU772539745A SU2539745A SU656107A2 SU 656107 A2 SU656107 A2 SU 656107A2 SU 772539745 A SU772539745 A SU 772539745A SU 2539745 A SU2539745 A SU 2539745A SU 656107 A2 SU656107 A2 SU 656107A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
elements
information
Prior art date
Application number
SU772539745A
Other languages
English (en)
Inventor
Виктор Иванович Редченко
Александр Александрович Изергин
Иван Иосифович Корниенко
Original Assignee
Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7160 filed Critical Предприятие П/Я А-7160
Priority to SU772539745A priority Critical patent/SU656107A2/ru
Application granted granted Critical
Publication of SU656107A2 publication Critical patent/SU656107A2/ru

Links

Landscapes

  • Complex Calculations (AREA)
  • Dc Digital Transmission (AREA)

Description

Изобретение относитс  к вычислительной технике и может найти применение в различного типа счетно-решающих устройствах , системах и приборах автоматического контрол , регулировани , а также в других системах, осуи.1ествл ю дих преобразование дискретной информации.
По основному авт. сеид. № 553683 известно устройство, содержащее две группы регистров, состо щих из последовательно включенных триггеров, входы каждого из которых соединены с выходом предыдущего триггера через вентили, вторые входы которых соответственно соединены с первой и второй щинами синхроимпульсов, первые входы вентилей первых триггеров обеих групп регистров - с пр мым и инверсным выходами триггера с раздельными входами, а счетный вход счетного триггера через элемент ИЛИ подключен ко входам триггера с раздельными входами, причем выходы этого триггера соединены с первыми входами элемента И, вторые входы которых подключены к счетному входу счетного триггера, а выходы - к шинам синхроилшульсов. Кроме того, устройство содержит два выходных элемента ИЛИ и по два элемента И на калчдый регистр. Первые входы каждой пары элементов И подключены к первой и второй шина.м синхроимпульсов соответственно,
5. вторые их входы - к единичному и нулевому выходам триггера последнего разр да каждого регистра, а выходы - к первым и вторым входам первого и .второго элементов ИЛИ соответственно. Выходы первого и втоQ рого элементов ИЛИ подключены соответственно к единичной и нулевой выходным щинам.
Однако такое устройство не может автоматически переходить от режима записи к режиму считывани  преобразованного кода. Оно не работоспособно при одновременном приходе сигналов записи считывани , а также не может автоматически управл ть количеством поступивших разр дов, и люба  помеха на входе устройства в режиме

Claims (1)

  1. 0 заниси или считывани  воспринимаетс  как основной сигнал, полностью искажающий преобразуемую устройством информацию Это снижает надежность и ограничивает функциональные возможности устройства. Мелью из(1бретени   вл етс  повышение надежноети устройства сдвига цифровой информации . Поставленна  цель достигаетс  тем, что цредложеиное устройство сдвига цифровой информации содержит инвертор, счетчик адресов , блок разрешени  считывани , счетчик слов, регистр слов, два элемента И и две групны элементов И, первые входы которых подключены к выходу инвертора. вход которого соединен с выходом счетчика с/мов и первым входом первого элемента И, выход которого подключен к дополнительному входу элемента ИЛИ, а второй вход первого элемента И подключен к выходу блока разрешени  считывани . Первый вход блока разрешени  считывани  и вход сдвига регистра слов соединены с шиной считывани  устройства. Выход регистра слов подсоединен ко второму входу блока разрешени  считывани , а выход элемента ИЛИ подключен ко входу счетчика адресов и первому входу второго элемента И, второй вход которого подключен к выходу счетчика адресов . Выход второго элемента И подключен ко входу счетчика слов, разр дные выходы которого подключены к информационным входа.м регистра слов через элементы И первой группы, вторые входы которых подключены ко входу «запись. Выходы элементов И второй группы подключены ко входам триггера с раздельными входами, а вторые входы - к соответствующим инфор.мационпым входам устройства. На фиг. 1 и фиг. 2 приведена функциональна  схема устройства. Устройство содержит два регистра сдвига , состо щие из разр дных групп 1, кажда  из которых содержит последовательно включенные триггеры 2, входы каждого из которых соединены с выходом предыдущего триггера через вентили 3. Вторые входы вентилей 3 поочередно подключены к первой шине 4 синхроимпульсов (СИ1) и второй шине 5 синхроимпульсов (СИ2). Первые входы вентилей 3 первых триггеров 2 первых разр дных групп регистров соединены с пр мым и инверсным выходами триггера 6 с раздельными входами. Устройство содержит также триггер 7 со счетным входом, счетный вход которого соединен со входами триггера 6 через элемент ИЛИ 8, а выходы - с первыми входами элементов И 9, вторые входы которых подключены к счетному входу триггера 7, а выходы - к шинам синхроимпульсов 4 и 5 соответственно. Шипа 4 соединена с первыми входами единичного 10 и нулевого 11 элементов И выделени  импульсов выходного кода первого регистра сдвига, а шина 5 - с первыми входами единичного 12 и нулевого 13 элементов И выделени  импульсов выходного кода второго регистра сдвига. Вторые входы этих элементов и соответственно соединены с единичным и нулевым выходами триггеров 2 последних разр дов групп регистров, а выходы элементов И 12, 10 и элементы 11, 13 через соответствующие выходные элементы ИЛИ 14, 15 подключены к выходным шинам 16 (выход «1) и 17 (выход «О) соответственно. Вход триггера 7 соединен с шиной выходных сопровождающие импульсов 18. В устройство введены .также счетчик адресов , 19, соединенный через первый элемент И 20 со входом счетчика 21, разр дные выходы которого подключены через элементы И первой группы 22 к информационным входам регистра 23 слов, вход сдвига которого подключен к первому входу блока 24 разрешени  считывани  и шине 25 считывани . Выход регистра 23 слов соединен со вторым входом блока 24 разрешени  считывани , выход которого подключен через второй элемент И 26 к дополнительному входу элемента ИЛИ 8. Выход счетчика 21 соединен со вторым входом второго элемента И 26 и через инвертор 27 подключен к объединенным входам элементов И второй группы 28, 29, вторые входы которых соответственно соединены с инфор.мационными входами устройства (вход «О и вход «1). Вторые входы элементов И первой группы объединены и соединены со входом 30 «запись устройства. Устройство работает следующим образом . В начальный момент времени все элементы схемы наход тс  в исходном состо нии . На выходе счетчика слов присутствует нулевой уровень, который через инвертор разрешает прохождение информации через элементы И второй группы, т. е. при подаче входной информации на вход устройства первый синхроимпульс СИ1 переписывает инфор .мацию на первый триггер 2 (правого) регистра сдвига. При поступлении второго значени  входной информации она переписываетс  далее на триггеры 2 (левого) регистра сдвига вторым синхроимпульсом СИ2, который одновременно продвигает по эле.ментам первого регистра предыдущую информацию . Следующий синхроимпульс СИ1 переписывает входную информацию в следующий разр д первого регистра, а следующий за СИ1 синхроимпульс СИ2 записывает в разр ды второго регистра следующий разр д информации и продвигает информацию в разр дах первого регистра. Благодар  перекрестному соединению входов СИ1 и СИ2 и каждого из разр дов первого и второго регистров сдвига информаци  аналогично сдвигаетс  в следующие р ды так, чтобы нечетные ее значени  находились в первом регистре, .а четные - во втором. Сдвиг информации производитс  аналогично вводу. При записи парафазного кода в качестве синхроимпульсов используетс  входной код. Дл  этого собранные элементом ИЛИ 8 входные сигналы поступ-ают на вход триггера 7, который срабатывает по их заднему фронту, а выходные элементы И 9 формируют на шинах 4, 5 сигналы дл  сдвига и ввода входных сигналов в регистр. Входные сигналы могут иметь при повышенных требовани х к быстродействию малую длительность, т. е. до по влени  синхроимпульсов СИ1 и СИ2. Дл  исключени  этого во входных триггерах 6 производитс  промежуточное запоминание входной информации . Одновременно счетчик адресов 19 ведет счет сигналов входной информации, и при достижении заданного значени  последний импульс каждой «пачки, проход  через первый элемент И, прибавл етс  к содержимому счетчика 21. При заполнении этого счетчика на первый вход второго элемента И 26 подаетс  разрешающий сигнал, после чего схема переходит в режим считывани . Переход от режима записи инфор.мации в режим считывани  сопровождаетс  переходными процессами, определ ющи.мис  переключением с одного режима на другой. В этом случае на шине 25 считывани  по вл ютс  ненормированные сигналы помехи, KOTOpbie поступают на вход регистра 23 слов, который, запомина  их, по сигналу «Запись на входе 30 принимает по информационным входам содержимое счетчика 21 через первую группу элементов И 22 и затем определенное количество импульсов (/iiwn) считывани  по шине 25, которое определ етс  следу юшим выражением Пимп - Лс.п Лрс.ч.с, где Лс.п-число сигналов помехи; Жр-число разр дов регистра 23; .чс-число разр дов счетчика 21 числа слов. Одновременно с достижением заданного значени  на счетчике 21 на его выходе вырабатываетс  единичный уровень, который через инвертор 27 закрывает элементы И 28, 29, а блок 24 разрешени  считывани  после анализа заданного значени  счетчика 21 разрешает через второй вход элемента И 26 и дополнительный вход элемента ИЛИ 8 прохождение сигналов считывани . Дл  обеспечени  выдачи хранимой в регистрах инфор.мации в последовательном парафазном коде и других операций импульс считывани  в зависимости от состо ни  триггеров 2 последних разр дных групп при помощи элементов И 10 и 11 выделени  импульсов выходного последовательного кода через элементы ИЛИ 14 и 15 формирует на выходах устройства импульс выходного кода . Следующий импульс считывани  аналогично через элементы И 12 и 13 выделени  импульсов последовательного кода и соответствуюи ,ий элемент ИЛИ 14 и 15 сформирует на выходе устройства второй импульс последовательного кода, соответствующий по своему значению второму импульсу кода. записанному в устройстве в предыдущем цикле ввода информации. В дальнейшем устройство работает аналогично . Предложенное устройство работоспособно при одновременном приходе сигналов записи и считывани , а наличие регистра количества слов с элемента.ми И и блока разрешени  считывани  исключает искажение преобразуемой информации, что повышает надежность работы устройства. Формула изобретени  Устройство сдвига цифровой информации по авт. свид. 553683, отличающеес  целью повышени  надежности тем, что, устройства оно содержит инвертор, счетчик адресов, блок разрешени  считывани , счетчик слов, регистр слов, два элемента И и две группы элементов И, первые входы которых подключены к выходу инвертора, вход которого соединен с выходом счетчика слов и первым входом первого элемента И, выход которого подключен к дополнительному входу элемента ИЛИ, а второй вход первого элемента И подключен к выходу блока разрешени  считывани ; первый вход блока разрешени  считывани  и вход сдвига регистра слов соединены с шиной считывани ; выход регистра слов подсоединен ко второму входу блока разрещени  считывани , а выход элемента ИЛИ подключен ко входу счетчика адресов и перво.му входу второго элемента И, второй вход которого подключен к выходу счетчика адресов; вы.ход второго элемента И подключен ко входу счетчика слов, разр дные вы.ходы которого подключены к информационным -входам регистра слов через элементы И первой группы, вторые входы которых подключены ко входу «запись, выходы элементов И второй группы подключены ко входам триггера с раздельными входами, а вторые входы элементов И второй группы соединены с соответствующими информационными входами устройства.
SU772539745A 1977-10-24 1977-10-24 Устройство сдвига цифровой информации SU656107A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772539745A SU656107A2 (ru) 1977-10-24 1977-10-24 Устройство сдвига цифровой информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772539745A SU656107A2 (ru) 1977-10-24 1977-10-24 Устройство сдвига цифровой информации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU553683 Addition

Publications (1)

Publication Number Publication Date
SU656107A2 true SU656107A2 (ru) 1979-04-05

Family

ID=20731379

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772539745A SU656107A2 (ru) 1977-10-24 1977-10-24 Устройство сдвига цифровой информации

Country Status (1)

Country Link
SU (1) SU656107A2 (ru)

Similar Documents

Publication Publication Date Title
JPS62151053A (ja) ノイズ除去回路
SU656107A2 (ru) Устройство сдвига цифровой информации
RU2010313C1 (ru) Устройство для регистрации сигналов неисправности
SU567208A2 (ru) Многоразр дный декадный счетчик
JP2667702B2 (ja) ポインタリセット方式
SU476601A1 (ru) Устройство сдвига цифровой информации
SU1571593A1 (ru) Устройство дл контрол цифровых узлов
SU746720A1 (ru) Буферное запоминающее устройство
SU1501100A1 (ru) Функциональный генератор
SU1709303A1 (ru) Функциональный преобразователь
SU1221745A1 (ru) Счетное устройство
SU1322256A1 (ru) Устройство дл сортировки информации
SU1667121A1 (ru) Устройство дл ввода информации
SU1479954A1 (ru) Буферное запоминающее устройство
SU1202045A1 (ru) Устройство задержки
SU881740A1 (ru) Устройство дл вычислени квадрата число-импульсного кода
SU1437920A1 (ru) Ассоциативное запоминающее устройство
SU525249A1 (ru) Многоразр дный декадный счетчик
SU832598A1 (ru) Буферное запоминающее устройство
SU1206806A1 (ru) Устройство дл редактировани списка
SU743030A1 (ru) Запоминающее устройство
SU459800A1 (ru) Запоминающее устройство
SU911623A1 (ru) Запоминающее устройство
SU1562966A1 (ru) Устройство дл выбора асинхронных сигналов по критерию М из N
SU1606972A1 (ru) Устройство дл сортировки информации