SU680060A1 - Устройство дл защиты пам ти - Google Patents
Устройство дл защиты пам тиInfo
- Publication number
- SU680060A1 SU680060A1 SU772482604A SU2482604A SU680060A1 SU 680060 A1 SU680060 A1 SU 680060A1 SU 772482604 A SU772482604 A SU 772482604A SU 2482604 A SU2482604 A SU 2482604A SU 680060 A1 SU680060 A1 SU 680060A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- comparison
- time
- cell
- input
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Description
Изобретение относитс к запомин щим устройствам. Одно, из известных устройств дл защиты пам ти содержит блок регистрации , датчик временных интервалов элемент И регистр допуска и блок сравнени 1. Недостатком этого устройства вл етс мала надежность. Из известных устройств наиболее близким по техническому решению к предложенному изобретению вл етс устройство дл защиты пам ти, содер жащее счетчик, соединенный с одним из блоков сравнени , первый регистр подключенный к блокам сравнени , / датчик временных интервалов, выход кбторого соединен с первым входом элемента И, и блок регистрации, один из входов которого подключен к выходу элемента И 2. Такое устройство обеспечивает более высокую надежность защиты чеек, так как, кроме проверки на допуск к чейке, оно осуществл ет и своевременность этого обращени . Это устройство осуществл ет защиту пассивно, т.е. разрешение на обраще ние к закрытой чейке пам ти выдает с в случае сравнени как кодов адресов , так и соответствующих им моментов времени. в любом другом случае , а именно: сравнение кодов адреса и несравнение момента времени, сравнение момента времени и несравнение кода адреса, несравнение кода адреса и кода момента времени - разрешение на обращение к запрашиваемой чейке не выдаетс . Причем причина отказа .в обращении к запрашиваемой чейке не определ етс . Указанные обсто тельства существенно снижают область применени устройства. Цбпь изобретени - расшир Ение области применени устройства путем обеспечени возможности определени причины отказа обращени к защищаемым чейкам пам ти. Поставленна цель достигаетс тем, что устройство содержит второй регистр и дешифратор, входы которого подключены к выходам блоков сравнени , один из выходов дешифратора соединен с входом датчика временных интервалов и вторым входомэлемента И, другие выходы дешифратора подключены соответственно к входам второго регистра и блока регистрации, выход которого соединен с одним из входов второго регистра.
На чертеже изображена блок-схема предложенного устройства.
Устройство содержит счетчик 1, служащий дл определени момента времени, блок сравнени 2, первый регистр 3, блок сравнени 4, элемент И 5, блок регистрации 6, дешифратор 7, датчик 8 временных интервалов, выход которого подключен к первому входу элемента И 5, второй регистр
9. Входил дешифратора 7 подключены к выходам блоков сравнени 2 и 4. Один из выходов дешифратора соединен со входом датчика 8 вторым входом элемента И 5, другие выходы дешифратора 7 подключены соответственно к входам регистра 9 и блока 6, выход которого соединен с одним из входов регистра 9. Устройство имеет вход 10 и выходы 11 и 12.
Устройство работает следующим образом .
Перед началом работы устройства в регистр 3 занос тс адреса з крытых чеек и соответствующие им моменты времени. Счетчик 1 переводитс в нулевое состо ние и включаетс в момент начала работы програмт ы. Регистр 9 переводитс в нулевое состо ние . Код адреса чейки, к которой производитс обращение, с входа
10устройства поступает на блок 6 регистрации и блок 4 сравнени , при этом значение счетчика 1 считываетс5 на блок 2. Блок 4 сравнивает поступивший код адреса с кодом адресов, записанными в регистре 3, а блок сравнени 2 сравнивает считанный со счетчика 1 код момента времени с кодами моментов времени, записанными
в регистре 3.
В результате сравнени возможны четыре случа .
В первом случае произошло сравнен ие поступившего кода адреса чейки с кодом адреса защищаемой чейки и произошло сравнение момента времени считанного со счетчика 1, с моментом , времени, записанным в регистре 3
В этом случае на оба входа дешифратора 7 поступают сигналы с выходов блоков .сравнени 2 и 4. С выхода дешифратора 7 сигнал поступает на второй вход элемента,И 5 и на Erkofl датчика 8. По этому сигналу датчик 8 вырабатывает интервал времени допуска, который поступает через открытый элемент И 5 и через блок 6 регистрации, где происходит регистраци запроса данной чейки, на выход 11.
Во втором случае - сравнение кодов адресов и несравнение моментов времени - сигнал по витс только на выходе блока 4. Даиифратор 7 вырабатывает сигнал, который с его выхода поступает на вход регистра 9, на
вход блока 6 регистрации, считыва код адреса запрашиваемой чейки в регистр 9.Таким образом,в регистре 9 записан код запрашиваемой чейки и .признак того, что запрет обращени к этому адресу выдан в св зи с тем, что произошло несравнение кода момента времени обращени к чейке и кода момента времени, записанного в регистре 3,
В третьем случае - сравнение моментов времени и несравнение адресов - сигнал по витс только на выходе блока 2. Дешифратор 7 вырабатывает сигнал, который с его выхода поступает на вход регистра 9 и на вход блока 6 регистрации, считыва код алоеса запоашиваемой чейки в регистр 9. Таким образом, в регистре 9 будет записан код запрашиваемой чейки и признак того, что запрет обращени к этому адресу выдан в св зи с тем, что произошло несравнение кода запрашиваемой чейки пам ти .
В четвертом случае - несравнение кодов моментов времени и кода запрашиваемой чейки пам ти - дешифратор 7 вырабатывает сигнал, который поступает с его выхода на вход блока 6 регистрации, считыва код запрашиваемой чейки в регистр 9.
Таким образом, предложенное устройство в отличие от прототипа имеет расширенную область применени за счет того, что устройствопозвол ет идентифицировать причину отказа обращени к закрытым чейкам пам ти, что значительно повышает удобство в работе и позвол ет экономить ресурсы ЭВМ дл определени причины отказа обращени .
Claims (2)
1.Авторское свидетельство СССР 397964, кл. G 11 С 7/00, 1970.
2.Авторское свидетельство по за вке 2397950/18-24,
кл. G 11 С 29/00, 1976.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772482604A SU680060A1 (ru) | 1977-05-04 | 1977-05-04 | Устройство дл защиты пам ти |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772482604A SU680060A1 (ru) | 1977-05-04 | 1977-05-04 | Устройство дл защиты пам ти |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU680060A1 true SU680060A1 (ru) | 1979-08-15 |
Family
ID=20707588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772482604A SU680060A1 (ru) | 1977-05-04 | 1977-05-04 | Устройство дл защиты пам ти |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU680060A1 (ru) |
-
1977
- 1977-05-04 SU SU772482604A patent/SU680060A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4317201A (en) | Error detecting and correcting RAM assembly | |
| SU680060A1 (ru) | Устройство дл защиты пам ти | |
| SU1509910A1 (ru) | Устройство дл защиты пам ти | |
| SU587502A1 (ru) | Устройство дл защиты пам ти | |
| RU2020564C1 (ru) | Устройство для защиты памяти | |
| SU1508216A1 (ru) | Устройство дл защиты пам ти | |
| SU579659A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU542246A1 (ru) | Устройство дл защиты пам ти | |
| SU1203601A1 (ru) | Устройство дл защиты пам ти | |
| SU1113854A1 (ru) | Устройство дл защиты пам ти | |
| SU1211735A1 (ru) | Устройство дл контрол хода программы | |
| SU1615803A1 (ru) | Оперативное запоминающее устройство | |
| SU970464A2 (ru) | Запоминающее устройство с одновременной выборкой нескольких слов | |
| SU1302266A1 (ru) | Последовательное устройство ввода | |
| SU1513523A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU1176383A1 (ru) | Запоминающее устройство | |
| SU397964A1 (ru) | Устройство защиты памяти | |
| SU875471A1 (ru) | Запоминающее устройство с автономным контролем | |
| SU841061A1 (ru) | Устройство дл контрол блоковпАМ Ти | |
| SU1633413A1 (ru) | Устройство дл управлени обменом ЭВМ с периферийными устройствами | |
| SU482807A1 (ru) | Запоминающее устройство | |
| SU1388870A1 (ru) | Устройство дл контрол информации | |
| JPS5694447A (en) | Test system of parity checker | |
| SU840904A1 (ru) | Микропрограммное устройствоупРАВлЕНи | |
| RU1554636C (ru) | Устройство для сопряжения двух эвм |