SU801283A2 - Устройство дл обнаружени ииСпРАВлЕНи ОшибОК B КОдОВОйКОМбиНАции - Google Patents

Description

Изобретение относитс  к технике св зи и может использоватьс  дл  защиты от ошибок аппаратуры передачи данных. По основному авт. св. № 540389 известно устройство дл  обнаружени  и исправлени  ошибок в кодовой комбинации , содержащее однопороговый и двухпороговый блоки, входы которых соединены с входом устройства, причем выход двухпорогового блока через счетчик подключен к управл ющему йходу первого ключа и через последовательно соединенные первый ключ и блок формировани  полиномов ошибок соединен с первым входом сумматора п модулю два, выход однопорогового бло ка через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к инфо мационному входу второго ключа, управл ющий вход которого св зан с выходом , блока обнаружени  ошибок, при этом выход сумматора по модулю два подключен к входу блока обнаружени  ошибок, выход которого соединен с вторым входом блока формировани  полиномов ошибок l Т. Однако известное устройство имеет . недостаточную помехоустойчивость и достоверность кодовых комбинаций ао времени при эначительньах частотах передачи данных и при нгшичии полиноминальных ошибок. Цель изобретени  - повышение помехоустойчивости и достоверности кодовых комбинаций во времени. Указанна  цель достигаетс  тем, что в устройство дл  обнаружени  и исправлени  сваибок в кодовой комбинации , содержащее однопороговый и двухпороговый блоки, входы которых соединены с входом устройства, причем выход двухпорогового блока через счетчик подключен к управл ющему входу первого ключа и через последовательно соединенные первый ключ к блок формировани  полинсимов сшибок соединен с первым входом сукматора по модулю два, выход однопорогового блока через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управл ющий вход которого св зан с выходом блока обнаружени  ошибок, при этом йыход сумматора по модулю

два подключен к входу блока обнаружени  ошибок, выход которого соединен с вторым входом блока формировани  полиномов ошибок, дополнительно введен блок обнаружени  и восотановлени  синхронизирующих импульсов, выход которого подключен к дополнительным входам однопорогового и двухпорогового блоков, а вход блока обнаружени  и восстановлени  синхронизирующих импульсов  вл етс  вторым входом.устройства.

На фиг, 1 изображена структурна  электрическа  схема предлагаемого устройства; на фиг. 2 - временные диаграммы , по сн ющие его работу.

Устройство содержит однопороговый блок 1, двухпороговый блок 2, счетчик 3 , первый ключ 4, блок 5 формировани  полиномов ошибок, сумматор б по модулю два, буферный накопитель 7, основной накопитель 8, второ ключ 9, блок 10 обнаружени  ошибок, блок 11 обнаружени  и восстановлени  синхронизирующих импульсов.

Устройство дл  обнаружени  и исправлени  ошибок в кодовой комбинации работает следующим образом.

Прин та  на входе устройства кодова  комбинаци  (фиг. 2а) одновременно поступает на входы однопорогового и двухпорОгового блоков 1 и 2, Поступившие на второй вход устройства синхронизирующие импульсы (фиг. 26) подаютс  на блок 11 обнаружени  и восстановлени  синхронизирующих импульсов и провер ютс  им на отсутствие возможных сбоев. При наличии сбоев синхронизирующих импульсов в синхропачке (фиг. 2в) блок 11 обнаружени  и восстановлени  синхронизирующих импульсов формирует отсутствующие синхронизирующие импульсы и восстанавливает их на штатном месте во времени (фиг. 2г). Прин та  без ошибок или восстановленна  синхросери  с выхода блока 11 обнаружени  и восстановлени  синхронизирующих импульсов поступает дл  синхронизации прин той кодовой комбинации на рднопороговый и двухпороговый блоки 1 и 2,

С выхода однопорогового блока 1 засинхронизированна  кодова  комб наци , состо ща  из последовательн сти О и через буферный накопитель 7 вводитс  в основной накопитель 8. В результате анализа каждого принимаемого элемента кодовой комбинации на выходе двухпорогового блока 2 по вл етс  сигнал стирани  в том слу-iae, если прин тый элемент не может быть отождествлен ни с 1, ни с О. Эти ненадежные элементы через открытый первый ключ 4 подаютс  .в блок 5 формировани  полиномов ошибок и подсчитываютс  счетчиком 3, Устройство рассчитано на исправление t-кратных ошибок, поэтому емкость

счетчика 3 равна t. При по влении стираний в количестве г t импульс переноса со счетчика 3 закрывает первый ключ 4, прекраща  ввод стираний в блоке 5 формировани  полиномов ошибок . После приема п элементов комбинации корректирующего кода последн   из основного накопител  8 подает на вход сумматора б по модулю два, на другой вход которого одновременно поступает нулевой полином из блока 5 формировани  полиномов ошибок. С выхода сумматора б по модулю два элементы комбинации, соответствующие прин той кодовой комбинации, подаютс  на вход блока 10 обнаружени  ошибок .

На выход устройства элементы не поступают, так как второй ключ 9 находитс  в закрытом состо нии. При необнаружении ошибок блок 10 обнаружени  ошибок выдает сигнал в блок 5 формировани  полиномов ошибок и на управл ющий вход второго ключа 9, открыва  его. Блок 5 формировани  полиномов ошибок,, восприн в сигнал необнаружени  ошибки , в очередном цикле формирует полином ошибки, аналгичный предыдущему, т.е. нулевой. Кодова  комбинаци  второй раз поступает из основного накопител  8 через сумматор б по модулю два и открытый второй ключ 9 непосредственно на выход устройства. Если при первом цикле проверки блок 10 обнаружени  ошибок обнаруживает ошибку, то комбинаци  из основного накопител  8 выдаетс  на проверку второй раз и при этом блок 5 формировани  полиномов ошибок формирует полином однократной ошибки, который на сумматоре б по модулю два осуществл ет первое исправление прин той комбинации. Исправленна  комбинаци  провер етс  блоком 10 обнаружени  ошибок, который при необнаружении ошибки выдает сигнал в блок 5 формировани  полиномов ошибок и на управл ющий вход второго ключа 9, открыва  его. Блок 5 формировани  полиномов ошибок формирует полином однократной ошибки, аналогичный предыдущему, и исправленна  комбинаци  в очередном цикле через открытый второй ключ 9 поступает на выход устройства. Если блок 10 обнаружени  ошибок обнаружит ошибку в первом варианте исправленной комбинации, то проверки продолжаютс . При этом блок 5 формировани  полиномов ошибок формирует очередной ,полином ошибки и т.д. до первого необнаружени  ошибки в каком-либо из вариантов исправленной комбинации . В этом случае исправленна  комбинаци  в очередном цикле работы через открытый второй ключ 9 поступает на вход устройства. Если ошибка будет обнаружена во всех циклах проверки, включа  и последний, при

котором комбинаци  исправл етс  полиномом t-кратной с 1Шбки, то блок 10 обнаружени  ошибок фиксирует наличие в прин той комбинации неисправленной ошибки, о чем вьадает сигнал на выход. При наличии в кодовой комбинации полинсминальной с иибки (помехи ) (фиг. 2д) однопороговый и двухпороговый блоки 1 и 2 селектируют данную ошибку по результатам синхронизации кодовой комбинации синхронизирукадими импульсами.

Данно устройство позвол ет повысить достоверность кодовой комбинации во времени и устранить в пропессе обмена информацией полиноминапьные ошибки. Использование устройства в технике св зи дает возможность вести обмен кодовой информацией на значительных частотах передачи данных с большой достоверностью.

Claims (1)

1. Авторское свидетельство СССР 540389, кл. Н 04 L 1/10, 1974.