SU830587A1

SU830587A1 - Запоминающее устройство с самоконтролем

Info

Publication number: SU830587A1
Application number: SU792792627A
Authority: SU
Inventors: Валерий Андреевич Васильев; Игорь Дмитриевич Соболев
Original assignee: Предприятие П/Я Р-6758
Priority date: 1979-07-09
Filing date: 1979-07-09
Publication date: 1981-05-15

Description

I

Изобретение относитс к вычислительной технике, .в частности к запоминающим устройствам (ЗУ), выполненным нз полупроводниковых элементах .

Изв-scTHo устройство, содержащее накопитель, адресный блок и блок формировани данных,подключенные к блоку управлени , счетчик, регистры и блок сравнени TlJ.

Недостатком данного устройства вл етс невозможность проверки исправности электронного обрамлени Наиболее близким техническим ре1аением к изобретению вл етс запоминающее устройство, содержащее бло пам ти, соответствующие входы которого соединены с выходами дешифратора-адреса и регистра ввода, а выходы - со входами регистра вывода, выходы которого соединены со входами блока контрол , выход блока контрол подключен ко входу генератора тактовых импульсов, выход которого

подключен ко входу счетчика адреса, выходы счетчика адреса соединены с соответствун цими входами дешифратора адреса. После предварительной записи тестон логического О или логической 1 производитс считывание информации с р да запоминающих чеек и ее контроль на схемах совпадени JJ2..

Однако така структура ЗУ не позвол ет определить неисправность электронного -обрамлени запоминающих злементов - дешифраторов адреса, что может привести к неправильному функционированию ЗУ в целом. В то же врем дл проверки ЗУ требуютс специальные схемы совпадени , отвечающие данным логическим уровн м, считываемым с р да запоминающих элементов, что усложн ет устройство в целом и снижает его надежность.

Claims

Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что в устройство введены блок формировани тестовых кодов, вход которого соединен с выходом генератора тактовых импульсов, а выход со входом регистра ввода. При этом блок формировани тесто вых кодов вьпюлнен на триггере Т, На чертеже представлена структур на схема предлагаемого устройства. Устройство содержит регистр I ввода, блок. 2 пам ти, регистр 3 вывода , дешифратор 4 адреса, счетчик 5 адреса, генератор 6 тактовых импульсов , блок 7 контрол , блок формироваьчт тестовых кодов, выполненр;Ый Tia Т-триггере 8, ьтана 9 уста новки ., щииа 10 установки О. Устройство работает следуюсдам образ о NT, В режиме контрол на шины 9 и 10 ycTanoBiaf 1 ,i О поступают в прот вофкзс логические сигналы, Б зависимости от комбинации фаз на шиьгах 9 и 10 на вы-ходе Т-триггера 8 устана вликаетс сигнал логической или логлчес}сого , который при работе 1-еиератора 6 тактовых импульсов записываетс в блок 2 пам ти. При одновременном поступлении сиг налов логической Г на шины 9 и 10 разрешаетс работа Т-триггера 8 по сче ному/ входу е. В этом случае при работе генератора, в блок 2 пам ти поочередно, байта ш записываютс сигналылогической 1 и логического О. Проверка исправности блока пам ти осуп ествл етс путем считывани контрольных тестов при помощи блока 7 контрол на четное число одноуровневых символов в байте. При обнаружении ошибки сигнал с выхода блока 7 контрол блокирует работу генератора тактовых импульсов. Предлагаемое запоминающее устройство имеет преимущества перед из4 вестным в том, что исключаютс схемы совпадени , определ ю цие соответствие считываемых сигналов уровн м логического О или логической J, осуществл етс возможность контрол встроенных в блок пам ти дешифраторов адресов. При этом проверка блока пам ти производитс при помощи стандартного устройства контрол по модулю два. Формула изобретени 1.Запоминающее устройство с самоконтролем , содержащее блок пам ти , соответствующие входы которого соединены с выходами дешифратора адреса и регистра ввода, а выходы - со входами регистра вывода, выходы которого соединены со входами блока контрол , выход блока контрол подключен ко входу генератора тактовых импульсов , выход которого подключен ко входу счетчика адреса, выходы счетчика адреса соединены с соответствующими входами дешифрптора адреса, отличающ е е с тем, что, с цел1 повышени надежности устройства, оно содержит блок формировани тестовых кодов, вход которого соединен с выходом гейератора тактовых импульсов , а выход - со входом регистра ввода. 2.Устройство по п. 1, отличающеес тем ,что блок формировани тестовых кодов выполнен на триггере Т. - . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 601762, кл. G 11 С 29/00, 1976.
2.Патент США № 4055754, кл. 235-302, опублик. 1977 (прототип ) .