SU920732A1 - Устройство дл поиска перемежающихс неисправностей - Google Patents
Устройство дл поиска перемежающихс неисправностей Download PDFInfo
- Publication number
- SU920732A1 SU920732A1 SU792862885A SU2862885A SU920732A1 SU 920732 A1 SU920732 A1 SU 920732A1 SU 792862885 A SU792862885 A SU 792862885A SU 2862885 A SU2862885 A SU 2862885A SU 920732 A1 SU920732 A1 SU 920732A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- trigger
- information
- Prior art date
Links
- 230000007257 malfunction Effects 0.000 title 1
- 238000013024 troubleshooting Methods 0.000 claims description 3
- 230000000007 visual effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
(5) УСТРОЙСТВО ДЛЯ ПОИСКА ПЕРЕМЕЖАЮЩИХСЯ
t
Изобретение относитс к вычислительной технике и может быть использовано дл контрол ЭВМ.
Известно устройство контрол цифровых узлов, содержащее блок ввода, блок пагшти, регистр настройки, коммутатор , блок сравнени , блок индикации- и блок управлени СП.
Однако это устройство может быть использовано только дл автономной проверки отдельных цифровых узлов ЭВМ и не может использоватьс дл поиска неисправностей в ЭВМ.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл поиска неисправностей , содержащее блок ввода информации , вход которого вл етс входом устройства, а выход соединен с информационным входом первого регистра и первым информационным входом блока сравнени , второй информационный вход которого подключен к выходу первого регистра, а выход через НЕИСПРАВНОСТЕЙ
второй регистр соединен со входом блока индикации 2.
Недостатком устройства вл етс ограниченна полнота контрол , св занна с трудностью обнаружени перемежающихс (исчезающих) неисправностей .
Цель изобретени - увеличение полноты контрол .
Указанна цель достигаетс тем,
10 что в устройство введены ключ, первый , второй и третий элементы И, первый и второй инверторы, первый и второй триггеры, первый элемент ИЛИ и блок запуска устройства, выход ко-,
S торого соединен с первым управл ющим входом блока сравнени и с первым входом первого элемента И, второй вход которого подсоединен к вы-, ходу ключа и к первому входу перво20 го триггера, выход - к входу первого инвертора, выход которого соединен с первыми входами первого элемента ИЛИ, второго и третьего эле39 ментов И и со вторым входом первого триггера, второй вход элемента ИЛИ подключен к выходу второго триггера и ко второму управл ющему входу блока сравнени , выход первого элемента ИЛИ через второй инвертор подключен к управл ющему входу первого регистра, выходы первого триггера соединены соответственно со вторыми входами второго и третьего элемен1ов И, выходы которых подключены к соответствующим входам второго триггера, первый и второй входы ключа вл ютс соответствующими входами устройства. Блок запуска устройства содержит последовательно соединенные четвертый элемент И, третий инвертор и по следовательно соединенные второй элемент ИЛИ и четвертый инвертор, выход которого вл етс выходом бло ка, выход третьего инвертора соединен с первым входом второго элемента ИЛИ, второй, третий и четвертый входы которого и группа входов четвертого элемента И вл ютс соотвел ствующими входами блока. На чертеже представлена схема устройства. Устройство содержит, элементы k, инверторы 5 -8, элементы ИЛИ 9 и 10, первый 11 и второй 12 триггеры , блок 13 ввода информации, первый 1 и второй 15 регистры, блок 1 сравнени , блок 17 индикации, ключ блок 19 запуска устройства. Блок 19 реализует функцию логиче кого умножени трех инверсных (A.BiC и восьг1И пр мых входных сигналов (U.E.F. G.K.U М.М), т,е. на выходе блока 19 будет логическа 1 только в том случае, если на входы элемента будут поданы логические О, а на входы элемента k будут поданы логические 1. Регистр может работать в двух режимах: режиме приема информации из блока 13; режиме хранени ранее прин той информации. В режиме приема информации регистр 14 работает при условии наличи на его управл ющем входе логической 1, а при наличии на управл ющем входе логического О регист работает в режиме хранени информации . Блок 16 может работать в режиме сравнени поступающей на его вход с блока 13 информации с информацией поступаю1цей с регистра 1, юлько при условии наличи логической 1 одновременно на обоих его управл ющих входах. Результат сравнени принимаетс в регистр 15, откуда его содержимое дл визуального контрол в блок 17. Блок 13 служит дл приема информации с контрол11руемых точек цифровых узлов ЭВМ, Устройство может находитьс в трех взаимоисключающих режимах работы: режиме начального сброса; режиме разрешени приема эталонной информации; режиме разрешени эталонной инфорМг ции и информации, поступающей из 5rio ка ввода. В режим сброса устройство переходит в момент нажати ключа 18, при этом сигнал О поступает на входы триггера 11 и элемента 1. На выходе инвертора 5 устанавливаетс логичесчто вызывает установку логического О на выходе элемента 9Триггер 11 переключаетс в такое, состо ние, когда на вход элемента 2 поступает логическа 1. Совпадение логической 1 на входах элемента 2 вызывает установку триггера 12 в нулевое состо ние. Таким образом, в режиме сброса обеспечиваетс запрет работы блока 1б и запрет приема информации в регистр И. После отпускани ключа 18 логическа 1 поступает на входы элемента 1 и триггера 11. При поступлении на вход элемента 1 И первого сигнала логической 1 из блока 19 на входе инвертора 5 устакавливаетс логический О. Совпадение логического Q на входах элемента 5 обеспечивает по влени логической 1 на выходе инвертора 6, что обеспечивает прием информации из блока 13 в регистр Ik, Это второй режим работы блока управлени В этом режиме триггер 11 переключаетс по выходу элемента 5 в противоположное состо ние, Тое. такое, когда на входе элемента 3 будет логическа 1, а на входе элемента 2 - логический О. Триггер 12 остаетс в прежнем состо нии до тех пор, пока на выходе блока 19 будет логическа 1, котора через элементы 1. осуществл ет блокировку его переключени . При по влении на выходе блока 19 логического О на выходе инвертора 5 устанавливаетс логическа
1. Совпадение логической 1 на входах элемента 3 обеспечивает переключение триггера 12 в противоположное состо ние, т..е, такое состо ние, когда на его выходе по витс сигнал логической 1. С этого момента устройство находитс в третьем режиме работы. В этом режиме оно находитс до следующего нажати ключа 18. Сигнал логической 1 с выхода триггера 12 разрешает сравнение блоком 16 информации, наход щейс в регистре Н, с информацией, поступающей из блока 13. На управл ющем входе регистра Н в этом режиме будет посто нно логический О,
Вс кие отличи информации в контролируемых точках ЭВМ от эталонного значени вы вл ютс регистром 15i фиксируютс блоком 16 и передаютс дл визуального контрол в блок 17. Таким образом обеспечиваетс вы вление блоком 19 возникшей перемежающейс неисправности и включение устройства дл ее поиска.
Применение предлагаемого устройства п6звог1 ет .увели чить полноту контрол за счет локализации исчезающих неисправностей.
формула изобретени
Claims (2)
1. Устройство дл поиска перемежающихс неисправностей, содержащее блок ввода информации, вход которого вл етс входом устройства, а выход соединен с информационным входом первого регистра и первым информационным входом блока сравнени , второй информационный вход которого подключен к выходу первого регистра, а выход через второй регистр соединен со входом блока индикации, отличающеес тем, что, с , целью увеличени полноты контрол , устройство содержит ключ, первый, второй и третий элементы И, первый
и второй инверторы, первый и второй триггеры5 первый элемент ИЛИ и блок запуска устройства, выход которого соединен с первым управл ющим входом блока сравнени и с первым входом первого элемента И, второй вход которого подсоединен к выходу ключа и к первому входу первого триггера, выход - к входу первого инвертора, выход которого соединен с первыьв входами первого элемента ИЛИ, второго и третьего элементов И и со вторым входом первого триггера, второй вход элемента ИЛИ подключен к выходу второго триггера и ко второму управл ющему входу блока сравнени , выход первого элемента ИЛИ через второй инвертор подключен к управл ющему входу первого регистра, выходы первого триггера соединены соответственно со вторыми входами второго и третьего элементов И, выходы которых подключены к соответствующим входам второго триггера , первый и второй входы ключа вл ютс соответствующими входами устройства.
2. Устройство по п. 1, о т л и чающеес тем, что блок запуска устройства содержит последовательно соединенные четвертый элемент И и третий инвертор и последовательно соединенные второй эле- мент ИЛИ и четвертый инвертор, выход которого вл етс выходом блока , выход третьего инвертора соединен с первым входом второго элемента ИЛИ, второй, третий и четвертый входы которого и группа входов четвертого элемента И вл ютс соответствующими входами блока.
Источники информации, прин тые во внимание при экспертизе
1.Авторское свидетельство СССР ff , кл. Q Об Р 11/00, 1978.
2.Авторское свидетельство СССР
ff i«986l9, кл. Gt 06 F 11/00,1977 (пртотип ) .
3
-+ 4
-Нч
-4-U4
-ГА
ча
-4i -WQ -ч;
L
«э:.
( О
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792862885A SU920732A1 (ru) | 1979-11-02 | 1979-11-02 | Устройство дл поиска перемежающихс неисправностей |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792862885A SU920732A1 (ru) | 1979-11-02 | 1979-11-02 | Устройство дл поиска перемежающихс неисправностей |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU920732A1 true SU920732A1 (ru) | 1982-04-15 |
Family
ID=20869344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792862885A SU920732A1 (ru) | 1979-11-02 | 1979-11-02 | Устройство дл поиска перемежающихс неисправностей |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU920732A1 (ru) |
-
1979
- 1979-11-02 SU SU792862885A patent/SU920732A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010529A (ko) | 시프트 레지스터 장치 | |
| US4637721A (en) | Light measuring device | |
| KR850002530A (ko) | 신호 전송장치 | |
| SU962948A1 (ru) | Устройство переменного приоритета | |
| SU790004A1 (ru) | Блок синхронизации дл считывающих устройств | |
| GB1289222A (ru) | ||
| SU1596360A1 (ru) | Устройство дл контрол перемещени объекта | |
| SU571894A1 (ru) | Устройство дл выделени импульсов | |
| SU809533A1 (ru) | Преобразователь импульсной после-дОВАТЕльНОСТи B ОдиНОчНый пР МО-угОльНый иМпульС | |
| SU1095377A2 (ru) | Устройство дл обнаружени потери импульса | |
| SU888128A1 (ru) | Устройство дл определени числа деревьев в графе | |
| SU940150A1 (ru) | Устройство дл ввода информации | |
| SU809352A1 (ru) | Устройство дл записи информации | |
| SU599233A2 (ru) | Цифровой фазометр с посто нным измерительным временем | |
| SU699518A1 (ru) | Устройство дл ввода информации | |
| SU574738A1 (ru) | Преобразователь фаза-интервал времени | |
| SU1256010A1 (ru) | Процессор дл реализации операций над элементами расплывчатых множеств | |
| SU471582A1 (ru) | Устройство дл синхронизации импульсов | |
| SU406292A1 (ru) | Двухполупериодный синхронный детектор | |
| SU830367A1 (ru) | Устройство дл сопр жени электроннойВычиСлиТЕльНОй МАшиНы C диСКРЕТНыМидАТчиКАМи | |
| SU1513496A1 (ru) | Устройство дл приема и передачи информации | |
| SU519698A1 (ru) | Устройство дл синхронизации сигналов | |
| SU1012231A1 (ru) | Устройство дл ввода информации | |
| SU552600A1 (ru) | Устройство дл синхронизации операндов в однородных структурах | |
| SU847320A1 (ru) | Устройство приоритета |