SU940242A1 - Устройство дл контрол блоков оперативной пам ти - Google Patents

Description

Изобретение относитс  к запоминающим устройствам. Известно yctpoйcтвo дл  контрол  блоков оперативной пам ти, содержащее блок управлени , блок сравнени , блок формировани  адресов, блок анализа количества ошибок и первый и второй блоки пам ти Cl Недостатком этого устройства  вл етс  невысокое быстродействие. Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  контрол  блоков оперативной пам ти, содержащее блок коррекции входной информации, селектор, .регистр контрольного кода Хэмминга, блок сравнени  кода Хэмминга и контрольный блок сравнени , первый вход которого соединен с выходом блока обнаружени  неисправностей, второй вход - с выходом блока коррекции контрольного кода и с первым входом выходного регистра, третий вход - с выходом регистра кода Хэмминга, первым входом блока обнаружени  неисправностей и первым входом блока сравнени  кода Хэмминга, а чет вертый вход - с выходом блока коррекции входной информации и вторым входом выходного регистра, к третьему входу которого подключены выход генератора кода Хэмминга, входы регистра кода Хэмминга и регистра контрольного кода, второй вход блока сравнени  кода Хэмминга и первый вход блока сравнени  паритета записываемой информации , второй вход которого соединен с выходом паритета входного регистра, выход кода Хэмминга которого подключен ко второму входу блока обнаружени  неисправностей, а информационный выход - к первому входу селектора, четвертому входу выходного регистра и первому входу блока коррекции входной информациии, второй вход которого соединен с выходом дешифратора ошибок и первым входом блока коррекции контрольного кода, второй вход которого подключен к выходу регистра 3 контрольного кода, выход селектора соединен- со входом генератора кода Хэмминга, а второй,вход - с первым входом устройства, третий вход устройства подключен к TpetbeMy входу входного регистра, ко второму входу дешифратора ошибок и к третьему вход блока сравнени  паритета записываемой информации 2 J. Недостатками этого устройству  вл ютс  невысхжа  достоверность контрол  из-за отсутстви  сквозного конт рол  всех блоков устр 0йства при записи и чтении информации и низкое быстродействие вследствие двойной выработки кодов Хэмминга истинной и сдвинутой входной информации, промежуточной записи, хранени  и затем сравнени  этих кодов. Цель изобретени  - повышение достоверности контрол  и быстродействи устройства. Поставленна  цель достигаетс  тем что в устройство дл  контрол  блоков оперативной пам ти, содержащее первы генератор кода Хэмминга, дешифратор ошибок, блок коррекции входной инфор мации, схемы сравнени , регистр данных , регистр контрольных сигналов, регистр кодов Хэиминга, выходной регистр и селектор, первый и второй вх ды которого  вл ютсУ) информац юнными входами устройства, причем выход регистра контрольных сигналов подключе к первому входу первой схемы сравнени , выходы селектора соединены с ин формационными входами регистра данных , регистра контрольных сигналов и регистра кодов Хэмминга и входом пер вого генератора кода Хэмминга, выход Которого подключен к третьему входу селектора и одному из входов дешифра тора ошибок, другие входы которого соединены с выходами регистра кодов ; Хэмминга и одними из входов второй схемы сравнени , первый выход дешифратора ошибок подключен к одному из входов блока коррекции входной информации , другие входы которого соединены с выходами регистра данных, а выход - с информационными входами выходного регистра, управл ющий вход которого подключен к управл ющим входам регистра кодов Хэмминга, регистра контрольных кодов и регистра данных и  вл етс  входом синхронизации устройства, четвертый и п тый входы селектора  вл ютс  управл ющи24 ми входами устройства, выходы выходного регистра, регистра данных и регистра кодов Хэмминга  вл ютс  соответственно первым, вторым и третьим информационными выходами устройства, введены второй генератор кода Хэмминга , формирователь сигналов ошибки и формирователь контрольных сигналов, вход которого соединен с выходом выходного регистра и входом второго генератора кода Хэмминга, выход которого и выход формировател  контрольных сигналов подключены соответственно ко вторым входам второго и первой схем сравнени , первый, второй и третий входы формировател  сигналов ошибки соединены соответственно с выходом первой схемы сравнени , со вторым выходом дешифратора ошибок и с выходом второй схемы сравнени , четвертый, п тый и шестой входы фО}эмировател  сигналов ошибки подключены соответственно к четвертому и п тому входам селектора и к управл ю1че«у входу выходного регистра . На фиг. 1 приведена функциональна  схема предлагаемого устройства; на ,фиг. 2 - функциональна  схема формировател  сигналов ошибки. j Устройство содержит (фиг, 1) селектор 1, регистр 2 кодов Хэмминга, первый 3 и втррой Л генераторы кода Хэмминга, дешифратор 5 ошибок, блок 6 коррекции входной информации, выходной регистра J, формирователь 8 контрольных сигналов, первую схему 9 сравнени , предназначенную Дл  сравнени  контрольных кодовг и вторую схему 10 сравнени , предназначенную дл  срав нени  кодов Хэмминга, формирователь 11 сигналов ошибки, регистр 12 данных и 13 контрольных сигналов . На фиг. 1 обозначены вход синхронизации , информационные входы 15 и 16, управл ющие входы 17 и 18, предназначенные дл  подачи сигналов записи и чтени , первые информационный 19 и контрольный 20 выходы, второй 21 и третий 22 информационные и второй 23 контрольный выходы устройства и первый 24, второй 25 и третий 26 входы формировател  сигналов ошибки. Формирователь сигналов ошибки содержит (фиг. 2) группу селекторов 27, входы которых объединены по функции И, первый 28 и второй 29 элементы НЕ,

элемент ИЛИ-НЕ 30, счетчик 31 элемент И-НЕ 32 и RS-триггер 33Генераторы 3 и (фиг. 1) кода Хэмминга состо т из элементов, реализующих функцию сложени  по модулю два.5

Устройство работает следующим образом .

В режиме чтени  информаци  из контролируемого блока оперативной пам ти совместно с контрольными разр дами, О соответствующими сумме информационных бит в  чейке пам ти, и с кодом Хэмминга поступает через вход 16 (фиг. 1) к селектору 1 и под управление маркера чтени  по входу 1.7 поступает с вы- 5 хода селектора 1 дл  записи в регистры 12, 13 и 2 (фиг. 1) соответственно .

По окончании записи в регистры 12, 13 и 2 информаци  одновременно посту пает через блок 6 на регистр 7 дл  записи. Генератором 3 вырабатываютс  из считанной информации коды Хэмминга, которые поступают на третий вход селектора 1 и второй вход дешифратора 5, на первый вход которого поступают коды Хэмминга из контролируемого бло ка пам ти с регистра 2. I. .- . . В случае прихода сбойной информации в дешифраторе 5 (фиг. 1) вырабатываетс  признак ошибки и деижфрируетс  сбойный бит, который инвертируетс  в блоке 6 с дальнейшей пере записью исправленной информации в регистр 7 (фиг. 1). Если же информаци  несбойна , то она с регистра 12 (фиг. 1) проходит блок 6 без изменений и записываетс  в регистр 7Независимо от того несбойна  поступила информаци  из пам ти или сбойна  и в последующем скорректированна  с выхода регистра 7 эта информаци  поступает на генератор 4, где выработанные из нее коды Хэмминга поступают на второй вход схемы 10 сравнени , на первый вход которой по ступают коды Хэмминга из контролируемого блока пам ти с регистра 2 (фиг. 1). Аналогично pa6oTaet схема 9 сравнени , на первый вход которой с выхода формировател  8 поступает контрольный код, выработанный из информа

ции, наход щейс  в выходном регистре 7, а на второй вход схемы 9 сравнени  - контрольный код из контролиемого блока пам ти с регистра 13 (фиг. 1).

Отсутствие сигналов на выходе схе 9 и 10 сравнени , следовательно, с выхода формировател  11 соответствует тому, что информаци , хранима  в контролируемом блоке пам ти до считывани , и информаци  на выходе регистра 7 идентичны и при этом в режиме чтени  задействованы все блоки и регистры устройства.

Одновременно с информацией на выходе 19 устройства поступают на выход 20 конрольные разр ды с формировател  8.

В случае выхода из стро  любого элемента в каком-либо блоке или регистре устройства (например, вышел из стро  бит в выходном регистре 7)

боте все блоки и регистры устройства. . Условием правильной записи в контролируемый блок пам ти информации с информаци  на выходе 19 не соответствует информации, считываемой из контролируемой  чейки блока пам ти, что тут же зафиксировано(как ошибка) сигналом из схемы 9 сравнени  и передано через формирователь 11 на выход 23.. Формирователь 11 в режиме чтени  пропускает ошибку либо с выхода схемы 9 сравнени  при отсутствии сигнала со второго выхода дешифратора 5 (так как ошибка, возникша  на выходе схемы 10 сравнени , может быть обусловлена потерей одного контрольного разр да кода Хэмминга при чтении из контролируемого блока пам ти или при передаче через устройство, но при этом информаци  на выходе 19 правильна ) , либо в случае двойной ошибки в информационном слове - со второго выхода дешифратора 5 при отсутствии сигнала с выхода схемы 9 еравнени . | Режим записи через устройство аналогичен режиму чтени  с той лишь разницей, что информаци , подлежаща  записи, поступает совместно с контрольным кодом по входу 16 и записываетс  соответственно в регистры 12 и 13, а выработанный после этого код Хэмминга в генераторе 3 под воздействием маркера записи коммутируетс  селектором 1 и записываетс  в регистр 2, и с этого момента устройство работает как бы в режиме чтени , т.е. участвуют и самоконтролируютс  в равыхода 21, контрольного кода с выхода 20 и кода Хэмминга с выхода 22  вл етс  отсутствие сигнала на выходе любой из схем 9 и 10 сравнени , а также на втором выходе дешифратора 5 (фиг. 1).

Предусмотрено 3 режима работы формировател  11.

Режим I - хранение. При отсутствии управл ющих сигналов записи или чтени  соответственно -по входам 17 или 18 (логические нули) на выходах элементов НЕ 28 и 29 (фиг. 2) присутствуют логические единицы, а также на входах элемента ИЛИ-НЕ 30, на выходе которого логический нуль, поступающий на вход счетчика 31 и вход установки в нуль триггера 33 дл  установки их в исходное состо ние.

На другом входе триггера 33 (фиг. 2) логическа  единица, поступающа  с выхода элемента И-НЕ 32, так как на его входе логический ноль с выхода счётчика 31.

Логические нули блокируют также по всем входам включение селекторов 27 - по входу 17 (фиг. 2),, по входу l8 и с выхода элемента ИЛИ-НЕ 30.

Таким образом, с выхода 23 формировател  11 (фйг. 1) посто нно поступает логический ноль - отсутствие сигнала ошибки.

Режим II - чтение. В режим Чтени  на вход 17 поступает логическа  единица , котора  разрешает прохождение сигнала ошибки со входа 2А (ошибка контрольного кода) и со схемы 9 сравнени  (фиг. 1) через селекторы 27 (фиг. 2).

Одновременно как при чтении, так и при записи с выхода элемента 30 логическа  единица, поступа  на селекторы 27, разрешает проходение сигнала двойной ошибки с дешифратора 5 (фиг. Т) по входу 25 через селекторы 27 (фиг. 2), при этом производитс  включение счетчика 31 и этим же сигналом подготавливаетс  к включению триггер 33 (фиг. 2).

Выходной сигнал со счетчика 31 определ ет необходимое врем  дл  блокирований ложного срабатывани  при выработке кодов или проведени  коррекции , т.е. врем  работы устройства и зависит от примен емой элементной базы

Таким образом, в режиме чтени  в случае имеющейс  ошибки по входам

2k или 25 на выходе селекторов 27 (фйг. 2) по витс  сигнал логической единицы.

При совпадении этого сигнала с разрешающим сигналом с выхода счетчика 31 (фиг. 2) логический нуль с выхода элемента И-НЕ 32 установит триггер 33 в единичное состо ние и с выхода 23 поступит сигнал ошибки.

Со сн тием сигнала чтени , т.е. логической единицы на входе 17 (фиг. 1), формирователь 11 переключитс  на режим хранени .

Режим 111 - запись. Режим записи аналогичен работе формировател  11 в режиме чтени  за исключением того, что в режиме записи разрешено прохождение возникших ошибок не только по входам 2 и 25 (фиг. 1), но и по входу 2б (ошибка кода коррекции).

Прохождение ошибок по входам 2 и 26 через селекторы 27 (фиг. 2) обусловлено разрешающим сигналом записи на входе 18 (фиг. 1), а прохождение ошибки по входу 25 - разрешающим сигналом с выхода элемента ИЛИ-НЕ 30 (фиг. 2) в режимах записи и чтени .

При сн тии сигнала записи на входе 18 (фиг. 1) формирователь П переключаетс  в режим хранени .

Технико-экономические преимущества предлагаемого устройства заключаютс  в более высокой достоверности контрол  в режимах считывани  и записи информации в оперативном блоке пам ти , а также о возможности контрол  всех блоков устройства и в более высоком быстродействии по сравнению с известным.

Claims (2)

1. Формула изобретени 

   Устройство дл  контрол  блоков оперативной пам ти, содержащее первый генератор кода Хэмминга, дешифратор ошибок, блок коррекции входной информации , схемы сравнени , регистр данных , регистр контрольных сигналов, регистр кодов Хэмминга, выходной регистр и селектор, первый и второй входы которого  вл ютс  информационными входами устройства, причем выход регистра контрольных сигналов подключен к первому входу первой схеf«9iсравнени , шходы селектора соединены с информационными входами регистра данных, регистра контрольных сигналов и регистра кодов Хэмминга и входом первого генератора Хэмминга , выход которого подключен к третьему входу селектора и одному из входов д ифратора ошибок, другие входы которого соединены с выходами регистра кодов Хэмминга и одними из входов второй схемы сравнени , первый выход дешифратора ошибок подключен к одному из входов блока коррекции входной информации, другие входы которого соединены с выходами регист ра данных, а выход - с информационны ми входами выходного регистра, управ л ющий вход которого подключен к управл ющим входам регистра кодов Хэмминга , регистра контрольных кодов и. регистра данных и  вл етс  входом синхронизации.устройства, четвертый и п тый входы селектора  вл ютс  управл ющиж1 входами устройства, выходы выходного регистра, регистра данных и регистра кодов Хэмминга  вл ютс  соответственно первым, вторым и третьим информационными выходами устройства, отличающеес  тем, что, с целью повышени  достоверности контрол  и быстродействи . 9 210 оно содержит второй генератор кода Хэмминга, формирователь сигналов ошибки и формирователь контрольных сигналов, вход которого соединен с выходом выходного регистра и входом второго генератора кода Хэмминга, выход которого и выход формировател  контрольных сигналов подключены соответственно ко вторым входам второй и первой схем сравнени , первый, второй и третий входы формировател  сигналов ошибки сбединены соответственно с выходом первой схемы сравнени , со вторым выходом дешифратора ошибок и с выходом второй схемы сравнени , четвертый, п тый и шестой входы формировател  сигналов ошибки подключены соответственно к четвертому и п тому входам селектора и к управл ющему входу выходного регистра. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № SQijZSO, кл. G 11 С 29/00, 1975.
2. 2.Авторское свидетельство СССР № 720515, кл. G 11 С 29/00, 1980 (прототип).

   -

   -

   - -

   -

   27

   f3

   33

   т

   25

   -

   -9

   П

   28

   31

   W

   Фиг. 2