JPS6093844A

JPS6093844A - デ−タ伝送方法

Info

Publication number: JPS6093844A
Application number: JP20048283A
Authority: JP
Inventors: Yoshio Sasajima; 笹島　喜雄; Chuhei Kamoshita; 鴨志田　忠平; Koji Inoue; 鉱司井上; Koichi Orihara; 織原　幸一
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1983-10-26
Filing date: 1983-10-26
Publication date: 1985-05-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、論理値１１１　ＩＩ　ｌ″Ｏ１１のディジタ
ル信号とされたデータの伝送方法に関し、特に伝送すべ
き情報を含むポジティブデータど、それを論理的に反転
したディジタル信号に相当するネガティブデータとを所
定の順序で伝送して、受信データの信頼性を高めたデー
タ伝送方法に関する。

従来技術情報を論理値１１１１１１１０”のディジタル信号の形
で伝送する方法は、一般に、パリティ・チェックやサイ
クリック・リダンダンシ・チ：［ツク（以下、ＣＲＣと
いう）のための冗長ビットを情報に付加して伝送し、受
信側においてパリティ・チェック方式やＣＲＣ方式によ
りデータの誤りチェックを行なって受信データの正否を
判定している。

しかし、パリティ・チェック方式は偶数ビットの論理値
が同時に誤りであると、受信データを正しい旨判定して
しまうという欠点がある。また、ＣＲ’Ｃ方式は、伝送
すべき情報の発生回路自体が故障していても、受信デー
タを正しい旨判定する可能性がある。

また、伝送すべき情報を含むディジタル信号の形のポジ
ティブデータの他に、このポジティブデータを論理的に
反転した信号に相当するネガティブデータをも発生して
両データを伝送し、受信側においてポジティブデータと
ネガティブデータの対応するビットをチェックするとと
もに、パリティ・チェック方式又はＣＲＣ方式にＪ：り
誤りチェックをする方式もあるが、この従来の方式は、
ボジティブデータを基にしてネガティブデータを発生し
ているため、ポジティブデータの発生回路の故障により
ポジティブデータに誤りがあっても、ネガティブデータ
は誤ったポジティブデータの反転信号であり、従って受
信側においては受信データを正しい旨判定することがあ
るという欠点がある。すなわち、ポジティブデータの特
定のビットの論理値が゛１″であるべきところ、論理値
“Ｏ″であると、ネガティブデータの対応するビットの
論理値が“１′′になるため、受信側において、両デー
タを１ビツトずつ比較しても、前記ビットの論理値が一
致せず、受信データが正しいものと判定してしまう。

発明の目的本発明は、ポジティブデータおよびネガティブデータの
発生回路の故障を受信側においても検知できるようにし
て、受信データの信頼性を著しく高くすることができる
データ伝送方法を提供することを目的とする。

発明の構成上記目的は本発明によれば、ポジティブデータとネガテ
ィブデータとを別個の回路で発生し、発生したポジティ
ブデータとネガティブデータどを所定の順序で伝送する
ことにＪこり達成される。

このようにすれば、ポジティブデータの発生回路の故障
により、特定のビットがたとえば論■」値１１１１１で
あるにもかかわらず、論理値ＩＩ　ＯＩＩであると、ネ
ガティブデータの対応するピッ１〜の論理値が０″であ
るから、受信側で両データの対応するビットをチェック
したときに論理値が一致し受信データが誤りである旨判
定することができ、受信データの信頼性が著しく高＜＜
ｒる。

実施例以下、図面に示すデータ伝送装置の実施例に阜いて本発
明を説明する。

第１図において、（１）はポジティブデータを発生する
データ発生回路、（２）はネガティブデータを発生する
データ発生回路である。各データ発生回路（１，２）は
、ｎピッ（・の並列入力、直列出力のシフトレジスタで
あり、各ビットがデータ３− 設定回路（３）に接続され、制御信号発生回路（４）か
ら第２図（Ａ＞に示すラッヂバルス（Ａ）が入力するた
びにデータ設定回路（３）に設定されたデータをラッチ
し、続いて制御信号発生回路〈４）から第２図（Ｂ）に
示すシフトレジスタ（Ｂ）が入力することによりラッチ
したデータを同期して１ビツトずつ順次出力回路（５）
に出力する。

データ設定回路（３）は、伝送すべき情報を設定する回
路であり、データ発生回路（１，２）の第１ビツトから
第ｎビットに個々に対応されたデータ設定ビット（３１
，３２，・・・３ｎ）を有している。各データ設定ビッ
ト（３１，３２，・・・３ｎ　）は、図示の例では第１
ビツト（３１）から第ｎ−１ビツトまでの固定情報用、
第ｎビット（３ｎ）が可変情報用であり、また第１ビツ
ト（３１）は伝送するデータがポジティブデータである
か、ネガティブデータであるかを意味する信号として用
いられる。なお、伝送すべきデータは誤り検出用データ
を含むが、図では省略している。また図示のように可変
情報４− が少ない場合は、誤り検出用データの作成回路はアンド
回路やオア回路を用いた別個の回路で構成することもで
きる。

データ作成回路（３）の第１ビツト（３１）から第ｎ−
１ビツト（３ｎ−１）は、データ発生回路（１，２）の
うち、一方をアースに接続り−ることにより論理値“Ｉ
　Ｑ　１１、すなわち（−レベルにし、他方をアースに
接続しないことにより論理値パ１°′、すなわちＨレベ
ルにしている。第ｎピッ１−（３ｎ）は、共通接点がア
ースに接続された切換スイッチを用いており、切換端子
の一方をデータ設定回路（１）に、他方をデータ設定回
路（２）に各々接続し、アースに接続する切換端子を選
択することにより、データ設定回路（１，２）の各第ｎ
ビットの一方に論理値“１″を設定し、他方に論理値゛
ＯＩＩを設定するようになっている。以下の説明では、
データ発生回路（１）にラッチするポジティブデータは
ｒｌ、０．１・・・１．ＯＪ、データ発生回路（２）に
ラッチするネガティブデータはｒｏ、１．０・・・０，
１」であるものとＪ゛る。

データ発生回路（１，２）は、第１図（Ａ）に示すラッ
チパルス（Ａ）が入力するたびにデータ設定回路（３）
に設定されたデータをラッチし、第２図（Ｂ）に示すシ
フトパルス（Ｂ）が入力すると、ラッチしたデータを１
ビツトずつ同期して出力する、従って、データ発生回路
（１）からは第２図（Ｃ）に示すｒｌ、０．１・・・１
．０」のポジティブデータ（Ｃ）が繰返し出力され、デ
ータ発生回路（２）からは第２図（Ｄ）に示すｒＯ，１
゜０・・・０，１」のネガティブデータ（Ｄ）が繰返し
出力される。データ発生回路（１，２）から順次出力さ
れるデータ（Ｃ，Ｄ）は、データ発生回路（？、２）が
故障しＣいない限り、一方が論理値ＩＩ　Ｉ　Ｉ＋であ
れば、他方が論理値ＩＩ　Ｏ１１である。

出力回路（５）は、制御信号発生回路（４）から入力す
る第２図（Ｆ）のグー１−信号を基にして、データ発生
回路（１，２）から入力する第３図（Ｃ。

Ｄ）に示すポジティブデータ（Ｃ）とネガティブデータ
（Ｄ）とを１組分ずつ交互に出力する回路であり、２人
力のアンド回路（ＡＮＤ）と、禁止回路（ＩＨ）と、オ
ア回路（ＯＲ）とで構成されている。アンド回路（ＡＮ
Ｄ）は、入力端子の一方にポジティブデータ（Ｃ）が入
力し、他方にゲート信号（Ｆ）が入力している。また、
禁止回路（ＩＨ）は、データ入力端子にネガティブデー
タ（Ｄ）が入力し、禁止端子にゲート信号（「）が入力
している。そして、オア回路（ＯＲ）は、アンド回路（
ＡＮＤ）と禁止回路（Ｉ　ｌ−１＞の出力が各入力端子
に別個に入力している。このため、アンド回路（ＡＮＤ
）と禁止回路（Ｉ　ｌ−１）は１組のデータ分の伝送時
間ずつ交互に解放され、その結果オア回路（ＯＲ）の出
力（Ｅ）は第２図に示ずようにポジティブデータ（Ｃ）
とネガティブデータ（Ｄ）とがデータ１組分ずつ交互に
なる。

このようにして出力されたデータ（Ｅ）は、たとえば第
３図に示す受信装置に受信される。この受信装置は、デ
ータ（Ｅ）が入力するシフトレジスタ（６）と、このシ
フトレジスタ（６）にラッチしたデータ（Ｅ）を格納し
、その正否を判定する処理回路（７）とで構成されてい
る。シフトレ　７− ジスタ（６）は、直列入力並列出力の回路構成になって
おり、処理回路（７）から入力するシフトパレス（Ｇ）
に同期して入力データ（Ｅ）を順次入力する。

処理回路（７）は、シフ１〜レジスタ（６）に入ツノし
たデータを、第４図に示すようにたとえば８ビツトずつ
メモリ（図示せず）に順次格納し、パリティ・チェック
やＣＲＣ等により受信データの正否をデータ１組分ずつ
判定する。また、処理回路（７）は、連続して受信した
２組のデータ、すなわちポジティブデータとネガティブ
データとの論理値の不一致を対応するビットについてチ
ェックし、１組のビットでも論理値が一致していると、
両者を受信不良と判定する。そして、処理回路（１）は
、正しいデータを、ポジティブデータ、ネガティブデー
タ、ポジティブデータの順に、またはネガティブデータ
、ポジティブデータ、ネガティブデータの順に受信した
ことにより、最終的に受信データが正しい旨判定する。

上述のように、ポジティブデータとネガティブ８− データとを別個のデータ発生回路（１，２）で発生し、
１組分のデータずつ交互に出力Ｊると、一方のデータ発
生回路が故障すると、そのデータ発生回路からのデータ
の少な（とも１個のビットの論理値が他方のデータ発生
回路からデータの対応するビットの論理値と一致するた
め、受信側において両データの論理値を１ビツトずつ比
較することにより、データ発生回路の故障を知ることか
でき、受信データの信頼性を著しく高くすることかでき
る。

第５図に示すデータ伝送装置は、データセレクタ（１１
）と、その次段のシフトレジスタ〈１２）とで出力回路
（１０）を構成している。データ発生回路（１，２）は
、この例ではシフトレジスタである必要はない。データ
セレクタ（１１）は、制御信号発生回路（４）から入力
する選択信Ｍ（＋−１＞を基にして、データ発生回路（
１，２）のポジティブデータ（Ｃ）とネガティブデータ
（Ｄ）を選択してシフトレジスタ（１２）に出力する回
路であり、たとえばデータ発生回路（１）の各ビットに
明々に対応された２人力のアンド回路と、データ発生回
路（２）の各ビットに個々に対応された禁止回路とを用
い、データ発生回路（１）の各ビットの信号を対応する
アンド回路の一方の入力端子に供給し、データ発生回路
（２）の各ビットの信号を対応する禁止回路のデータ入
力端子に供給し、選択信号（Ｈ）を各アンド回路の伯方
の入力端子と各禁止回路の禁止端子とに供給するように
した回路を用いることができる。シフトレジスタ（１２
）は、並列入力直列出力の回路構成のものであり、制御
信号発生回路（４）からラッチパルス（Ｊ）が入力する
たびにデータセレクタ（１１）の出力をラッチし、制御
信号発生回路（４）からシフトパレス（Ｋ）が入力する
たびにラッチしているデータを１ビツトずつ順次出力す
る。

選択信号（＋−１＞は、１組分のデータの送出時間毎に
論理値“′１″とＯ″に変化する第２図（Ｆ）に示すゲ
ート信号と同じ信号を使用することも可能であり、この
ためデータセレクタ（１１）はデータ発生回路（１）の
ポジティブデータ（Ｃ）とデータ発生回路（２）のネガ
ティブデータ（Ｉ））どをデータ１組分ずつ交互に出力
する。ラッチパルス（Ｊ）は、第２図（Ａ）に示すラッ
チパルス（Ａ）に対しデータ発生回路（１，２）でデー
タをラッチするに要する時間だけ位相が遅れた第２図（
Ｊ）に示す信号であり、このため、シフｌ−レジスタ（
１２）はポジティブデータ（Ｃ）とネガティブデータ（
Ｄ）とをデータ１組分ずつ交互にラッチする。シフトパ
レス（Ｋ）は第２図（Ｂ）に示すシフトパルス（Ｂ）と
同じ信号である。

第５図のデータ伝送装置は、データセレクタ（１１）に
おいて選択信号（Ｈ）を基にポジティブデータ（Ｃ）と
ネガティブデータ（Ｄ）とを１組分のデータずつ交互に
選択し、選択されたデータをラッチパルス（Ｊ）を基に
シフトレジスタ（１２）にラッチし、かつ、シフトパル
ス（Ｋ）により１ビツトずつ順次出力する。従って、シ
フトレジスタ（１２）からは、第２図（Ｅ）に示すＪ：
うに、ポジティブデータ（Ｃ）とネガティブデータ（Ｄ
）とがデータ１組分ずつ交互に出力される。

１１− 第６図に示すデータ伝送装置は、並列入力直列出力の２
個のシフトレジスタ（１６，１７）を直列に接続して出
力回路（１５）を構成している。この例の場合も、デー
タ発生回路（１，２）はシフトレジスタである必要はな
い。シフトレジスタ（１６）の各ビットはデータ発生回
路（１）の各ビットに個々に接続され、シフトレジスタ
（１１）の各ビットはデータ発生回路（２）の各ビット
に個々に接続されている。このデータ伝送装置は、制御
信号発生回路（４）から入力するラッチパルス（シ）に
よりデータ発生回路（１，２）のポジティブデータ（Ｃ
）とネガティブデータ（Ｄ）とをシフトレジスタ（１６
，１７）に同時にラッチし、ラッチしたデータを制御信
号発生回路（４）から入力するシフトパルス（Ｍ）によ
り１ビツトずつ順次出力する。

従って、シフトレジスタ（１６）からは、第２図（Ｅ）
に示すように、ポジディプデータ（Ｃ）とネガティブデ
ータ（Ｄ）とがデータ１組分ずつ交互に出力される。ラ
ッチパルス（Ｌ）は第２図（１−〉に示す信号であり、
シフ１〜パルス（Ｍ）は１２− 第２図（Ｂ）に示すシフトパルスと同じ信号である。

第７図のデータ伝送装置は、Ｑ出力がデータ発生回路（
１）の各ビットに個々に接続された複数の７リツプフロ
ツプ（ＦＦ１）と、σ出力がデータ発生回路（２）の各
ビットに個々に接続された複数の７リツプフロツプ（Ｆ
Ｆ２）とでデータ設定回路（２０）を構成し、可変デー
タを伝送するようになっている。このデータ伝送装置は
、各フリップフロップ（ＦＦ１．ＦＦ　２）をデータが
変化するたびに中央処理装置（２１）から出力されるク
リヤパルス（Ｎ）によりイニシャルリセットした後、中
央処理装［（２１）からのデータに応じて所定のフリッ
プ７０ツブ（ＦＦ１．ＦＦ　２）をセットすることを除
いて第１図のデータ伝送装置ど同様に構成されている。

従って、このデータ伝送装置も出力回路（５）からは、
第２図（「）に示ずように、ポジティブデータ（Ｃ）と
ネガティブデータ（Ｄ）とがデータ１組分ずつ交互に出
力される。

発明の効果以上のように、本発明は、ポジティブデータとネガティ
ブデータとを別個のデータ発生回路で発、生して所定の
順序で伝送するから、一方のデータ発生回路が故障する
と、その回路から出力されるデータの論理値が他の正常
なデータ発生回路から出力されるデータの論理値と一致
し、従って受信側においてポジティブデータとネガティ
ブデータの対応するビットを比較することによりデータ
発生回路の故障を検知することができ、受信データの信
頼性を著しく高くすることができる。

【図面の簡単な説明】

第１図は本発明方法の実施に用いるデータ装置の一実施
例を示す電気回路のブロック図、第２図は電気信号の説
明図、第３図はデータ受信装置の一実施例を示す電気回路のブ
ロック図、４図は受信データの説明図、第５図、第６図及び第７図はデータ伝送装置の他の実施
例を各々示す電気回路のブロック図である。＜　１．２）　：データ発生回路、（３，２０）　：データ設定回路、（４）二制御信号発生回路、＜　５．１０．１５）　：出力回路、（２１）　：中央処理装置。特許出願人　日本信号株式会社

Claims

【特許請求の範囲】

１）論理値１１１　ＩＩ　１１０　ＩＩのディジタル信
号の形のポジティブデータと、このポジティブデータの
反転信号に相当するネガティブデータとを別個の回路で
個々に発生し、発生したポジティブデータとネガティブ
データとを所定の順序で伝送することを特徴とするデー
タ伝送方法。