SU942017A1 - Стохастический интегратор - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и може быть использовано в стохастических вычислитель- ных машинах и устройствах.

Известен стохастический интегратор , содержащий посто нное запоминающее устройство, генератор управл ющих случайных последовательностей и логическую матрицу 1.

Облада  простотой схемной реализации и возможностью легкой перестройки на воспроизведение различных функций , такой интегратор требует вместе с тем значительного объема пЬсто ннрго запоминающего устройства и большого количества управл ющих случайных последовательностей.

Известен также стохастический интегратор, содержащий сдвйгаквдий регистр с комбинационным сумматором на входе, одноразр дный генератор

случайных символов и схему сравнени  2 .

Облада  простотой аппаратурной реализации, такой интегратор имеет, однако, низкое быстродействие ввиду последовательного принципа организации вычислений.

Наиболее близким по технической сущности к предлагаемому  вл етс  стохастический интегратор, содержа-. ,

щий п-разр дный накопитель подынтегральной функции, вход которого  вл етс  входом интегратора, генератор случайных чисел,, генератсф тактовых импульсов, блок сравнени , пербый вход которого соединен с выходом генератора случайных чисел, тактиру мдий вход соединен с тактирующим входом накопител  подынтегральной функции и с выходом генератора.тактовьи,, импульсов , а выход  вл етс  выходом; устройства ЗГ.

Недостатком указанного интегратора  вл етс  его аппаратурна  сложность , основную долю которой составл ют п-разр дные генератор случайных чисел и блок сравнени , предназначенные дл  верйо тностного преобразовани  п-разр дньк значений подынтегральной функции.

Цель изобретени  упрощение стохастического интегратора.

Поставленна  цель достигаетс 

. :тем, что стохастический интегратор, содержащий накопитель,вход которого  вл етс  входом устройства, блок сравнени , выход которого . вл етс  выходом устройства, генератор слу , .чайных чисел, которого соеди нен с первым входом блока сравнени . генератор тактовых импульсов, выход которого соединен с тактирующими входами накопител  и е5лока сравнени дополнительно содержит .атор, счетчик, элемент задержки и элемент запрета, причем первый и второй информационные входы коммутатора сое динены с выходами соответственно старших и младших разр дов накопите л  , выход - с вторым входом блока сравнени , а управл ющий вход - с выходом счетчика и входетл элемента задержки, выход которого соединен с запрещающим входом элемента запрета вход элемента запрета подключен к выходу генератора тактовых импульсов , а выход соединен с входом счет чика, На чертеже представлена блок-схе ма стохастического интегратора. Интегратор содержит накопитель 1 коммутатор 2, блок 3 сравнени , генератор 4 слу1айных чисел, элемент запрета, счетчик б, элемент 7 задер ки, генератор & тактовых импульсов. Вход накопител  1  вл етс  входом интегратора. Выходы п/2 старших и п/2 младших разр дов накопител  1соединены соответственно с первым и вторым информационными входами ком,-.1утатора 2, выход которого соеди нэн со зторым входом блока 3 сравнени . Выход генератора 4 случайных чисел соединен с первым входом блок 2сравнени , выходкоторого  вл етс выходом интегратора. Выход генератора 8 тактовых импульсов соединен с тактирующими входами накопител  1 и блока 3 сравнени , а также с входом элемента 5 запрета, выход которого соединен с входом счетчика 6. Выход счетчика 6 соединен с, управл ющим входом коммутатора 2 и входом элемента 7 задержки, выход которого соединен с запрещающим вхо дом элемента 5 запрета. Интегратор работает следующим образом.. . Перед началом процесса вани  в накопитель 1 заноситс  начальное п-разр дное значение подынтегральной функции у(х.) . Счетчик б находитс  в исходном - нулевом состо нии , которому соответству - т отсутствие сигнала переполнени  на его выходе. Коммутатор 2, управл емый этим сигналом, находитс  в первом (из двух) положении, при котором второй вход блока 3 сравнени  подключён к выходу старших п/2 разр дов накопител . Процесс интегрировани  инициируе с  тактовыми -т-тульсами, вьфабатываемыали-генератором 8 тактовых импульсов . При этом, счетчик б чере  открытый элемент 5 запрета начинает подсчет поступающих на его вход так товых импульсов, а 1блок 3 сравнени  бсуществл ет преобразование содержимого старших п/2 разр до:а насопител  1 (.} в случайную последовательность .имАульсов: tftl U.t.Jf 41Л V.rW. f Siqcn У5.(Х.),еслиА 44 :)с(4НИ1): О, если(( i 0,1,2,... . где /л.(1) - случайные числа, равномерно распределенные ц интервале 0,1, вырабатываемые генератором 4 случайных чисел. Полученна  последовательность L,.(i) поступает на выход интегратора . Накопленг е этой последовательности в соответствии с методом Монте-Карло позвол ет получить приближенную оценку интеграла: i ZiX,-)plX)dX i/lXD t:j.(K), (I) . Xo где шаг интегрировани  дл  основной частоты. (Операци  накоплени  (2) выполн етс , в другом аналогичном интеграторе или отдельнг .гл накопителе, вход щем в состав вычислительного устройства). Одновременно с вьщачей последовательности 2(1) на вход иутегратора поступает входна  случайна  последовательность 1,(1), котора  по мере накоплени  в накопителе 1 образует текущие значени  подынтегральнсл функции у(х). y(X;i)y(x)+ л xvt(i) (3) 1 0,1,2,... В описанном режиме устройство работает до тех пор,пока счетчик 6 не заполнитс  до состо ни  11 1 1. Л. m1/1 Тогда очередной тактовый импульс вызывает переход счетчика б в исходное нулевое состо ние, а на его выходе формируетс  сигнал переполнени ,, который переводит коммутатор 2 во второе положение. В этом положении блок 3 сравнени  подключаетс  к выходу младших п/2 разр дов накопител  1 и за один такт осуществл ет однократное преобразование содержимого младших п/2 разр дов накопител  1 у(х,) в символ случайной- последовательности: ,(;). wlxjj еслиАО)|5„(х,,-Н ги Iо (1)(х)Ь (4) ,1,2,.. ., ,l,2,... В следующем такте задержанный в элементе 7 сигнал переполнени  закрывает элемент 5 запрета. Псэследний .блокирует поступление на вход счетчика 6 очередного тактового импульса и тем самым задерживает на один такт переход счетчика в состо ние 0000.,.01. В результате в счетчике

6 один дополнительный такт находите в п/2 исходном нулевом состо нии. При этом сигнал переполнени  на его выходе вновь отсутствует, что вызывает переключение коммутатора 2 оп ть в первое положение. Цикл работы устройства повтор етс .

Сущность предлагаемого трхнического решени  заключаетс  в упрощении интегратора: за счет сокращени  до п/2 числа разр дов подынтегральной функции,опрашиваемлх блоком сравнени  с основной тактовой частотой. При этом младдаа  часть разр дов подынтегральной функции опрашиваетс  с частотойВ 2 раз меньшей чем осговна  (п - полное число разр дов подынтегральной функции). В итоге абсо;лютные погрешности вычислени  основной и дополнительной частей приращени  интеграла оказываютс  обратно пропорциональньоми максимальным абсолютным размера м этих частей. В саою очередь, это приводит к более сбалансированной суммарной относительной погрешности интегратора при одновременном его упрощении.

Пунктирной линией на чертеже обведена управл юща  часть интегратора , котора  имеет отношение не только к одному данному интегратору, а  вл етс .общей дл  всей совокупности аналогичных интеграторов, участвующих в решении задачи. Так, при использовании предлагаемого интегратор в качестве решающего блока в составе цифрового дифференциального анализатора, цифровой интегрирующей машины и других подобных системах потребуетс  только одна управл юща  часть на весь имеющийс  набор решающих блоков.

Технико-экономическа  эффективность предлагаемого интегратора заключаетс  в упрощении устройства при сохранении его быстродействи  и точности. Как следует из описани  предлагаемого устройства , его ущющение достигаетс  за счет сокращени 

в 2 раза разр дности блока 3 сравнени  и генератора 4 случеийных чисел.

iДостаточно высока  сложность отмеченных блоков в сочетании со сравнительной вводимого коммутатора 2 позвол ет упростить стохастический интегратор; на 20-40% .

Claims (3)

1.Яковлев В.В., Федор9В Р.ф. Стохастические илчислительные машгтны Н., Машиностроение, 1974, с.144148 .

2.Кирь нов Б.Ф. . Цифровые модели и интегрирующие структуры. Таганрог, 1970, с. 225-231.

3.Гейне Б.Р., Стохастическа  вычислительна  машина. Электроника 1967, 14, с. 3-11 (прототип).