TH10393A - วงจรรักษาเสถียรภาพของความถี่ในระบบเฟสล็อคลูป - Google Patents

Abstract

เครื่องรับทีวีแบบดิจิตอลจะประกอบด้วยระบบเฟสล็อคลูปส่วนที่หนึ่งซึ่งจะให้สัญญาณนาฬิกาที่ถูกแซมปลิ้ง(sampling)ซึ่งจะล็อคกับส่วนของสัญญาณซิงค์ของเส้นสแกนตามแนวนอนของสัญยาณประกอบวีดีโอเฟสล็อคลูปแบบดิจิตอลส่วนที่สองจะถูกป้อนสัญญาณนาฬิกาด้วยสัญญาณนาฬิกาซัมปลิ้งและจะให้สัญญาณดิจิตอลที่มีเฟสล็อคกับสัญญาณเบิสท์สีสัญญาณดิจิตอลนี้ถูกใช้เป็นเสมือนสัญญาณสับแคร์เรียร์ที่ถูกสร้างขึ้นใหม่เพื่อซิงค์(กำหนดความร้อนกัน)การคีโมดูเลทส่วนของโครมิแนนซ์ของสัญญาณประกอบวีดีโอในสัญญาณความต่างสีIและQเพื่อชดเชยการเปลี่ยนแปลงความถี่ของสัญญาณซับแคร์เรียร์ที่ถูกสร้างขึ้นใหม่ซึ่งเกิดจากการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาที่ล็อคกับเส้นสแกนดิจิตอลเฟส ล็อคลูปส่วนที่สามจะให้สัญญาณเอาท์พุทที่มีเฟสล็อคกับเฟสของสัญญาณอ้างอิงที่ได้จากออสซิเลเตอร์ที่ถูกควบคุมด้วยแร่คริสตอลสัญญาณควบคุมจากเฟสล็อคลูปส่วนที่สามจะถูกป้อนไปยังเฟสล็อคลูปส่วนที่สองเพื่อชดเชยการเปลี่ยนแปลงความถี่ของสัญญาณซัมแคร์เรียร์ที่ถูกสร้างขึ้นใหม่ได้อย่างมั่นคงซึ่งการเปลี่ยนแปลงความถี่ดังกล่าวถูกเหนี่ยวนำมาจากสัญญาณนาฬิกา

Claims (7)

1.อุปกรณ์ที่ประกอบด้วย ขั้วสำหรับป้อนสัญญาณนาฬิกาซึ่งมีความถี่เปลี่ยนแปลง แหล่งกำเนิดสัญญาณอ้างอิงส่วนที่หนึ่งที่มีความถี่ที่ได้กำหนดค่าไว้ก่อนแล้ว ดิจิตอลออสซิเลทเตอร์ที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและต่อสัญญาณควบคุมความถี่ส่วนที่หนึ่งเพื่อให้ได้สัญญาณเอาท์พุทที่มีความถี่เหมือนกันกับสัญญาณอ้างอิงส่วนที่หนึ่งดังกล่าวที่ซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวมีแนวโน้มเป็นเหตุทำให้เกิดการเปลี่ยนแปลงความถี่ที่สอดคล้องกันของสัญญาณเอาท์พุทดังกล่าว แหล่งกำเนิดสัญญาณอ้างอิงส่วนที่สองที่มีความถี่เท่ากับความถี่ที่ได้กำหนดค่าไว้ก่อนแล้วค่าต่อไป ดิจิตอลเฟสล็อคลูปที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวเพื่อให้ได้สัญญาณออสซิเลทที่มีความถี่เหมือนกับสัญญาณอ้างอิงส่วนที่สองดังกล่าวรวมถึงวงจรสำหรับทำให้ได้สัญญาณควบคุมความถี่ส่วนที่สองซึ่งจะชดเชยเฟสล็อคลูปดังกล่าวสำหรับการเปลี่ยนแปลงความถี่ของสัญญาณออสซิเลทที่เกี่ยวกับการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าว และ ส่วนซึ่งต่อเข้ากับดิจิตอลเฟสล็อคลูปดังกล่าวเพื่อสร้างสัญญาณควบคุมที่เสถียรภาพซึ่งเป็นสัดส่วนกับสัญญาณควบคุมความถี่ส่วนที่สองดังกล่าว ส่วนซึ่งต่อเข้ากับดิจิตอลออสซิเลทเตอร์ดังกล่าวเพื่อทำการคูณสัญญาณควบคุมความถี่ส่วนที่หนึ่งด้วยสัญญาณควบคุมที่เสถียรภาพเพื่อให้ได้สัญญาณควบคุมความถี่ส่วนที่หนึ่งที่ดัดแปลงแล้วเพื่อใช้กับดิจิตอลออสซิเลทเตอร์ดังกล่าวเพื่อทำให้เกิดเสถียรภาพแก่ความถี่ของสัญญาณเอาท์พุทดังกล่าว

2.อุปกรณ์ที่ประกอบด้วย แหล่งกำเนิดสัญญาณนาฬิกาที่มีความถี่เปลี่ยนแปลง แหล่งกำเนิดสัญญาณอ้างอิงส่วนที่หนึ่งที่มีความถี่ที่ได้กำหนดค่าไว้ก่อนหน้าแล้ว ดิจิตอลเฟสล็อคลูปส่วนที่หนึ่งต่อกับแหล่งกำเนิดสัญญาณนาฬิกาดังกล่าวที่รวมถึงดิจิตอลออสซิเลทเตอร์ที่ตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและต่อสัญญาณเพิ่มค่าอินพุทสำหำรับให้ได้สัญญาณเอาท์พุทที่มีความถี่เหมือนกันกับสัญญาณอ้างอิงส่วนที่หนึ่งซึ่งการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวมีแนวโน้มเป็นเหตุทำให้เกิดการเปลี่ยนแปลงความถี่ที่สอดคล้องต้องกันของสัญญาณเอาท์พุทดังกล่าว แหล่งกำเนิดสัญญาณอ้างอิงส่วนที่สองที่มีความถี่เท่ากับความถี่ที่ได้กำหนดค่าไว้ก่อนแล้วค่าต่อไป ดิจิตอลเฟสล็อคลูปส่วนที่สองจะต่อเข้ากับแหล่งกำเนิดของสัญญาณนาฬิกาดังกล่าวสำหรับทำให้ได้สัญญาณออสซิเลทซึ่งมีความถี่เหมือนกับสัญญาณอ้างอิงที่สองรวมถึงวงจรสำหรับทำให้ได้สัญญาณควบคุมที่ชดเชยซึ่งจะชดเชยดิจิตอลเฟสล็อคลูปส่วนที่สองดังกล่าวเกี่ยวกับการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าวและยังทำให้สัญญาณออสซิเลทดังกล่าวเป็นอิสระอย่างมั่นคงต่อการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาดังกล่าว ส่วนการคูณส่วนที่หนึ่งซึ่งต่อเข้ากับดิจิตอลเฟสล็อคลูปส่วนที่สองดังกล่าวสำหรับคูณสำหรับควบคุมเพื่อการชดเชยที่ได้โดยวิธีดังกล่าวด้วยค่าที่กำหนดไว้ก่อนแล้วซึ่งสัมพันธ์กับค่าของความถี่ที่ได้กำหนดค่าไว้ก่อนแล้วค่าต่อไปดังกล่าวเพื่อให้ได้สัญญาณควบคุมที่จะชดเชยซึ่งกำหนดสเกลไว้แล้ว และ ส่วนการคูณส่วนที่สองซึ่งต่อเข้ากับส่วนการคูณส่วนที่หนึ่งดังกล่าวเพื่อคูณสัญญาณเพิ่มค่าอินพุทดังกล่าวด้วยสัญญาณควบคุมที่จะชดเชยซึ่งกำหนดสเกลไว้แล้วดังกล่าวเพื่อให้ได้สัญญาณเพิ่มค่าอินพุทที่ดัดแปลงแล้วเพื่อใช้กับดิจิตอลออสซิเลทเตอร์ดังกล่าวเพื่อทำให้เกิดเสถียรภาพแก่ความถี่ของสัญญาณเอาท์พุทดังกล่าว

3.อุปกรณ์ตามที่ระบุในข้อถือสิทธิข้อ 2 ที่ซึ่งดิจิตอลเฟสล็อคลูปส่วนที่หนึ่งดังกล่าวจะรวมถึง ขั้วอินพุทสำหรับป้อนสัญญาณอ้างอิง ออสซิเลทเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนที่หนึ่งจะตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณเพิ่มค่าอินพุทดังกล่าวเพื่อทำให้ได้สัญญาณเอาท์พุทที่มีความถี่เหมือนกับสัญญาณอ้างอิงที่หนึ่งดังกล่าว ส่วนซึ่งรวมถึงส่วนเปรียบเทียบเฟสส่วนที่หนึ่งต่อเข้ากับแหล่งกำเนิดของสัญญาณอ้างอิงส่วนที่หนึ่งดังกล่าวและต่อเข้ากับออสซิเลทเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนที่หนึ่งดังกล่าวเพื่อทำให้เกิดสัญญาณที่แสดงถึงความต่างเฟสระหว่างสัญญาณอ้างอิงส่วนที่หนึ่งและสัญญาณเอาท์พุทดังกล่าว และ ส่วนซึ่งต่อเข้ากับส่วนเปรียบเทียบเฟสส่วนที่หนึ่งดังกล่าวเพื่อที่จะรวมสัญญาณที่ได้มาด้วยวิธีดังกล่าวเข้ากับสัญญาณที่มีค่าที่ได้กำหนดไว้ก่อนแล้วเพื่อทำให้ได้สัญญาณเพิ่มค่าดังกล่าวสำหรับใช้กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องดังกล่าว และ ส่วนการคูณส่วนที่สองดังกล่าวรวมถึงวงจรการคูณสัญญาณที่มีอินพุทพอร์ทส่วนที่หนึ่งถูกต่อไปรับเอาสัญญาณเอาท์พุทของส่วนการคูณส่วนที่หนึ่งดังกล่าวอินพุทพอร์ทส่วนที่สองจะถูกต่อไปรับเอาสัญญาณเพิ่มค่าวอินพุทดังกล่าวและเอาท์พุทพอร์ทจะถูกต่อไปใช้งานสัญญาณเพิ่มค่าอินพุทซึ่งได้รับการดัดแปลงที่ได้โดยวิธีดังกล่าวไปยังออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องดังกล่าวเสมือนเป็นสัญญาณเพิ่มค่าอินพุทดังกล่าว

4.วงจรตามที่ระบุในข้อถือสิทธิข้อ 3 ที่ซึ่ง ส่วนสำหรับทำให้ได้สัญญาณอ้างอิงส่วนที่สองดังกล่าวจะรวมถึง คริสตอลออสซิเลเตอร์สำหรับทำให้ได้สัญญาณเอาท์พุทที่มีความถี่เท่ากับความถี่ที่ได้กำหนดค่าไว้ก่อนแล้วค่าต่อไปดังกล่าว และ วงจรแปลงอนาลอกเป็นดิจิตอลต่อเข้ากับคริสตอลออสซิเลเตอร์ดังกล่าวและต่อเข้ากับแหล่งกำเนิดสัญญาณนาฬิกาดังกล่าวสำหรับทำให้ได้ดิจิตอลซัมเปิลที่แสดงถึงสัญญาณอ้างอิงส่วนที่สองดังกล่าวซัมเปิลที่กล่าวแล้วจะมีค่าเป็นตัวแทนค่าของสัญญาณที่ได้จากคริสตอลออสวิเลเตอร์ดังกล่าวที่ช่วงเวลาที่กำหนดได้โดยสัญญาณนาฬิกาดังกล่าว และ ดิจิตอลเฟสล็อคลูปส่วนที่สองที่กล่าวแล้วจะรวมถึง ออสเซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนที่สองจะตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณควบคุมที่จะชดเชยซึ่งทำให้ได้สัญญาณออสซิเลทดังกล่าวที่มีความถี่เหมือนกับสัญญาณอ้างอิงส่วนที่สองดังกล่าว ส่วนซึ่งรวมถึงส่วนการเปรียบเทียบเฟสส่วนที่สองที่ถูกต่อเข้ากับวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลดังกล่าวและถูกต่อเข้ากับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนที่สองดังกล่าวเพื่อทำให้ได้สัญญาณที่แสดงถึงความแตกต่างเฟสระหว่างสัญญาณอ้างอิงส่วนที่สองดังกล่าวกับสัญญาณออสซิเลทดังกล่าว และ ส่วนซึ่งต่อเข้ากับส่วนการเปรียบเทียบเฟสส่วนที่สองดังกล่าวเพื่อรวมสัญญาณที่ได้จากวิธีดังกล่าวกับสัญญาณที่ได้กำหนดค่าไว้แล้วเพื่อทำให้ได้สัญญาณสำหรับป้อนไปยังออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนที่สองดังกล่าวและไปยังส่วนการคูณส่วนที่หนึ่งดังกล่าวเสมือนเป็นสัญญาณควบคุมที่จะชดเชยดังกล่าว

5.ระบบประมวลสัญญาณทีวีแบบดิจิตอลประกอบด้วย ขั้วอินพุทสำหรับป้อนสัญญาณประกอบวิดีโอซึ่งรวมถึงส่วนของสัญญาณซิงค์เส้นสแกนตามแนวนอนและส่วนของสัญญาณโครมิแนนซ์รวมถึงส่วนของสัญญาณเบิสท์อ้างอิงสี เฟสล็อคลูปส่วนที่หนึ่งจะตอบสนองต่อสัญญาณประกอบวีดีโอดังกล่าวและมีเวลาคงที่ของลูปที่กำหนดค่าล่วงหน้าได้เพื่อทำให้ได้สัญญาณนาฬิกาที่ถูกซัมปลิ้งที่มีเฟสล็อคกับส่วนกับสัญญาณซิงค์เส้นสแกนตามแนวนอนดังกล่าวซึ่งสัญญาณนาฬิกาที่ถูกซัมปลิ้งอาจมีความถี่ที่ไม่คงที่ เฟสล็อคลูปส่วนที่องจะตอบสนองต่อสัญญาณประกอบวีดีโอดังกล่าวและมีเวลาคงที่ของลูปที่มีค่ามากกว่าเวลาคงที่ของเฟสล็อคลูปส่วนที่หนึ่งเพื่อทำให้ได้สัญญาณเอาท์พุทที่มีความถี่เหมือนกับส่วนของสัญญาณเบิสท์อ้างอิงสีของสัญญาณประกอบวีดีโอดังกล่าวซึ่งสัญญาณเอาท์พุทดังกล่าวมีแนวโน้มที่มีความถี่ไม่คงที่สอดคล้องกับความถี่ที่ไม่คงที่ของสัญญาณนาฬิกาดังกล่าว ส่วนสำหรับทำให้ได้สัญญาณอ้างอิงที่มีความถี่ที่กำหนดล่วงหน้าได้ เฟสล็อคลูปส่วนที่สามจะตอบสนองต่อสัญญาณอ้างอิงดังกล่าวและตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและมีเวลาคงที่ของลูปที่มีค่าไม่มากกว่าเวลาคงที่ของระบบเฟสล็อคลูปส่วนที่หนึ่งดังกล่าวเพื่อทำให้ได้สัญญาณออสซิเลทที่มีความถี่ล็อคกับสัญญาณอ้างอิงซึ่งเฟสล็อคลูปส่วนที่สามดังกล่าวจะประกอบด้วยวงจรสำหรับทำให้ได้สัญญาณควบคุมที่เป็นสัดส่วนกับความต่างความถี่ระหว่างสัญญาณอ้างอิงดังกล่าวกับสัญญาณออสซิเลทดังกล่าว ส่วนการคูณสัญญาณที่ต่อเข้ากับเฟสล็อคลูปส่วนที่สามดังกล่าวเพื่อการคูณสัญญาณควบคุมดังกล่าวด้วยแฟคเตอร์ที่กำหนดค่าไว้ก่อนแล้วซึ่งเป็นสัดส่วนกลับกับความถี่ที่กำหนดค่าไว้ล่วงหน้าดังกล่าวเพื่อให้ได้สัญญาณควบคุมที่เสถียรที่มีค่าปกติที่เป็นหนึ่งเดียวและแสดงการเปลี่ยนแปลงค่าที่สอดคล้องกับความถี่ที่เปลี่ยนแปลงที่แสดงออกโดยสัญญาณนาฬิการที่ถูกซัมปลิ้งดังกล่าว และ ส่วนสำหรับต่อต่อไปยังเฟสล็อคลูปส่วนที่สามดังกล่าวเพื่อใช้สัญญาณควบคุมที่เสถียรที่ได้จากส่วนการคูณสัญญาณดังกล่าวไปยังเฟสล็อคลูปส่วนที่สองดังกล่าวเพื่อชดเชยเฟสล็อคลูปส่วนที่สองดังกล่าวสำหรับความไม่คงที่ของสัญญาณเอาท์พุทดังกล่าวซึ่งเกี่ยวเนื่องกับสัญญาณนาฬิกาดังกล่าว

6.วงจรตามที่ระบุในข้อถือสิทธิในข้อ 5 ที่ซึ่ง เฟสล็อคลูปส่วนที่สองดังกล่าว จะประกอบด้วย ขั้วอินพุทของสัญญาณซิงค์เพื่อสำหรับป้อนสัญญาณอินพุทซึ่งประกอบด้วยส่วนของสัญญาณเบิสท์อ้างดิงสีของสัญญาณประกอบวีดีโอ ออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องจะตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและตอบสนองต่อสัญญาณเพิ่มค่าอินพุทเพื่อทำให้เกิดสัญญาณเอมท์พุทดังกล่าวที่มีความถี่เหมือนกับสัญญาณเบิสท์อ้างอิงสีดังกล่าว ส่วนที่ประกอบด้วยส่วนการเปรียบเทียบต่อเข้ากับขั้วอินพุทของสัญญาณซิงค์ที่กล่าวแล้วและต่อเข้ากับออสซิ เลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องสำหรับทำให้เกิดสัญญาณที่แสดงถึงความต่างเฟสระหว่างสัญญาณเบิสท์อ้างอิงสีดังกล่าวกับสัญญาณเอาท์พุทดังกล่าว และ ส่วนที่ต่อเข้ากับส่วนการเปรียบเทียบเฟสดังกล่าวสำหรับรวมสัญญาณที่ได้ด้วยวิธีดังกล่าวกับสัญญาณที่มีค่าที่กำหนดไว้แล้วเพื่อทำให้ได้สัญญาณเพิ่มค่าอินพุทดังกล่าวเพื่อป้อนไปยังออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องดังกล่าวและ ส่วนสำหรับป้อนสัญญาณควบคุมที่เสถียรประกอบด้วยส่วนการคูณสัญญาณที่ได้จากส่วนรวมสัญญาณดังกล่าวด้วยสัญญาณควบคุมที่เสถียรดังกล่าวเพื่อผลิตสัญญาณเพิ่มค่าอินพุทที่ดัดแปลงเพื่อใช้กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องดังกล่าว

7.วงจรตามที่ระบุในข้อถือสิทธิข้อ 6 ที่ซึ่งส่วนสำหรับทำให้ได้สัญญาณอ้างอิงดังกล่าวจะประกอบด้วย คริสตอออสซิเลเตอร์สำหรับให้เกิดสัญญาณเอาท์พุทที่มีความถี่เท่ากับความถที่ที่กำหนดค่าไว้ล่วงหน้าได้ดังกล่าวและ วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลต่อเข้ากับคริสตอลออสซิเลเตอร์ดังกล่าวและตอบสนองกับสัญญาณนาฬิกาดังกล่าวเพื่อทำให้ได้ดิจิตอลซัมเพิลที่แทนค่าของสัญญาณอ้างอิงซัมเปิลดังกล่าวใช้แทนค่าของสัญญาณที่ได้จากคริสตอลออสซิเลเตอร์ที่กล่าวแล้วที่ช่วงเวลาซึ่งกำหนดได้โดยสัญญาณนาฬิกา เฟสล็อคลูปส่วนที่สามดังกล่าวประกอบด้วย ออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนต่อไปที่จะตอบสนองต่อสัญญาณนาฬิกาดังกล่าวและจะตอบสนองต่อสัญญาณเพิ่มค่าอินพุทส่วนต่อไปเพื่อให้ได้สัญญาณของออสซิเลทดังกล่าวที่มีความถี่เหมือนกับความถี่ของสัญญาณอ้างอิงดังกล่าว ส่วนซึ่งรวมถึงส่วนเปรียบเทียบเฟสส่วนต่อไปต่อเข้ากับวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลดังกล่าวและต่อเข้ากับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนต่อไปดังกล่าวเพื่อให้ได้สัญญาณที่แสดงถึงความต่างเฟสระหว่างสัญญาณอ้างอิงส่วนต่อไปดังกล่าวและสัญญาณออสซิเลทดังกล่าว และ ส่วนที่ต่อเข้ากับส่วนการเปรียบเทียบเฟสส่วนต่อไปดังกล่าวเพื่อรวมสัญญาณที่ได้จากวิธีดังกล่าวกับสัญญาณที่มีค่าที่ถูกกำหนดไว้แล้วเพื่อให้ได้สัญญาณสำหรับป้อนให้กับออสซิเลเตอร์ที่ออสซิเลทที่เวลาไม่ต่อเนื่องส่วนต่อไปดังกล่าวเสมือนเป็นสัญญาณเพิ่มค่าอินพุทส่วนต่อไปดังกล่าวและป้อนไปยังส่วนที่ใช้ในสัญญาณดังกล่าวเป็นเสมือนสัญญาณควบคุมที่เสถียรดังกล่าว