JPS62258571A - クロック信号を発生する回路 - Google Patents
クロック信号を発生する回路Info
- Publication number
- JPS62258571A JPS62258571A JP62024912A JP2491287A JPS62258571A JP S62258571 A JPS62258571 A JP S62258571A JP 62024912 A JP62024912 A JP 62024912A JP 2491287 A JP2491287 A JP 2491287A JP S62258571 A JPS62258571 A JP S62258571A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- control circuit
- phase control
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Systems (AREA)
- Synchronizing For Television (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタル化テレビ信号を復号するために、位
相制御発信回路（ＰＬＬ ）を用いて線周波数と結合さ
れたクロック信号−を発生する回路装置に関する。
相制御発信回路（ＰＬＬ ）を用いて線周波数と結合さ
れたクロック信号−を発生する回路装置に関する。
従来技術
デジタル信号を処理する場合、例えばビデオ信号をデジ
タル化する場合の重要な前提は、デジタル回路を制御す
るクロックが周波数および位相の両方で線周波数と結合
されていることである。この前提が充たされていれば、
走査線ごとにあるいはフィールＰごとに、いつも同じ画
点に瞬時値が形成される。伝送帯域幅が５ Ｍ Ｈｚの
場合、標本化定理に従ってクロック周波数は１０〜２０
Ｍ Ｈｚとなる。提案されている規格では、クロック周
波数は１３．５ Ｍ Ｈｚである。クロック周波数の同
期調整は、画像の不可視部分、つまり帰線消去期間に行
なわれる。一方水平走査期間にはクロック発振器は自由
に振動する。
タル化する場合の重要な前提は、デジタル回路を制御す
るクロックが周波数および位相の両方で線周波数と結合
されていることである。この前提が充たされていれば、
走査線ごとにあるいはフィールＰごとに、いつも同じ画
点に瞬時値が形成される。伝送帯域幅が５ Ｍ Ｈｚの
場合、標本化定理に従ってクロック周波数は１０〜２０
Ｍ Ｈｚとなる。提案されている規格では、クロック周
波数は１３．５ Ｍ Ｈｚである。クロック周波数の同
期調整は、画像の不可視部分、つまり帰線消去期間に行
なわれる。一方水平走査期間にはクロック発振器は自由
に振動する。
発明の解決すべき問題点
クロック周波数と線周波数との比が非常に大きく、クロ
ック周波数が十分安定でない場合、水平走査期間内にノ
ックが生じる危険性がある。
ック周波数が十分安定でない場合、水平走査期間内にノ
ックが生じる危険性がある。
ジッタが生じると、走査線期間内に制御に悪い影響が及
ぶ。水晶制御式のＰＬＬ回路でクロック周波数を発生す
ることもできる。しかし、例えば線周波数が規格から偏
移すると（ビデオレヨーダの信号などの場合に起る）、
周波数変動を調節する手段がない。このような装置の場
合、線周波数は＋／−１係ぐらい偏移することかある。
ぶ。水晶制御式のＰＬＬ回路でクロック周波数を発生す
ることもできる。しかし、例えば線周波数が規格から偏
移すると（ビデオレヨーダの信号などの場合に起る）、
周波数変動を調節する手段がない。このような装置の場
合、線周波数は＋／−１係ぐらい偏移することかある。
従って、クロック周波数を被処理信号の線周波数と同期
させてノックの発生を防止するには、クロック周波数の
調節が可能で−なければならない。
させてノックの発生を防止するには、クロック周波数の
調節が可能で−なければならない。
例えば、水晶制御式のＰＬＬ回路を用いて必要なりロッ
ク周波数を得ろことが提案されている。この場合、分周
とその後の乗算によってクロック周波数が得うレ７）
（Ｉ Ｅ Ｅ Ｅ Ｉｎｔｅｒｎａｔｉｏ−ｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎＣｏｎｓｕｍｅｒ Ｅｌｅ
ｃｔｒｏｎｉｃｓ 。
ク周波数を得ろことが提案されている。この場合、分周
とその後の乗算によってクロック周波数が得うレ７）
（Ｉ Ｅ Ｅ Ｅ Ｉｎｔｅｒｎａｔｉｏ−ｎａｌ
Ｃｏｎｆｅｒｅｎｃｅ ｏｎＣｏｎｓｕｍｅｒ Ｅｌｅ
ｃｔｒｏｎｉｃｓ 。
１９８５年６月７日、デジタルテレビに関する第ＸＶＩ
Ｉセツション）。
Ｉセツション）。
本発明の課題は、安い回路費用で、ビデオ信号の線周波
数と結合されたクロック周波数を発生し、またクロック
周波数の値を、偏差を伴う線周波数に自動的に整合させ
ることである。
数と結合されたクロック周波数を発生し、またクロック
周波数の値を、偏差を伴う線周波数に自動的に整合させ
ることである。
問題点を解決するための手段
本発明によればこの課題は、特許請求の範囲第１項に記
載した発明によって解決される。
載した発明によって解決される。
本発明の利点は、テレビ受像機の中にＰＬＬ制御回路が
既設されているので製造コストが安いことである。
既設されているので製造コストが安いことである。
実施例
次に図面を参照しながら実施例について本発明の詳細な
説明する。
説明する。
電圧制御発振器１、分周器２および位相比較器３から成
るＰＬＬ回路は、その出力側０にクロック周波数ｆＴを
発生する。公知のように位相比較器３には、分周された
周波数 ｆＴ／Ｎ １と基準周波数ｆＲとが供給される
。位相比較の結果として、発掘器１に対する制御電圧が
発生する。基準周波数ｔＲを発生するのは、第２の電圧
制御発振器Φ、第２０分周器５および第２の位相比較器
６から成る第２０ＰＬＬ回路である。
るＰＬＬ回路は、その出力側０にクロック周波数ｆＴを
発生する。公知のように位相比較器３には、分周された
周波数 ｆＴ／Ｎ １と基準周波数ｆＲとが供給される
。位相比較の結果として、発掘器１に対する制御電圧が
発生する。基準周波数ｔＲを発生するのは、第２の電圧
制御発振器Φ、第２０分周器５および第２の位相比較器
６から成る第２０ＰＬＬ回路である。
第２ＰＬＬ回路は、線周波数ｆＺと固定的に結合された
周波数ｆＲを発生する。位相比較器６には、基準周波数
としての線周波数ｆＺと分周された周波数ｆＲ／Ｎ２
とが供給される。発振器生は、セラミック振動子９に
よって発生した極めて安定な周波数を第１ ＰＬＬ回路
に供給する。例えば１３．５ＭＨ，のクロック周波数を
供給する第１発振器１は、５００ Ｍ Ｈ２の基準周波
数によって制御される。周波数比が１００未満（ｆＴ／
ｆＲ〈１０ｏ）の小さな値テアレバ、高い安定性が保証
される。第１のＰＬＬ回路１゜２．３にはコンデンサ７
によって時定数Ｔ１が与えられ、第２ ＰＬＬ回路４，
５．６にはヨ。
周波数ｆＲを発生する。位相比較器６には、基準周波数
としての線周波数ｆＺと分周された周波数ｆＲ／Ｎ２
とが供給される。発振器生は、セラミック振動子９に
よって発生した極めて安定な周波数を第１ ＰＬＬ回路
に供給する。例えば１３．５ＭＨ，のクロック周波数を
供給する第１発振器１は、５００ Ｍ Ｈ２の基準周波
数によって制御される。周波数比が１００未満（ｆＴ／
ｆＲ〈１０ｏ）の小さな値テアレバ、高い安定性が保証
される。第１のＰＬＬ回路１゜２．３にはコンデンサ７
によって時定数Ｔ１が与えられ、第２ ＰＬＬ回路４，
５．６にはヨ。
デンサ８によって時定数Ｔ２が与えられる。この場合、
時定数Ｔ２の方がＴ１より大きい。従って、第２ＰＬＬ
回路４，５．６の時定数Ｔ２が線周波数の５〜２０周期
の範囲内にあれば有利である。線周波数が１５．６２５
Ｋ Ｈｚであれば、Ｔ２の値は３２０μｓ〜１２８０
μｓとなる。第１ＰＬＬ回路の時定数Ｔ１は、分周−器
５の係数Ｎ２に基づいてＴ２の １／Ｎ２になる。図示
６例ではＮ２＝３２なので、時定数Ｔ１の値は１０μ５
−４０μｓである。第２ＰＬＬ回路壬、５．６の同期引
込み範囲はセラミック振動子９によって小さくできる。
時定数Ｔ２の方がＴ１より大きい。従って、第２ＰＬＬ
回路４，５．６の時定数Ｔ２が線周波数の５〜２０周期
の範囲内にあれば有利である。線周波数が１５．６２５
Ｋ Ｈｚであれば、Ｔ２の値は３２０μｓ〜１２８０
μｓとなる。第１ＰＬＬ回路の時定数Ｔ１は、分周−器
５の係数Ｎ２に基づいてＴ２の １／Ｎ２になる。図示
６例ではＮ２＝３２なので、時定数Ｔ１の値は１０μ５
−４０μｓである。第２ＰＬＬ回路壬、５．６の同期引
込み範囲はセラミック振動子９によって小さくできる。
第１ ＰＬＬ回路の時定数Ｔ１は小さいので、高価な振
動子（例えばセラミックや水晶）を用いずに普通の電圧
制御発振器を使用することができる。さらに、第１ＰＬ
Ｌ回路に供給される基準周波数ｆＲが線周波数ｆＺの偏
移に応じて変化するので、第１ ＰＬＬ回路は外部から
調節できなくともよい。
動子（例えばセラミックや水晶）を用いずに普通の電圧
制御発振器を使用することができる。さらに、第１ＰＬ
Ｌ回路に供給される基準周波数ｆＲが線周波数ｆＺの偏
移に応じて変化するので、第１ ＰＬＬ回路は外部から
調節できなくともよい。
例えば１３，５ＭＨｚのクロック周波数を発生するため
に、５０３ Ｍ Ｈ２で振動する振動子９を有する第２
発振器４は、この周波数を係数Ｎ２＝３２で分周して線
周波数１５，６２５ＫＨ，と比較することによって、５
００ＭＨ，に調節される。
に、５０３ Ｍ Ｈ２で振動する振動子９を有する第２
発振器４は、この周波数を係数Ｎ２＝３２で分周して線
周波数１５，６２５ＫＨ，と比較することによって、５
００ＭＨ，に調節される。
こうして発生した基準周波数ｆＲは、係数Ｎ１＝２７で
分周された周波数ＦＴと比較される。
分周された周波数ＦＴと比較される。
基準周波数ｆＲは、線周波数が♀／−１％だけ偏移して
いる時Ｋ、第１ ＰＬＬ回路で１３．５ＭＨｚのクロッ
ク周波数が発生するように調節される。
いる時Ｋ、第１ ＰＬＬ回路で１３．５ＭＨｚのクロッ
ク周波数が発生するように調節される。
発明の効果
本発明は、ビデオテキスト信号を復号するために安定な
りロック周波数を発生するのに適している。従って、高
価な水晶を使う必要はない。
りロック周波数を発生するのに適している。従って、高
価な水晶を使う必要はない。
テレビ送像機の正確な線周波数が基準周波数として用い
られる。セラミック振動子を使用するので、障害に対し
て十分に保護され−る。
られる。セラミック振動子を使用するので、障害に対し
て十分に保護され−る。
図は本発明による装置の実施例を示すブロック図である
。 １．４．・・電圧制御発振器、２．５＝９分周器、３．
６・・・位相比較器、７，８・・・コンデンサ、９・・
・振動子。
。 １．４．・・電圧制御発振器、２．５＝９分周器、３．
６・・・位相比較器、７，８・・・コンデンサ、９・・
・振動子。
Claims (1)
- 【特許請求の範囲】 １、デジタル化テレビ信号を復号するために、位相制御
発信回路（ＰＬＬ）を用いて線周波数と結合されたクロ
ック信号を発生する回路装置において、 第２の位相制御回路（４、５、６）が発生 しかつ線周波数ｆ＿Ｚと結合された周波数ｆ＿Ｒが、基
準周波数として第１の位相制御回路（１、２、３）に供
給され、それによつて第１の位相制御回路がクロック周
波数ｆ＿Ｔを発生する、 ことを特徴とするクロック信号を発生する 回路装置。 ２、第２位相制御回路の発振器（４）がセラミック振動
子（９）によつて安定化されている、特許請求の範囲第
１項記載の回路装置。 ３、第２位相制御回路（４、５、６）の閉ループ制御回
路が、線周波数ｆ＿Ｚの５〜２０周期の範囲内にある大
きな時定数Ｔ＿２を有している特許請求の範囲第１項記
載の回路装置。 ４、第２位相制御回路の分周器（５）の係数がＮ＿２で
あり、第１位相制御回路（１、２、３）の閉ループ制御
回路が、時定数Ｔ＿２の１／Ｎ＿２の小さな時定数Ｔ＿
１を有している特許請求の範囲第１項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3603621.8 | 1986-02-06 | ||
| DE19863603621 DE3603621A1 (de) | 1986-02-06 | 1986-02-06 | Schaltungsanordnung zur erzeugung eines taktsignals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62258571A true JPS62258571A (ja) | 1987-11-11 |
| JPH0553434B2 JPH0553434B2 (ja) | 1993-08-10 |
Family
ID=6293490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024912A Granted JPS62258571A (ja) | 1986-02-06 | 1987-02-06 | クロック信号を発生する回路 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0235573B1 (ja) |
| JP (1) | JPS62258571A (ja) |
| KR (1) | KR910006488B1 (ja) |
| AT (1) | ATE76547T1 (ja) |
| DE (2) | DE3603621A1 (ja) |
| ES (1) | ES2032759T3 (ja) |
| HK (1) | HK59096A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1318972C (en) * | 1989-09-25 | 1993-06-08 | Alain Tessier | Video overlay circuit |
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| DE4316225C2 (de) * | 1993-05-14 | 2000-06-08 | Deutsche Telekom Ag | Verfahren und Anordnung zur störungsfreien empfangsseitigen Taktrückgewinnung für Digitalsignale mit konstanter Bitrate |
| KR100923220B1 (ko) * | 2008-06-04 | 2009-10-27 | (주)골든칩스 | 스위칭 모드 전원 공급기의 대기전력 최소화장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147385A (en) * | 1981-02-02 | 1982-09-11 | Rca Corp | Digital signal receiver for television |
| JPS58170229A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 周波数てい倍回路 |
| JPS6048684A (ja) * | 1983-08-29 | 1985-03-16 | Fujitsu Ltd | テレビ信号判定方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4463371A (en) * | 1982-05-28 | 1984-07-31 | Rca Corporation | Clock generation apparatus for a digital television system |
-
1986
- 1986-02-06 DE DE19863603621 patent/DE3603621A1/de not_active Withdrawn
-
1987
- 1987-01-28 EP EP87101158A patent/EP0235573B1/de not_active Expired - Lifetime
- 1987-01-28 DE DE8787101158T patent/DE3779147D1/de not_active Expired - Fee Related
- 1987-01-28 AT AT87101158T patent/ATE76547T1/de not_active IP Right Cessation
- 1987-01-28 ES ES198787101158T patent/ES2032759T3/es not_active Expired - Lifetime
- 1987-02-05 KR KR1019870000916A patent/KR910006488B1/ko not_active Expired
- 1987-02-06 JP JP62024912A patent/JPS62258571A/ja active Granted
-
1996
- 1996-04-03 HK HK59096A patent/HK59096A/xx not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147385A (en) * | 1981-02-02 | 1982-09-11 | Rca Corp | Digital signal receiver for television |
| JPS58170229A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 周波数てい倍回路 |
| JPS6048684A (ja) * | 1983-08-29 | 1985-03-16 | Fujitsu Ltd | テレビ信号判定方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910006488B1 (ko) | 1991-08-26 |
| DE3603621A1 (de) | 1987-08-13 |
| KR870008464A (ko) | 1987-09-26 |
| DE3779147D1 (de) | 1992-06-25 |
| ATE76547T1 (de) | 1992-06-15 |
| HK59096A (en) | 1996-04-12 |
| ES2032759T3 (es) | 1993-03-01 |
| EP0235573B1 (de) | 1992-05-20 |
| EP0235573A1 (de) | 1987-09-09 |
| JPH0553434B2 (ja) | 1993-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09162730A (ja) | Ｐｌｌ回路 | |
| US11294418B2 (en) | Stream clock generator and embedded DisplayPort system including the same | |
| JPH0553434B2 (ja) | ||
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| KR100677202B1 (ko) | 고화질 디지털 티브이의 적응형 클럭 발생장치 | |
| US4642574A (en) | Digital quartz-stabilized FM discriminator | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JPH0884074A (ja) | Ｐｌｌ回路 | |
| JPS6158322A (ja) | 位相同期原子発振器 | |
| JP2714193B2 (ja) | デジタルテレビジョン受像機 | |
| JPH04263293A (ja) | 水平周波数判別回路 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP2798702B2 (ja) | 位相同期回路 | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JPH04114589A (ja) | ダイナミックフォーカス回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JP3398393B2 (ja) | Ｐｌｌ回路および信号処理装置 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPH0530379A (ja) | クロツク信号生成装置 | |
| JPS6157126A (ja) | 位相同期原子発振器 | |
| JPH06164376A (ja) | Ｐｌｌ回路 | |
| JPH037189B2 (ja) | ||
| JPS6161755B2 (ja) | ||
| JP2000175069A (ja) | 歪み補正回路 |