TH16656A - วิธีการและการจัดเตรียมการกำหนดเวลาและตำแหน่งหน้า? คลื่นแบบดิจิตอลที่แน่นอนของขบวนพัลส์ของสัญญาณ - Google Patents
วิธีการและการจัดเตรียมการกำหนดเวลาและตำแหน่งหน้า? คลื่นแบบดิจิตอลที่แน่นอนของขบวนพัลส์ของสัญญาณInfo
- Publication number
- TH16656A TH16656A TH9001000504A TH9001000504A TH16656A TH 16656 A TH16656 A TH 16656A TH 9001000504 A TH9001000504 A TH 9001000504A TH 9001000504 A TH9001000504 A TH 9001000504A TH 16656 A TH16656 A TH 16656A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- pulse train
- pulse
- output
- digital
- Prior art date
Links
Abstract
การประดิษฐ์นี้เกี่ยวข้องกับวิธีการและอุปกรณ์เพื่อกำหนดหาช่วงเวลาหรือตำแหน่งหน้าคลื่นแบบดิจิตอลที่ถูกต้องแน่นอน ของขบวนพัลส์ของสัญญาณเมื่อเทียบกับช่วงเวลาที่คงที่หรือ ความถี่อ้างอิง การจัดเตรียมดังกล่าวจะทำให้เกิดขึ้นและ สร้างขึ้นโดยตรงบนเอาท์พุทที่เป็นค่าแบบดิจิตอลที่สอดคล้อง กับค่ากระแสที่วัดได้ในขณะนั้น โดยขบวนพัลส์ดังกล่าวจะถูกเปรียบเทียบในวงจรเกทแบบเอ็คคลู ซีฟ-ออร์ (ORO-OR3) จำนวนหนึ่งด้วยจำนวนของสัญญาณนาฬิกา อ้างอิง (RCLO-RCL3) ซึ่งจะเคลื่อนไปด้วยกันในเวลานั้น จะ มีการสร้างเอาท์พุทของแต่ละเกทขึ้นเป็นสัญญาณ (MSO-MS3) ที่ซึ่งจะขึ้นอยู่กับสัญญาณอินพุทของเกทดังกล่าวที่เกี่ยว เนื่องกับความถี่และอัตรส่วนของพัลส์ สัญญาณเอาท์พุทที่มา จากเกทจะถูกส่งไปยังวงจรเปรียบเทียบ (CO) ซึ่งจะถูกดำเนิน การแบบน้อยสุดของส่วนมากสุดขึ้น อัตราส่วนของพัลส์ของ สัญญาณเอาท์พุท (MSO-MS3) จะถูกเปรียบเทียบและสัญญาณเอาท์ พุทซึ่งตกอยู่ใกล้ที่สุดกับอัตราส่วนพัลส์ที่กำหนดที่จะถูก นำมาทำการแปลงกลับแลลแอนนาล็อค/ดิจิตอล ในตัวแปลงกลับ (A/D) ขบวนการพัลส์ที่อยู่ในรูปของดิจิตอลจะถูกแปลงรหัสใน ตัวแปลงกลับรหัส (CC) พร้อมด้วยบิทที่สำคัญมากที่สุดสามตัว จากขบวนพัลส์ดังกล่าวก่อนผ่านขบวนการแปลงกลับแบบ AD ดัง กล่าว รหัสไบนารี่ที่ถูกสร้างขึ้นจะถูกทำให้ถูกต้องขึ้นได้ สำหรับส่วนที่เบี่ยงเบนไปโดยระบบ อันเป็นผลมาจากความแตก ต่างของความถี่ระหว่างความถี่ดังกล่าว ความถี่อ้างอิง และ/หรือ ความถี่ของตัวอย่างของขบวนพัลส์ดังกล่าว โดยการ บวกเพิ่ม/ลบออกของชุดตัวเลขที่กำหนดไว้
Claims (6)
1. วิธีการสำหรับกำหนดหาช่วงเวลาหรือตำแหน่งหน้าคลื่นแบบดิจิตอลที่แน่นอนของขบวนพัลส์ของสัญญาณในระบบโทรคมนาคม โดยมีลักษณะพิเศษที่ซึ่งสัญญาณที่เป็นพัลส์ (WT) จะอยู่ใน รูปขบวนพัลส์ที่เป็นคลื่นรูปสี่เหลี่ยม เปรียบเทียบ ขบวนพัลส์ดังกล่าวกับจำนวนหนึ่งของสัญญาณอ้างอิงที่เป็น คลื่นรูปสี่เหลี่ยมที่เคลื่อนไปในช่วงเวลาควบคู่กัน (RCLO-RCL3) เพื่อทำให้เกิดเป็นสัญญาณใหม่ (MSO-MS3) โดย ขึ้นอยู่กับการเปรียบเทียบดังกล่าว การเปรียบเทียบร่วมกัน ของสัญญาณใหม่ดังกล่าวในลักษณะดำเนินการที่เรียกว่าน้อยสุด ของส่วนมากสุด (MIX of MAX operation) สัญญาณซึ่งอัตราส่สน ของพลส์จะอยู่ใกล้ที่สุดกับอัตราส่สนพัลส์ที่กำหนดขึ้นจุ ถูกส่ง ไปยังตัวแปลงกลับแบบแอนนาล็อค/ดิจิตอล เพื่อวัตถุประสงค์ ของการแปลงกลับสัญญาณดังกล่าวที่อยู่ในรูปของดิจิตอล พร้อม ด้วยบิท (B1-B3) ที่เลือกมาจากสัญญาณดังกล่าวก่อนการแปลง กลับแบบแอนนาล็อค/ดิจิตอล ดังกล่าว ให้เป็นรหัสแบบไบนารี่ ซึ่งสามารถปรับให้ถูกต้องได้ในส่วนที่คลาดเคลื่อนไปขงอระบบ ที่เป็นผลมาจากความแตกต่างของความถี่ระหว่างความถี่ดัง กล่าว ความถี่อ้างอิง และ/หรือ ความถี่สัญญาณตัวอย่างของ ขบวนพัลส์ โดยการบวกเพิ่ม/ลบออกของชุดตัวเลขที่กำหนดขึ้น ไว้
2. การจัดเตรียมเพื่อดำเนินตามวิธีการดังระบในข้อถือสิทธิ ข้อ 1 เพื่อการกำหนดหาค่าของช่วงเวลาหรือตำแหน่งหน้าคลื่น แบบดิจิตอลที่แน่นอนของขบวนพัลส์ของสัญญาณในระบบโทรคมนาคม โดยมีลักษณะพิเศษที่ซึ่งสัญญาณ (WT) จะถูกจ่ายให้แก่อินพุท ของวงจรจำกัดสัญญาณ (L) เพื่อทำให้เกิดเป็นพัลส์ ซึ่ง ขบวนพัลส์ที่ถูกสร้างขึ้นเป็นคลื่นรูปสี่เหลี่ยมที่ได้จะ ถูกปล่อยออกจากเอาท์พุทขอวงจรจำกัดสัญญาณไปยังอินพุทตัวที่ หนึ่งของเกทแบบเอ็คคลูซีฟ-ออณ์ จำนวนหนึ่ง (ORO-OR3) ที่ ซึ่งสัญญาณนาฬิการอ้างอิง (RCLO-RCL3) จะถูกจ่ายไปยังอิน พุทตัวที่สองของแต่ละเกทดังกล่าว โดยสัญญาณนาฬิกาดังกล่าว จะถูกเคลื่อนไปตามลำดับของบช่วยเวลาเมื่อเทียบซึ่งกัน และกัน แต่ละเอาท์พุทของวงจรเกทดังกล่าวจะสร้างสัญญาณเอาท์ พุท (MSO-MS3) ขึ้นที่มีความถี่และอัตราส่วนของพัลส์ ซึ่ง อาจเป็นอัตราส่วนระหว่างสัญญาณบนอินพุทตัวที่หนึ่งและตัว ที่สองดังกล่าวที่ซึ่งสัญญาณเอาท์พุท (MSO-MS3) จากวงจรเกท ดังกล่าวที่มาจากวงจรเกทดังกล่าว (ORO-OR3) จะถูกจ่ายไป ยังอินพุทของมัลิเพลซเซอร์ (M) และอินพุทของวงจรเปรียบ เทียบ (CO) ซึ่งการดำเนินการแบบน้อยสุดของส่วนที่มากสุดจะ ถูกดำเนินไป ที่ซึ่งอัตราส่วนของพัลส์ของสัญญาณเอาท์พุท (MSO-MS3) จะถูกนำมาเปรียบเทียบซึ่งกันและกัน ซึ่งสัญญาณ เอาท์พุทสัญญาณหนึ่งที่มีค่าใกล้เคียงกับอัตราส่วนของพัลส์ ที่กำหนดจะถูกจ่ายเข้าไปโดยผ่านมัลติเพลซเซอร์ดังกล่าว (M) ไปยังอินพุทของตัวแปลงกลับแบบแอนนาล็อค/ดิจิตอล (AD) จากเอาท์พุทของขบวนพัลส์ดังกล่าวในรูปของดิจิตอล และถูก จ่ายไปที่จำนวนที่หนึ่งของอินพุทที่อยู่บนตัวแปลงกลับของ รหัส (CC) และที่ซึ่งตัวแปลงกลับรหัสดังกล่าวจะถูกรับอยู่ บนจำนวนที่สองของอินพุทที่มีบิทสัญญาณที่แน่นอน (B1-B3) ที่มาจากขบวนพัลส์ก่อนการแปลงกลับและแอนนาล็อค/ดิจิตอลดัง กล่าว และซึ่งสัญญาณที่อยู่บนจำนวนที่หนึ่งและจำนวนที่สอง ของอินพุทของตัวแปลงกลับรหัสจะถูกแปลงเป็นสัญญาณที่อยู่ใน รูปไบนารี่ ซึ่งจะถูกสร้างขึ้นที่เอาท์พุของตัวแปลงกลับดัง กล่าว
3. การจัดเตรียมตามข้อถือสิทธิ ข้อ 2 มีลักาณะพิเศาที่ ซึ่งบิดสัญญาณที่หาได้ดังกล่าว (B1-B3) จะประกอบด้วยบิทที่ มีความสำคัญมากที่สุดสามตัวของขบวนพัลส์ดังกล่าว
4. การจัดเตรียมตามข้อถือสิทธิ ข้อ 2 มีลักษณะพิเศษที่ ซึ่งค่าอัตราส่วนของพัลส์ที่กำหนดขึ้นจะมีค่าเป็น 50/50
5. การจัดเตรียมตามข้อถือสิทธิ ข้อ 2 มีลักษณะพิเศษที่ ซึ่งการเลื่อนไปของช่วงเวลาดังกล่าว ระหว่างสัญญาณความถี่ อ้างอิงจะเป็นที่ช่วงเวลาของสัญญาณนาฬิกาที่ 1/N เมื่อ จำนวนทั้งหมดของสัญญาณความถี่อ้างอิงเป็น N
6. การจัดเตรียมตามข้อถือสิทธิ ข้อ 2 มีลักษณะพิเศษที่ ซึ่งเพื่อจะทำให้ได้การกำหนดหาค่าที่ถูกต้องแน่นอนมากกว่า ของอัตราส่วนของพัลส์ดังกล่าว เอาท์พุทของวงจรเกท (ORO-OR3) จะถูกตอเข้ากับอินพุทที่เหมาะสมของตัวกรองที่ยอม ให้สัญญาณความถี่ต่ำผ่านได้ (LPO-LP3) และซึ่งเอาทุทของตัว กรองดังกล่าวจะถูกต่อเข้ากับอินพุทของวงจรเปรียบเทียบ (CO) และมัลติเพลซเซอร์ (M) ดังกล่าว (ข้อถือสิทธิ 6 ข้อ, 2 หน้า, 4 รูป)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH16656A true TH16656A (th) | 1995-09-27 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3656152A (en) | Improved a-d/d-a converter system | |
| SU1132805A3 (ru) | Цифроаналоговый преобразователь | |
| AU622552B2 (en) | A method and an arrangement for accurated digital determination of the time or phase position of a signal pulse train | |
| US20050068211A1 (en) | Ad conversion apparatus and method | |
| CA1124404A (en) | Autocorrelation function factor generating method and circuitry therefor | |
| US4194185A (en) | Digitizing a recurring analog signal | |
| US4144577A (en) | Integrated quantized signal smoothing processor | |
| FI98481B (fi) | Menetelmä ja laite analogisen sisääntulosignaalin muuttamiseksi ohjauskoodeiksi ja vastaavan ulostulosignaalin syntetisoimiseksi näiden ohjauskoodien ohjauksen alaisena | |
| SU1005321A2 (ru) | Устройство дл измерени уровн шума в паузах речи | |
| GB2031197A (en) | Pseudo-random noise generator | |
| JPH05211442A (ja) | アナログ・ディジタル変換器の試験方法 | |
| SU1691765A1 (ru) | Устройство дл определени частоты гармонического сигнала | |
| GB1113431A (en) | Improvement relating to radar apparatus | |
| SU1524173A1 (ru) | Устройство дл измерени динамических характеристик цифроаналоговых преобразователей | |
| SU1120352A1 (ru) | Анализатор случайных процессов | |
| SU1721810A1 (ru) | Устройство дл преобразовани бинарных сигналов | |
| SU1508350A2 (ru) | Дельта-модул тор | |
| JPS5772424A (en) | Digital-analogue converter | |
| SU762170A1 (ru) | Способ. аналого-цифрового преобразов и устройство для его осуществлен 1 | |
| SU703853A1 (ru) | Преобразователь угла поворота вала в код | |
| RU1805547C (ru) | Устройство дл транскодировани сигналов с адаптивной дельта-модул цией и импульсно-кодовой модул цией | |
| SU1626177A1 (ru) | Устройство дл измерени частоты гармонического сигнала | |
| SU1128181A1 (ru) | Способ преобразовани напр жений с трансформацией временного масштаба | |
| SU953590A1 (ru) | Преобразователь фазового сдвига в напр жение | |
| JPH02196535A (ja) | ユニークワード検出回路 |