TW200301352A - Light detection device, imaging device and device for depth capture - Google Patents

Description

20030I35E 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） (一） 發明所屬技術領域： 本發明係有關用以檢測光所入射的2維位置之光檢測裝 置、使用該光檢測裝置的攝像裝置、及使用該攝像裝置之深度 圖像取得裝置。 (二） 先前技術： 在以往的光檢測裝置中，一般係使用MOS型影像感知器等類 之固態攝像兀件’將攝像所獲得之畫像數據予以取入畫像記憶 體，再作畫像處理以檢測2維位置。 (三） 發明內容： 然而，上述之先前技術中，因爲需要用以儲存畫像數據的畫 像記憶體，所以裝置構成變成複雜。且，係在將畫像數據予以 儲存到畫像記憶體之後再執行演算處理以檢測2維位置，所以 2維位置的檢測處理花費時間。 本發明係有鑑於上述缺點所成者，其第1目的爲，可提供一 圖謀2維位置之檢測處理高速化及構成簡單化的光檢測裝置。 第2目的爲，提供一經使用該光檢測裝置而可圖謀2維位置 之檢測處理高速化及構成簡單化的攝像裝置。 第3目的爲，提供一經使用該攝像裝置而可抑制取得深度圖 像之演算速度爲低，且低消費電流及低發熱化之深度圖像取得 2o〇3〇i252 裝置。 而爲達成上述第1目的，有關本發明之光檢測裝置爲具有2 維排列的畫素之光感應區域，且在同一面內隣接地設置用以輸 出因應各入射光強度的電流之複數個光感應部分以構成1畫 素，在遍及2維排列中之被排列在第1方向的複數個畫素，構 成該各衋素之複數個光感應部分中之一側的光感應部分彼此 係被電性連接’在遍及2維排列中之被排列在第2方向之複數 個畫素中，構成該各畫素之複數個光感應部分之中的另側之光 感應部分彼此被電性連接。 在本發明之光檢測裝置中，入射至1個畫素的光係在構成該 畫素之複數個光感應部分被各自檢測，反應光強度的電流被各 光感應部分輸出。然後，因一側之光感應部分彼此係遍及在2 維排列中排列在第1方向的複數個畫素而被電性連接，所以來 自一側的光感應部分之電流輸出係被送往第1方向。且，遍及 另側之光感應部分彼此係在2維排列中排列在第2方向的複數 個畫素而被電性連接，所以來自另側的光感應部分之電流輸出 係被送往第2方向。 如此一來，由於來自一側的光感應部分之電流輸出係被送往 第1方向，同時來自另側的光感應部分之電流輸出係被送往第 2方向，所以可各自獨立地獲得在第1方向之亮度提問檔 (P r 〇 f 1 ] e )及在第2方向之亮度提問檔。其結果，係以在1畫 素配設複數個光感應部分之所謂的極爲簡單的構成，而可高速 地檢測入射光之2維位置。 又’各光感應部分係包含有第1導電型半導體所構成之半導 20030X352 體基板部分，及形成在半導體基板部分之第2導電型半導體區 域，而第2導電型半導體區域從光入射方向看係略呈三角形 狀，且在1畫素中係彼此一邊隣接而形成者爲佳。在此構成之 場合，當把複數個光感應部分配設在1畫素內之際，各光感應 部分之面積會減少的情形可加以抑制。 又，各光感應部分係包含有第1導電型半導體所構成之半導 體基板部分，及形成在半導體基板部分之第2導電型半導體區 域，而第2導電型半導體區域從光入射方向看係略呈長方形 狀，且在1畫素中係長邊隣接而形成者爲佳。在此構成之場 合，當把複數個光感應部分配設在1畫素內之際’各光感應部 分之面積會減少的情形可加以抑制。 又，遍及排列於第1方向的複數個畫素以將一側的光感應部 分彼此電性連接的配線係，在畫素間第1方向被延伸設置’遍 及排列於第2方向的複數個畫素以將另側之光感應部分彼此電 性連接的配線係在畫素間第2方向被延伸設置者爲較佳。在此 構成之場合，不因配線而妨害光對光感應部分之入射，可抑制 檢測感度之降低。 且，各光感應部分係包含有第1導電型半導體所構成之半導 體基板部分，及形成在半導體基板部分之第2導電型半導體區 域，第2導電型半導體區域係每1畫素被4分割，在其分割的 境界上係設置有遍及排列於第1方向的複數個畫素以將一側之 光感應部分彼此電性連接的配線、及遍及排列於第2方向的複 數個畫素以將另側之光感應部分彼此電性連接的配線，每1 畫素被4分割的第2導電型半導體區域係對角彼此被連接至配

2003D135E 線者爲佳。 且，各光感應部分係包含有第1導電型半導體所構成之半導 體基板部分，及形成在半導體基板部分之第2導電型半導體區 域，而第2導電型半導體區域從光入射方向看係略呈4角形以 上的多角形狀，且在1畫素中係1邊隣接而形成者爲佳。在將 複數個光感應部分配設在1畫素內之際，各光感應部分之面積 會減少的情形可加以抑制。且，各光感應部分之對面積的周圍 長減少，毎單位面積換算的暗電流被減低。 又，一側之光感應部分的第2導電型半導體區域及另側之光 感應部分的第2導電型半導體區域係並設於與1畫素中第1 方向和第2方向交叉的第3方向者爲佳。在此構成之場合，於 排列在第1方向的複數個畫素間中被電性連接之一側的光感應 部分群，及排列於第2方向的複數個畫素間中被電性連接之另 側的光感應部分群中，對應各光感應部分群的中心部分之光感 應部分會集中，可提升解像度。 此外，第2導電型半導體區域從光入射方向看係排列成蜂嵩 狀者爲佳。在將複數個光感應部分配設在1畫素內之際，更能 抑制各光感應部分的面積減少。且，幾何學的對稱性高，用以 形成第2導電型半導體區域之遮罩因位置偏差所致之不均一 性係可得以抑制。 此外再具有以下之構成更佳：即、第1移位暫存器，在第2 方向依序讀出在第1方向排列之複數個畫素間被電性連接的 一側之光感應部分群所輸出的電流；第2移位暫存器’在第1 方向依序讀出在第2方向排列之複數個畫素間被電性連接的 -9- 20030X352 另側之光感應部分群所輸出的電流；第1積分電路’依序輸入 由第1移位暫存器所依序讀出的來自各一側的光感應部分群 之電流輸出，將其電流輸出變換爲電壓値且輸出；第2積分電 路，依序輸入由第2移位暫存器所依序讀出之來自各另側之光 感應部分群的電流輸出’將其電流輸出變換爲電壓値且輸出。 在此構成之場合’可以極簡易的構成來獲得在第1方向之亮度 提問檔和在第2方向之亮度提問檔。 此外再具有以下之構成更佳：即、第1積分電路，係對應在 第1方向排列的複數個畫素間中被電性連接的一側之光感應 部分群而設置，將對應之一側的光感應部分群所輸出的電流變 換爲電壓輸出，再將電壓値輸出；第1 CDS電路（相關双重取 樣；Cor re 1 a t ed Double S a πι p 1 i n g )，係對應第 1 積分電路 而設置，把對應之第1積分電路所輸出之電壓値變化量其對應 的値之電壓予以輸出；第1取樣保持電路，係對應第1 CDS電 路而設置，將來自對應之第1 CDS電路所輸出的電壓輸出予以 保持且輸出；第1最大値檢測電路，檢測第1取樣保持電路各 自所輸出之電壓輸出的最大値；第1 A / D變換電路，依序輸入 第1取樣保持電路各自所輸出之電壓輸出，依第1最大値檢測 電路所檢測之最大値將其電壓輸出變換爲數位値，將其數位値 輸出；第2積分電路，係對應被排列在第2方向的複數個畫素 間被電性連接的另側之光感應部分群而設置，係把對應之另側 的光感應部分群所輸出的電流變換爲電壓輸出，將該電壓値輸 出；第2CDS電路’係對應第2積分電路而設置，係輸出由對 應之第2積分電路所輸出電壓値變化量其對應的値之電壓；第 -10-

2003GX35E 2取樣保持電路’係對應第2 C D S電路而設置，係保持且輸出 由對應之第2CDS電路所輸出的電壓輸出；第2最大値檢測電 路’係檢測第2取樣保持電路各自所輸出的電壓輸出之最大 値；第2 A / D變換電路，係依序輸入第2取樣保持電路各自所 輸出之電壓輸出’再依第2最大値檢測電路所檢測的最大値， 將其電壓輸出變換爲數位値，再將其數位値輸出。在此構成之 場合，即便第1積分電路及第2積分電路各自依積分動作而具 有不同的雜訊誤差，依第1CDS電路及第2CDS電路，雜訊誤差 會被消除。且，不僅在入射光感應部分的光強度爲大，即使光 強度爲小之場合、A / D變換的分辨率也成爲優越者。其結果可 以高精度地獲得在第1方向之亮度提問檔和在第2方向之亮度 提問檔。 又，爲達成上述第1目的，有關本發明之光檢測裝置係具有 光感應區域的光檢測裝置，光感應區域係包含有：複數個第] 光感應部分，遍及第1方向而相互被電性連接；複數個第2光 感應部分，遍及與第1方向交叉的第2方向而相互地被電性連 接，複數個第1光感應部分及複數個第2光感應部分係以2 維混合的狀態排列在同一面內爲其特徵。 有關本發明之光檢測裝置中，入射至光感應區域的光係在任 一第1光感應部分及第2光感應部分中被檢測，因應光強度的 電流係被輸入至各光感應部分。然因第1光感應部分彼此係遍 及第1方向被電性連接，所以來自第1光感應部分的電流輸出 係被送往第1方向。且因第2光感應部分彼此係遍及第2方向 被電性連接，所以來自第2光感應部分的電流輸出係被送往第 -11-

2003DI35E 2方向。如此一來’來自第1光感應部分的電流輸出係被送往 第1方向，同時來自第2光感應部分的電流輸出係被送往第2 方向，所以可各自獨立地獲得在第1方向之亮度提問檔和在第 2方向之亮度提問檔。此結果’以複數個第1光感應部分及複 數個第2光感應部分作2維混合狀態排列在同一面內之極簡易 之構成，可高速地檢測入射光之2維位置。 又，複數個第1光感應部分及複數個第2光感應部分係’在 第1方向或第2方向交互地排列較佳。在此構成之場合’當把 複數個第1光感應部分及複數個第2光感應部分，以2維混合 狀態排列在同一面內之際’各光感應部分之面積減少的情形可 加以抑制。 又，複數個第1光感應部分及複數個第2光感應部分係在交 叉於第1方向和第2方向的第3方向交互地排列者爲佳。 在此構成之場合，在遍及第1方向之相互地被電性連接的第 1光感應部分群及遍及第2方向之相互地被電性連接的第2光 感應部分群中，對應各光感應部分群的中心部分之光感應部分 會集中，可提升解像度。 又，各光感應部分從光入射方向看係排列蜂窩狀者爲佳。在 此構成之場合，當把複數個第1光感應部分和複數個第2光感 應部分以2維混合的狀態排列在同一面內之際，更可抑制各光 感應部分之面積減少。且，幾何學的對稱性高，用以形成第2 導電型半導體區域之遮罩因位置偏差所致之不均一性可得以 抑制。 又，各光感應部分係包含有第1導電型半導體所構成之半導 -12- 20030X352 體基板部分，及形成在半導體基板部分之第2導電型半導體區 域，第2導電型半導體區域從光入射方向看係略呈多角形狀’ 且相互1邊隣接而形成者爲佳。在此構成之場合，當把複數個 第1光感應部分和複數個第2光感應部分以2維混合的狀態排 列在同一面內之際，可抑制各光感應部分之面積減少。此外’ 將第2導電型半導體區域的形狀設定爲4角形以上的多角形狀 之場合，各光感應部分的面積所相對之周圍長度係減少’毎單 位面積換算的暗電流被減低。 且，用以將第1光感應部分彼此作電性連接的配線係’在各 光感應部分間第1方向被延伸設置，而用以將第2光感應部分 彼此作電性連接的配線係，在各光感應部分間第2方向被延伸 設置者爲佳。在此構成之場合，不因各自的配線而妨害光對光 感應部分之入射，可抑制檢測感度之降低。 又，再具有如下之構成更佳：即、第1移位暫存器，在該第 2方向依序讀出來自、遍及該第1方向之相互被電性連接的第 1光感應部分群之電流輸出；第2移位暫存器’在該第1方向 依序讀出來自、遍及該第2方向之相互被電性連接的第2光感 應部分群之電流輸出；第1積分電路，依序輸入該第1移位暫 存器所依序讀出之來自該各第1光感應部分群之電流輸出，將 其電流輸出變換爲電壓輸出；第2積分電路，依序輸入該第2 移位暫存器所依序讀出之來自該各第2光感應部分群之電流 輸出，將其電流輸出變換爲電壓輸出。在此構成之場合，可以 極簡易的構成來獲得在第1方向之亮度提問檔和在第2方向之 亮度提問檔。

2003GI35E

又，再具有如下之構成更佳：即、第1積分電路，係對應遍 及該第1方向之相互電性連接的第1光感應部分群而設置，用 以把來自要對應之第1光感應部分群之電流輸出變換爲電壓 輸出，再將電壓値輸出；第1 CDS電路，係對應該第1積分電 路而設置，用以輸出因應要對應之第1積分電路所輸出之電壓 値變化量之値的電壓；第1取樣保持電路，係對應該第1 CDS 電路而設置，用以保持且輸出要對應之第1 CDS電路所輸出之 電壓輸出；第1最大値檢測電路，用以檢測該第1取樣保持電 路各自所輸出之電壓輸出的最大値；第1 A / D變換電路，依序 輸入該第1取樣保持電路各自所輸出之電壓輸出，依據該第1 最大値檢測電路所檢測之最大値、將其電壓輸出變換爲數位 値，再將其數位値輸出；第2積分電路，係對應遍及該第2 方向之相互電性連接的第2光感應部分群而設置，用以把來自 要對應之第2光感應部分群之電流輸出變換爲電壓輸出，再將 該電壓値輸出；第2CDS電路，係對應該第2積分電路而設置， 用以輸出因應要對應之第2積分電路所輸出之電壓値變化量 之値的電壓；第2取樣保持電路，係對應該第2CDS電路而設 置，用以保持且輸出要對應之第2CDS電路所輸出之電壓輸 出；第2最大値檢測電路，用以檢測該第2取樣保持電路各自 所輸出之電壓輸出的最大値；第2 A / D變換電路，依序輸入該 第2取樣保持電路各自所輸出之電壓輸出，依據該第2最大値 檢測電路所檢測之最大値、將其電壓輸出變換爲數位値，再將 其數位値輸出。在此構成之場合，即便第]積分電路及第2 積分電路各自具有依積分動作之不同的雜訊誤差，依第]CDS -14-

2003GI35E 電路及第2CDS電路可將雜訊誤差消除。又，不僅是入射至光 感應部分的光強度爲大時之場合，在光強度爲小之場合時其 A / D變換的分辨率也優越者。其結果，可高精度地獲得在第1 方向之亮度提問檔及在第2方向之亮度提問檔。 爲達成上述第2目的，有關本發明之攝像裝置特徴爲，該光 檢測裝置被2維排列。 在本發明之光檢測裝置中，該光檢測裝置因被2維排列，因 而能以極簡易的構成高速地檢測入射光之亮度提問檔。 又，再具有如下之構成更佳：即、第1移位暫存器，係在2 維排列中之由排列在第2方向的複數個該光檢測裝置所構成 之各光檢測裝置群中，在第2方向依序讀出，遍及排列在第1 方向的複數個畫素間被電性連接的一側之光感應部分群所輸 出的電流；第1積分電路，係設置於由排列在第2方向的複數 個光檢測裝置所構成之各光檢測裝置群，依序輸入由第1移位 暫存器所依序讀出之來自各一側的光感應部分群的電流輸 出，將其電流輸出變換爲電壓輸出；第2移位暫存器，係在2 維排列中之由排列在第1方向的複數個光檢測裝置所構成之 各光檢測裝置群中，在第]方向依序讀出，遍及排列在第2 方向的複數個畫素間被電性連接之另側的光感應部分群所輸 出的電流；第2積分電路，係設置於由排列在第1方向的複數 個光檢測裝置所構成之各光檢測裝置群，依序輸入由第2移位 暫存器所依序讀出之來自各另側的光感應部分群的電流輸 出’將其電流輸出變換爲電壓輸出。 爲達成上述第3目的，本發明之深度圖像取得裝置的特徴爲 20030X352 具有：視差量抽出手段，該攝像裝置具有規定間隔被成對配 置，依據來自第1積分電路及第2積分電路之電壓輸出以抽出 在各光檢測裝置中之視差量；距離演算手段，依據由視差量抽 出手段所抽出之視差量，演算到各光檢測裝置中之被測定物爲 止的距離；深度圖像生成手段，依據由距離演算手段所演算之 距離，生成深度圖像。 有關本發明之深度圖像取得裝置中，在攝像裝置所含有的各 光檢測裝置中，用以取得深度圖像處理之數據量係極少就結 束。其結果可抑制取得深度圖像之演算速度爲低，且圖謀低消 費電流及低發熱化。 (四）實施方式 有關本發明實施形態之光檢測裝置係參照圖面加以説明。 又，在説明中，同一要素或具有同一機能的要素係使用同一符 號，且重複的説明係加以省略。以下，參數Μ及N係各自設定 爲2以上的整數。且，只要不特別明示，參數m設定爲1以上 Μ以下的任葸整數，參數n設定爲1以上n以下的任意整數。 第1圖係表示本實施形態之光檢測裝置的槪念構成圖。本實 施形感之光檢測裝置]係如第1圖所示，爲具有光感應區域 1 0、第1信號處理電路2 0、以及第2信號處理電路3 ◦。 光感應區域1 0係，畫素1 1 ηι n爲Μ行N列的2維排列。1畫 素係把用以對應各個入射光的強度之電流予以輸出的光感應 部分1 （第1光感應部分）及光感應部分〗3ηιη (第2光感應 邰分）在同一面内隣接地配設而構成。依此，在光感應區域 -16- 200301352 10中，光感應部分12"及光感應部分13ron係成爲以2維混合 狀態排列在同一面內。 遍及2維排列中之排列在第1方向的複數個畫素1 1 μ〜 1 1 ，1 121〜1 1 2Ν，. . .，1 1 〜1 ，構成該各畫素1 1"的複數 個光感應部分1 2mn、1 3mn中一側的光感應部分1 2mn彼此（例如 一側的光感應部分1 2 u〜1 2 ! 係相互被電性連接。且遍及2 維排列中之排列在第2方向的複數個畫素1 1 μ〜1 1 Μ ·· 1 1 12〜 11M2，. . .，lllN〜11ΜΝ，構成該各畫素的複數個光感應部 分1 2mn、1 3mn中另側的光感應部分1 3mn彼此（例如，另側之光 感應部分1 3 Μ〜1 3 Μ 1 )係相互被電性連接。 在此，依第2圖及第3圖，針對光感應區域10的構成加以 説明。第2圖係表示光檢測裝置所包含之一光感應區域的例子 之平面圖，第3圖係沿著第2圖之m - m線的斷面圖。又，在 第2圖中，保護層4 8的圖示省略。 光感應區域1 〇係包含有P型（第1導電型）半導體所構成 之半導體基板40,及形成在該半導體基板40的表層之N型（第 2導電型）半導體區域41、42。依此，各光感應部分1 2mn、1 3mn 係包含有半導體基板40部分、及一組第2導電型半導體區域 4 1、4 2，發光二極體係被構成。第2導電型半導體區域4 1、 4 2係如第2圖所示’從光入射方向看係略呈三角形狀，且在1 畫素中、2個區域4 1、4 2係彼此一邊隣接而形成。半導體基 板4 0係設爲接地電位。又，光感應區域1 〇係構成爲含有N 型半導體所構成之半導體基板、及形成在該半導體基板之表層 的p型半導體區域之搆成也*5]以。區域4 1 (光感應部分1 2 m n ) -17-

2003G135E 及區域4 2 (光感應部分1 3 )係如第2圖所示，爲在第1方 向及第2方向交互地排列著。且，區域4 1 (光感應部分1 ) 及區域42 (光感應部分1 )係，在交叉於第1方向和第2方 向之（例如4 5 °交叉）第3方向及第4方向上交互地排列著。 在半導體基板4 0和區域41、4 2上形成有第1絶縁層4 3， 透過形成在此第1絶縁層4 3的通孔，第1配線4 4係電性連接 至一側的區域41。又，透過形成在第1絶縁層4 3的通孔，電 極45係電性連接至另側的區域42。 在第1絶縁層43上形成有第2絶縁層46，透過形成在此第 2絶縁層46的通孔，第2配線47係被電性連接至電極45。依 此，另側的區域4 2化係，透過電極4 5而被電性連接至第2 配線47。 在第2絶縁層46上形成有保護層48。第1絶縁層43、第2 絶縁層46及保護層48係由S 1 〇2或S i N等所構成。第1配線 4 4、電極4 5及第2配線4 7係由A 1等金屬所構成。 第1配線44係把在各畫素1 1 mn中之一側的區域4 1朝第1 方向作電性連接者，在畫素1 1 μ間第1方向被延伸設置。如 此一來，藉由以第1配線44接續在各畫素1 1 mn中之一側的區 域4 1，遍及2維排列中之排列在第1方向的複數個晝素1 1 ,; 〜1 1 1 N，1 1 2】〜1 ] 2 N，. . .，1 1 Μ〜1 1 M N，一側的光感應部分1 2 m η (例如一側之光感應部分]2 j 1〜1 2 , rO彼此係被電性連接，於 光感應區域10中構成爲在第1方向長長地延伸之光感應部。 在此第]方向長長地延伸的光感應部係成爲Μ列。 第2配線4 7係把在各畫素I 1 的另側之區域4 2朝第2方 -18-

2003GI35E 向作電性連接者’係在畫素1 間第2方向被延伸設置。如 此一來，藉由以第2配線47接續在各畫素Π 中之另側的區 域42，遍及2維排列中之排列在第2方向的複數個畫素1 1 ,1 〜11M丨，11丨2〜11M2，. · .，11b〜11關，另側之光感應部分I3mn 彼此（例如，另側之光感應部分1 3 μ〜1 3M1 )係被電性連接， 於光感應區域1 〇中構成在第2方向長長地延伸之光感應部。 在此第2方向長長地延伸的光感應部係形成爲N行。 又，在光感應區域10中，上述在第1方向長長地延伸之Μ 列的光感應部及在第2方向長長地延伸之Ν行的光感應部係形 成在同一面上。 區域4 1、4 2的形狀係不受限爲第2圖所示之略三角形狀者， 如第4〜8圖所示，也可爲其他的形狀。 第4圖所示之第2導電型半導體區域（光感應部分），其從 光入射方向看係略呈長方形狀，在1畫素中、2個區域4 1、4 2 係形成長邊相互被隣接。區域4 1 (光感應部分1 2mn )及區域 4 2 (光感應部分1 3 )係在第2方向交互地排列著。如第4圖 所示’即使毎1畫素中第1方向及第2方向的第2導電型半導 體區域的面積不同，只要在畫素間各自的方向爲一定即可。亦 gp ’以同一方向延伸之全部的配線各自被接續之光感應區域的 總面積若相同即可。 第5圖所示之第2導電型半導體區域（光感應部分）係，呈 ^ Η角形狀之一側的區域41係在第丨方向被連續地形成。另 側之區域42係呈略三角形狀，在各畫素1 1 ηιη間獨立地形成。 區域4 1 (光感應部分u _ )及區域42 (光感應部分丨3mn )係 -19-

2003GI35E 在第2方向交互地排列著。此外，將一側的區域41在第1方 向連續形成之場合’雖然不一定荽設置第1配線44，但是考 量到伴隨著串聯電阻之増加會降低讀出速度之故，以第1配線 44電性連接各區域41者較好。 第6圖所不之第2導電型半導體區域（光感應部分）係由毎 1畫素4個區域4 1 a、4 1 b、4 2 a、以及4 2 b所構成，位在對角 位置的區域爲一對，以第1配線4 4或第2配線4 7作電性連接。 區域4 1 (光感應部分1 2mn )及區域42 (光感應部分1 )係 在第1方向及第2方向交互地排列著。且，區域41(光感應 部分1 )及區域42 (光感應部分1 3mn )係在第3方向及第4 方向交互地排列著。 第7圖所示之第2導電型半導體區域（光感應部分）係形成 2個梳子狀的區域4 1、4 2相互嚙合。 第8圖所示之第2導電型半導體區域（光感應部分）係’從 光入射方向看略呈4角形以上的多角形狀（例如8角形狀）， 在1畫素中形成1邊被隣接。然後，區域41及區域4 2係在1 畫素中並設於與第！方向和第2方向交叉的第3方向’而從光 入射方向看係排列蜂嵩狀。亦即，區域4 1 (光感應部分1 2mn ) 及區域42 (光感應部分；[3mn)保’在第3方向及桌4方向乂 互地排列著。 接著，依第9圖及第1 0圖，針對第1信號處理電路2 0及第 2信號處理電路3 〇的構成加以説明。第9圖係表示第.1信號 處理電路之槪略構成圖，第1 0圖係表示第2信號處理電路之 槪略構成圖。 -20- ^00301352 第1信號處理電路2 0係，把入射至光感應區域1 〇的光其在 第2方向之亮度提問檔表示的電壓1予以輸出。第2信號處 理電路3 0係，把入射至光感應區域1 〇的光其在第1方向之亮 度提問檔所表示的電壓V…予以輸出。第1信號處理電路20 及第2信號處理電路30係能以相同時序動作，也可以時間序 列順序獨立地動作。 第1信號處理電路20如第9圖所示，係包含有：第1開關 元件2 1，係對應排列在第1方向之複數個畫素1 1 11〜Π ! N，1 121 〜1 1 2 N，. . .，1 1 Μ 1〜1 1 Μ N間被電性連接之一側之光感應部分1 2 m η 群（由一側之第2導電型半導體區域41所構成，在第1方向 長長地延伸之Μ列的光感應部）而設置；第1移位暫存器22， 在第2方向依序讀出，來自排列在第1方向之複數個畫素1 1 , ^ 〜1 1 ，1 1 η〜1 12Ν，. · ·，1 1M1〜1 1ΜΝ間被電性連接之一側之光 感應部分1 2mn群的電流；第1積分電路2 3，依序輸入由第1 移位暫存器2 2所依序讀出之來自各一側之光感應部分1 2 m n群 的電流，將其電流變換爲電壓而輸出。 第1開關元件2 1係受控於由第1移位暫存器2 2所輸出的位 移信號（Hm )而依序被關閉。透過關閉第1開關元件21，配 列在第1方向之複數個畫素1 1 i 1〜丨],N，1丨21〜1 1 2N，…，1 i , 〜1 1 u間之被電性連接之一側的光感應部分1 2mn群所蓄積的 電荷係成爲電流，透過第1配線44及第1開關元件2 1而對第 1積分電路23輸出。第1移位暫存器22係被控制電路（未圖 示）所輸出的信號Φ “，Φ Η2，φ Hsl控制其動作，而依序關閉 第1開關元件21。 •21-

2003GI35E 第1積分電路23係具有：放大器24，輸入來自於在第1方 向排列之複數個1 1 Η〜1 1】N，11 2 I〜1 1 2N，. · .，1 1Μ!〜1 1MN間被 電性連接之一側的光感應部分1 2 m n群的電流輸出’將輸入之 電流輸出的電荷予以放大；電容元件2 5，一側之端子連接於 放大器24的輸入端子，另側之端子連接於放大器24的輸出端 子；開關元件2 6，一側之端子連接於放大器2 4的輸入端子， 另側之端子連接於放大器2 4的輸出端子，當由控制電路所輸 出之重置信號Φ H ^ μ爲有效値時則成爲「Ο N」狀態，而重置 信號Φ η 〃 s。t爲非有效値時則成爲「OFF」狀態。 第1積分電路23係在開關元件26爲「ON」狀態時，將電容 元件2 5放電且初始化。一方面，第1積分電路2 3係在開關元 件2 6爲「OFF」狀態時，把排列在第1方向之複數個畫素1 1 ! 1 〜1 1 ! N ’ 11 2!〜1 1 2 N，1 1 M〜1 1 M N間被電性連接之一側的光感應 部分1 2mn群其所輸入到輸入端子之電荷予以蓄積於電容元件 2 5，將對應其蓄積的電荷之電壓^，由輸出端子加以輸出。 第2信號處理電路3 0如第1 0圖所示，係包含有：第2開關 元件3 1，係對應在第2方向排列的複數個1 1 η〜1 1 MI，1 1 12〜 1 1m2’ · . · ’ 1 1 1N〜1 k間之被電性連接的另側之光感應部分1 3mn 群（由另側之第2導電型半導體區域4 2所構成、在第2方向 長長地延伸之N行的光感應部）而設置；第2移位暫存器3 2， 在第1方向依序讀出在第2方向排列的複數個畫素π η〜 Πμι ’ 1 1 12〜1 1 Μ2，· · .，I] ικ〜1 1㈣間之被電性連接的另側之光 感應部分]3 ^群所輸出的電流；第2積分電路3 3，依序輸入 由第2移位暫存器3 2所依序讀出之來自各另側之光感應部分 -22- 20030X352 1 3mn群的電流，把其電流變換爲電壓而輸出。 第2開關元件3 1係受控於由第2移位暫存器3 2所輸出的位 移信號（Vn )而被依序關閉。透過關閉第2開關元件3 1，排 列於第2方向的複數個畫素11】I〜1 1M,，1 1 ,2〜1 1M2，. . .，1 1 ; N 〜1 1間被電性連接的另側之光感應部分1 群所蓄積的電 荷係成爲電流，透過第2配線4 7及第2開關元件3 1被輸出至 第2積分電路3 3。第2移位暫存器3 2係被控制電路所輸出的 信號Φ v!，Φ V2，Φ 控制其動作而依序關閉第2開關元件 31 ° 第2積分電路3 3係具有：放大器3 4，係輸入來自排列在第 2方向的複數個畫素1 1 η〜1 1 μ !，1 1】2〜1 1M2，. . .，1 1 , N〜1 1MN 間被電性連接的另側之光感應部分1 群的電流輸出，將輸 入之電流輸出的電荷予以放大；電容元件3 5，一側的端子被 接續至放大器3 4的輸入端子，另側的端子被接續至放大器3 4 的輸出端子；開關元件3 6，一側之端子接續於放大器3 4的輸 入端子，另側的端子接續於放大器3 4的輸出端子，在控制電 路所輸出之重置信號Φ 爲有效値時成爲「ON」狀態，重 置信號Φ v 1 〃。，爲非有效値時成爲「OFF」狀態。 第2積分電路3 3係在開關元件3 6爲「ON」狀態時，將電容 元件3 5放電且初始化。一方面，第2積分電路3 3係在開關元 件3 6爲「OFF」狀態時，把在第2.方向排列之複數個畫素1 1 !: 〜1 1 I、u，]] ! 2〜Π Μ 2，. . .，1 1 B〜1 1 Μ間之由被電性連接的另側 之光感應部分1 3“群輸入至輸入端子的電荷予以蓄積在電容 元件35,將其蓄積的電荷所對應之電壓Vu,，由輸出端子加以 - 23- 200301352 輸出。 以下依據第1 1A圖〜第1 1 I圖及第1 2A圖〜第1 21圖，針對 第1信號處理電路2 0及第2信號處理電路3 0的動作加以説 明。第1 1 A圖〜第1 1 I圖係用以説明第1信號處理電路的動作 之時序流程圖，第1 2 A圖〜第1 2 I圖係用以説明第2信號處理 電路之動作的時序流程圖。 當自控制電路對第1移位暫存器2 2輸入開始信號φ η s,後（參 照第1 1 A圖），則具有對應自信號φ H2上昇至信號φ H1降下爲 止期間之脈衝寛度的位移信號（H m )係依序被輸出（參照第 11B圖，第11C圖，及第11E圖〜第11H圖）。由第1移位暫 存器2 2對要對應之第1開關元件2 1輸入位移信號（H m )之後， 第1開關元件2 1係依序關閉，在對應之一側的光感應部分1 2mn 群所蓄積的電荷係成爲電流而依序被輸出至第1積分電路2 3。 第1積分電路2 3被輸入有來自控制電路之重置信號φ Η, ε… (參照第1 1 D圖）。在重置信號φ ηt爲「0FF」狀態的期間， 在對應之一側的光感應部分1 2mn群所蓄積之電荷係蓄積於電 容元件2 5 ’對應所蓄積之電荷量的電壓H。u t係自第1積分電 路2 3依序被輸出（參照第1丨I圖）。此外，第1積分電路2 3 係在重置信號Φ η ,。e,爲「ON」狀態時、將開關元件2 6關閉且 將電容元件2 5初始化。 如此一來，排列在第1方向之複數個畫素！丨！ ！〜丨丨！ N，〗！ 2! 〜1 1 2N’ · · · 5 1 1 μ〜1 1 ^間被電性連接的一側之光感應部分]2mn 群所蓄積的電荷（電流）其所對應之電壓，係，依序作爲時 間序列數據，由第1信號處理電路20輸出至對應的一側之各 •24-

20030I35E 光感應部分1 2mn。此時間序列數據係表示在第2方向之亮度提 問檔。 當第2移位暫存器3 2被輸入來自控制電路之開始信號φ v s t 之後（參照第1 2 A圖），則具有對應自信號φ v 2之上昇至信號 Φ V 1降下爲止期間之脈衝寛度的位移信號（Vn )係依序被輸 出（參照第12B圖，第12C圖，及第12E〜12H圖）。由第2 移位暫存器3 2對要對應之第2開關元件3 1輸入位移信號（Vn ) 之後’第2開關元件31係依序關閉，在對應之另側之光感應 邰分1 3 m n群所畜積之電荷係成爲電流而被依序輸出至第2積 分電路3 3。 第2積分電路3 3係被輸入有來自控制電路之重置信號φ V"…（參照第12D圖）。在重置信號φ v,esel爲「OFF」狀態的 期間’在對應之另側之光感應部分1 群所蓄積的電荷係蓄 Ϊ貝於電谷兀件3 5，對應所蓄積之電荷量的電壓V。u!係自第2 積分電路3 3依序被輸出（參照第1 2 I圖）。此外，第2積分 電路3 3係在重置信號φ v t爲「on」狀態時、將開關元件3 6 關閉且將電容元件3 5初始化。 如此一來’排列在第2方向之複數個畫素1 1 η〜1 1 μ !，1 1 ,2 〜1 1 ^，. . ·，1 1 u〜1 lu間之由電性連接的另側之光感應部分 1 3mn群所蓄積之電荷（電流）其對應的電壓係，依序作爲 時間序列數據由第2信號處理電路3 0輸出至對應的另側之各 光感應部分1 3^群。此時間序列數據係表示在第1方向之亮 度提問檔者。 如同以上，在本實施形態之光檢測裝置！中，入射至1畫素 -25〜 20030X352 1 lmn的光係，構成該畫素1 1"的複數個光感應部分12mn、13mn 各自因應光強度的電流係被輸出至各光感應部分12mn、13mn ° 然因一側之光感應部分1 2mn彼此係遍及2維排列中之在第1 方向排列的複數個畫素1 1 Μ〜1 1 I N，1 1 2 !〜1 1 2N，· . . ’ 1 1M〜1 1 0 而被電性連接，所以由一側之光感應部分1 2mn所輸出之電流 係被送至第1方向。且因另側之光感應部分1 3mn彼此係遍及2 維排列中之在第2方向排列的複數個畫素1 1 ! I〜Π M !，1 1 ! 2〜 1 1M2，. . .，1 1 u〜1 1而被電性連接，所以由另側之光感應部 分13mn所輸出之電流係被送至第2方向。如此一來，因爲由 ~側之光感應部分1 2mn所輸出之電流係被送至第1方向，同 時由另側之光感應部分1 3mn所輸出之電流係被送至第2方 向，所以可各自獨立獲得在第1方向之亮度提問檔和在第2 方向之亮度提問檔。其結果，可以在1畫素內配設複數個光感 應部分1 、1 3 之極簡單構成予以高速地檢測入射光之2維 位置。 又，在本實施形態之光檢測裝置1中，各光感應部分1 2 m n、 13mn係包含半導體基板40部分和第2導電型半導體區域41、 42，第2導電型半導體區域41、42從光入射方向看係略呈三 角形狀，在1畫素中，係相互地一邊形成隣接。依此，在把複 數個光感應邰分1 2 m η、1 3 m η配設於1畫素內之際，各光感應部 刀、1 2 m η、1 3 m η (弟2導電型半導體區域4 1、4 2 )的面積減少的 情形可加以抑制。 又，在本實施形態之光檢測裝置1中，第2導電型半導體區 域4 1、4 2從光入射方向看係略呈長方形狀，在1畫素中，長 -26- 20030X352 邊係形成隣接。依此，在把複數個光感應部分1 2mn、1 3m配設 在1晝素內之際，各光感應部分1 2mn、1 3“（第2導電型半導 體區域4 1、42 )的面積減少之情形可加以抑制。 又，在本實施形態之光檢測裝置1中，第2導電型半導體區 域4 1、4 2係’從光入射方向看係略呈4角形以上的多角形狀， 在1晝素中，1邊係形成隣接。依此，在把複數個光感應部分 12mn、13mn (第2導電型半導體區域41、42)配設於1畫素內 之際，各光感應部分1 2 m n、1 3 m n的面積減少情形可加以抑制。 且，各光感應部分12mn、13mn的面積所對應的周圍長係減少， 毎單位面積換算的暗電流被降低。此外，也可採用4角形以上 之多角形狀、及菱形形狀。 又，在本實施形態之光檢測裝置1中，第2導電型半導體區 域41、42係在1畫素中，被並設於與第1方向及第2方向交 叉的第3方向。依此，在一側之光感應部分1 2mm群及另側之 光感應部分13^群中，對應各光感應部分12mn、13^群的中心 部分之光感應部分1 2 m n、1 3 m n係變集中而可提升解像度。 又，第2導電型半導體區域4 1、4 2從光入射方向看係排列 成蜂窩狀。依此，在把複數個光感應部分1 2mn、1 (第2導 電型半導體區域4 1、4 2 )配設於1畫素內之際，各光感應部 分1 、1 3〃的面積減少情形可加以抑制。又，幾何學的對稱 性高，用以形成第2導電型半導體區域4 1、42 (光感應部分 1 2mm、1 3mm )之遮罩因位置偏差所致之不均一性係可得以抑制。 又，在本實施形態之光檢測裝置1中，第1配線4 4係在畫 素1 1 間第1方向被延伸設置，第2配線4 7係在畫素1 1 間 -27-

20030I35E 第2方向被延伸設置。依此，藉由各自的配線4 4、4 7、係可 在不妨害光對光感應部分1 2mn、1 3mn (第2導電型半導體區域 4 1、4 2 )之入射下抑制檢測感度的下降。 又，在本實施形態之光檢測裝置1中，更具備有：第1移位 暫存器2 2 ;第2移位暫存器3 2 ;第1積分電路2 3 ;以及第2 積分電路3 3。依此，可以極簡易的構成來獲得在第1方向之 亮度提問檔和在第2方向之亮度提問檔。 接著，依據第1 3及第1 4圖，針對第1信號處理電路及第2 信號處理電路的變形例之構成加以説明。第1 3圖係表示第1 信號處理電路之變形例的槪略構成圖，第1 4圖係表示第2信 號處理電路之變形例的槪略構成圖。 第1信號處理電路1 00係具有：第1 3圖所示之第1積分電路 1 1 0 ;第1 CD S電路1 2 0 ;第1取樣保持電路（第1 s / Η電路） 1 3 0 ;第1最大値檢測電路1 4 0 ;第1移位暫存器1 5 0 ;第1 開關元件1 6 0 ;以及第1 A / D變換電路1 7 0。 第1積分電路1 1 0係對應排列在第1方向之複數個丨h 〜 1 1 ! N，1 12!〜1 1 2N ’ · . ·，1 1M}〜1丨MN間被電性連接的一側之光感 應部分1 2mn群（由一側之第2導電型半導體區域4 1所構成， 在第1方向長長地延伸之Μ列的光感應部）而設置，把來自對 應之一側之光感應部分1 2群的電流變換爲電壓，再將該電 壓輸出。第]積分電路1 1 〇係如第1 5圖所示，在輸入端子及 輸出端子之間，放大器Αι、電容元件C!及開關元件SW!係相互 並聯地接續。第1積分電路]1 〇係在開關元件S W !關閉時，將 電容元件C 1放電且初始化。 -28-

20030I35E 一方面，第1積分電路1 1 0係在開關元件SW,開啓時，將輸 入至輸入端子的電荷蓄積於電容元件C!，將其蓄積的電荷所 對應的電壓由輸出端子輸出。開關兀件S W I係依據控制電路（未 圖示）所輸出的重置信號而開閉。 第1 CDS電路120係對應第1積分電路1 10而設置，係把對 應之第1積分電路1 1 0所輸出的電壓値之變化量其所因應的値 之電壓予以輸出。第1CDS電路120係如第16圖所示，在輸入 端子與輸出端子之間係依序具有，開關元件SW2]、結合電容元 件C21以及放大器A2。又，在放大器A2的輸入輸出間，開關元 件sw22及積分電容元件c22係彼此並聯地連接。開關元件SW22 及3\¥21係當成使積分電容元件c22蓄積電荷之開關手段來作 用。第1CDS電路120係在開關元件SW22爲關閉時，將積分電 容元件Cn放電且初始化。而在開關元件SW22爲開啓、開關元 件SW21爲關閉時，由輸入端子把經由結合電容元件C21而輸入 的電荷予以蓄積在積分電容元件C22，將其蓄積的電荷所對應 的電壓，由輸出端子作輸出。 開關元件SW21係依據控制電路所輸出的csw21信號而開閉。 又’開關元件SW22係依據控制電路所輸出的c 1 amp 1 (箝位）信 號而開閉。 第1S/H電路130係對應第1CDS電路120而設置，用以保持 且輸出要對應之第1CDS電路120所輸出的電壓。第1S/H回路 1 3 0係如第1 7圖所示，在輸入端子和輸出端子之間依序具有 開關元件SW;及放大器a3，開關元件SW;與放大器As之接續點 係透過電容元件C;被接地。第1 S / Η電路1 3 0係於開關元件SW;

2003GX35E 關閉時，將第1 CDS電路1 20所輸出之電壓記憶至電容元件c3, 在開關元件SW3開啓後也保持電容元件的電壓，將其電壓透 過放大器A3而輸出。開關元件SW3係依據控制電路所輸出之保 持信號而開閉。第1開關元件1 6 0係受第1移位暫存器1 5 0 所控制而依序開啓，使第1 S / Η電路1 3 0所輸出的電壓對第 1 A / D變換電路依序輸入。 第1最大値檢測電路140係檢測各自第1S/H電路130所輸 出之電壓的最大値。第1最大値檢測電路1 40係如第1 8圖所 示，具有NMOS電晶體Ti〜TM、電阻器R,〜R3、及差動放大器 A4。各電晶體Tm之源極端子係接地，各電晶體Tm之汲極端子 係透過電阻器R3被連接至電源電壓Vdd，同時透過電阻器L 被連接至差動放大器A4之反轉輸入端子。各電晶體Tm之閘極 端子係與第1 S / Η電路1 3 0的輸出端子連接，且會輸入由第 1 S / Η電路1 3 0所輸出的電壓。又，在差動放大器Α4的反轉輸 入端子與輸出端子之間設置有電阻器R2，而差動放大器Α4之 非反轉輸入端子係接地。在此第1最大値檢測電路1 40中，由 第1 S / Η電路1 3 0所輸出的電壓係被輸入至電晶體Tm的閘極端 子，各電壓中之最大値所對應的電位係出現在電晶體Tm的汲 極端子。然後，其汲極端子的電位係以電阻器R1及R 2各自的 電阻値比所對應的放大率而被差動放大器A4放大’其放大的 電壓値係作爲最大電壓値Vm a X ,而由輸出端子對第1 A / D變換 電路1 7 0輸出。 第1A/D變換電路170係將第1S/H電路130各自所輸出的電 壓予以依序地輸入，依據第1最大値檢測電路14 〇所檢測的最 -30- 2ο^3〇Χ35Ε 大値，將其電壓變換爲數位値，且將其數位値輸出。第丨Α / D 變換電路1 7 0係將第1最大値檢測電路1 4 0所輸出的最大電壓 値Vmax輸入，將此最大電壓値Vmax作爲A/D變換範圍。然後， 弟1 A / D變換電路1 7 0係將第1 S / Η電路1 3 0所輸出的電壓，透 過第1開關元件1 6 0及放大器1 8 〇依序地輸入，將其電壓（類 比値）變換爲數位値以輸出。第1 A / D變換電路1 7 0係如第1 9 圖所示，爲具備有可變電容積分電路1 7 1、比較電路1 7 2、電 容控制部1 7 3、以及讀出部1 7 4。 可變電容積分電路171係具有，電容元件C”、放大器A5、 可變電容部C”及開關元件SW5。放大器As係將由第1S/H電路 1 3 0輸出、透過第1開關元件1 6 0依序到達的電壓，透過電容 兀件C 5 1以輸入至反轉輸入端子。放大器A 5之非反轉輸入端子 係接地。可變電容部Cm係電容爲可變且可控制者，係設置在 放大器As之反轉輸入端子與輸出端子之間，用以對應輸入的 電壓以蓄積電荷。開關元件SW;係設置在放大器As之反轉輸入 端子與輸出端子之間，其在開啓時、使可變電容部C 5 2進行電 荷的蓄積，關閉時、將可變電容部Cn中之電荷蓄積作重置。 另外，可變電容積分電路1 7 1係輸入由第1 s / Η電路1 3 0依序 輸出的電壓，對應可變電容部Cu的電容作積分，將積分結果 的電壓作輸出。 比較電路1 7 2係對反轉輸入端子輸入來自可變電容積分電 路1 7 1之電壓輸出，將第1最大値檢測電路1 4 0輸出的最大電 壓値Vm a X輸入至非反轉輸入端子，將此2個輸入電壓値作大 小比較，將其大小比較結果的比較結果信號作輸出。 -31- 200301352 電容控制部1 7 3係輸入由比較電路1 7 2所輸出的比較結果信 號，依據此比較結果信號，將控制可變電容部Cu之電容的電 容指示信號C作輸出，同時在判斷出依此比較結果信號所積分 結果之電壓値其與最大電壓値Vm ax爲與所定的分辨率一致時， 將可變電容部C52的電容値所對應的第1數位値作輸出。 讀出部1 74係輸入由電容控制部1 7 3所輸出的第1數位値， 將對應此第1數位値的第2數位値作輸出。第2數位値係表示 自第1數位値去除可變電容積分電路1 7 1的偏差値之値者。讀 出部1 74係例如爲記憶元件，將第1數位値作爲位址來輸入， 將記憶在記憶元件之其位址的數據作爲第2數位値來輸出。此 第2數位値係成爲表示在第2方向之亮度提問檔的輸出。 第2信號處理電路200係如第1 4圖所示，爲具有第2積分 電路210、第2CDS電路220、第2取樣保持電路（第2S/H電 路）2 3 0、第2最大値檢測電路2 4 0、第2移位暫存器2 5 0、第 2開關元件260、以及第2A/D變換電路270。 第2積分電路2 1 0係對應在第2方向排列的複數個畫素1 1 ; 1 〜1 1 μ ! ’ Π ! 2〜1 1M2，· · ·，1 1 ! N〜1丨MN間之被電性連接的另側之 光感應部分1 3"群（由另側之第2導電型半導體區域42所構 成，在第2方向長長地延伸之N行的光感應部）而設置，將來 自對應之另側的光感應部分1 群的電流變換爲電壓，再將 該電壓輸出。第2積分電路210係具有與第15圖所示之第1 積分電路110同等的構成，在輸入端子與輸出端子之間係彼此 並聯地接I®有放大器、電容元件以及開關兀件。 弟2 C D S亀路2 2 0係對應第2積分竜路2 1 0丨1〇設置，用以輸 200301352 出要對應之第2積分電路2 1 0所輸出的電壓値之 之値的電壓。第2CDS電路2 2 0係具有與第16圖f 電路1 20同等的構成，在輸入端子與輸出端子之 開關元件、結合電容元件及放大器。且，在放大 間，開關元件及積分電容元件係彼此並聯地連接 第2S/H電路2 3 0係對應第2CDS電路220而額 對應之第2CDS電路2 20所輸出之電壓予以保 2 S / Η電路2 3 0係具有與第1 7圖所示之第1 S / Η 的構成’在輸入端子與輸出端子之間係依序具有 大器’開關元件與放大器之連接點係透過電容元 2開關元件260係受第2移位暫存器250所控制 將第2S/H電路2 3 0所輸出的電壓，對第2A/D變 序地輸入。 第2最大値檢測電路240係檢測各自第2S/H ^ 出之電壓的最大値。第2最大値檢測電路240係 圖所示之第1最大値檢測電路1 4 0同等的構成， 晶體、電阻器及差動放大器。各電晶體的源極端 各電晶體之汲極端子係透過電阻器被連接至電媚 過電阻器被連接至差動放大器之反轉輸入端子。 極端子係與第2 S / Η電路的輸出端子連接，輸入韦 所輸出的電壓。又，在差動放大器的反轉輸入端 之間設置電阻器，差動放大器之非反轉輸入端子 第2A/D變換電路270係依序輸入由第2S/H電 出的電壓，依據第2最大値檢測電路2 4 0所檢測 變化量所對應 听示之第1 C D S 間係依序具有 器的輸入輸出 〇 匕置，用以把要 持且輸出。第 電路1 3 0同等 開關元件及放 件而接地。第 而依序開啓， 換電路2 7 0依 電路2 3 0所輸 :具有與第 1 8 具有關0 S電 子係被接地， ^電壓，同時透 各電晶體之閘 ί第2 S / Η電路 子與輸出端子 -係被接地。 路2 3 0各自輸 之最大値，將 20030X352 其電壓變換爲數位値，再將其數位値作輸出。第2 A / D變換電 路27 0係輸入由第2最大値檢測電路24〇所輸出的最大電壓 値’將此最大電壓値作爲A / D變換範圍。且，第2 A / d變換電 路2 7 0係將第2S/H電路2 30所輸出的電壓，透過第2開關元件 260依序地輸入’將其電壓（類比値）變換爲數位値以輸出。 第2A/D變換電路270係具有與第19圖所示之第1A/D變換電 路1 7 0同等的構成，具有可變電容積分電路、比較電路、電容 控制部、以及讀出部。第2A/D變換電路2 7 0所輸出的第2數 位値係成爲表示在第1方向之亮度提問檔的輸出。 如同以上，由第1最大値檢測電路1 40及第2最大値檢測電 路240所各自輸出且各自被輸入至比較電路172之最大電壓値 Vmax係，在第1A/D變換電路170及第2A/D變換電路270不 飽和下可作A / D變換的電壓之最大値、亦即規定A / D變換範圍。 且，因輸入於第1A/D變換電路170及第2A/D變換電路270 之各電壓中的任一値必爲最大電壓値V m a X，所以可有效地活 用上述A / D變換範圍的全部範圍。亦即，本實施形態之光檢測 裝置1係成爲不僅在光強度爲大時，在光強度爲小之場合時、 在A / D變換的分辨率也很優越。 又，即使第1積分電路Π 0及第2積分電路2 1 0具有依各自 積分動作之不同的雜訊誤差，也可以透過第1 CD S電路1 2 0及 第2CDS電路22 0來消除雜訊誤差。 且，第1積分電路及第2積分電路21〇係對應各光感應 部分1 2mn、1 3^群而設置，所以能以來自各光感應部分]' 1 3μ群之相同時序來蓄積電荷’可將此等之電荷量變換爲電 -34· 壓。 這些結果，可高精度且高速地獲得在第1方向之亮度提問檔 及在第2方向之亮度提問檔。尙，有關上述之第1及第2積分 電路110,120、第1及第2CDS電路120,220、第1及第2S/H 電路1 3 0，2 3 0、第1及第2最大値檢測電路1 4 0，2 4 0、第1 及第2移位暫存器1 5 0, 2 5 0、第1及第2開關元件1 60, 26 0、 第1及第2 A / D變換電路1 7 0，2 7 0等之動作，係掲示於本申請 人之日本專利特開2 0 0 1 — 3 6 1 2 8號公報中。 接著，依據第2 1圖及第2 2圖，針對本實施形態之攝像裝置 加以説明。第2 1圖及第22圖係表示攝像裝置之槪略構成圖。 又，在第2 1圖及第2 2圖中，爲將實施形態的説明作成容易， 係將攝像塊（光感應區域）作2 X 2配置地加以圖示，將各攝像 塊內的畫素作3 X 3配置地加以圖示。當然，將光感應區域作p xQ配置，將各光感應區域內的畫素作MxN配置的構成也可以 (但是P及Q係各自設爲2以上的整數）。 Η2 本實施形態之攝像裝置3 〇丨如第2 1及22圖所示，係具有第 1信號處理電路3 20及第2信號處理電路3 3 0,攝像塊B"〜B22 (光感應區域1 0 )係2維配列成2行2列。第1信號處理電 路3 2 0及第2信號處理電路3 3 0係以相同時序動作也可以，也 能以時間j予列順序而獨立地動作。第1信號處理電路3 2 〇係對 由配列在第2方向的複數個攝像塊（例如攝像塊b 3 }及攝像塊 B 12 )所構成之各攝像塊群，輸出入射至攝像區域（攝像塊b !, 的光其在第2方向之亮度提問檔表示之電壓HKul、 第1信號處理電路3 2 0係將電壓Η 1輸出，以作爲來 -3 5- ^00301352 自攝像塊Β η及攝像塊b 1 2所構成之攝像塊群之輸出，且將電 壓H2。^輸出’以作爲來自攝像塊β2ι及攝像塊β22所構成之攝 像塊群的輸出。 第2信號處理電路3 3 0係對配列在第1方向的複數個攝像塊 (例如攝像塊B u及攝像塊b2 !)所構成之各攝像塊群，輸出入 射到攝像區域（攝像塊!〜B22 )的光其在第1方向之亮度提 問檔所示之電壓Vl〇u, ’ V2〇ul。第2信號處理電路3 3 0係將電 壓VUul輸出’以作爲來自攝像塊Bll及攝像塊β21所構成的攝 像塊群之輸出，且將電壓V2〇ut輸出，以作爲來自攝像塊2 及攝像塊Bn所構成的攝像塊群之輸出。 第1信號處理電路3 2 0係包含第1開關元件21、第1移位 暫存器322、以及第1積分電路23。第1移位暫存器322係具 有與該第1移位暫存器22同等的機能，在由配列在第2方向 的複數個攝像塊（例如，攝像塊!及攝像塊Bu )所構成之各 攝像塊群中，遍及配列在第1方向的複數個畫素Π 1 !〜1 1 ^ 3， 1 1 2 !〜1 1 2 3 ’ 1 1 3 !〜1 1 3 3間被電性連接之一側的光感應部分1 2 (12^〜12^ ’ 1221〜1 2 2 3，12”〜1233)群所輸出之電流係在第 2方向依序讀出。第1開關元件21係受第1移位暫存器3 2 2 所輸出之位移信號（Η ])〜（Η 6 )控制而依序被關閉。第1 積分電路2 3係設置於由排列在第2方向的複數個攝像塊（例 如攝像塊Βμ及攝像塊Β〃）所成之各攝像塊群。第2信號處理 電路330係包含第2開關元件31、第2移位暫存器332、以及 第2積分電路3 3。第2移位暫存器3 3 2係具有與該第2移位 暫存器3 2同等機能，在由配列在第]方向的複數個攝像塊（例 -36- 如，攝像塊B11及攝像塊B 2 !)所成之各攝像塊群中，在第1 方向依序讀出來自遍及配列在第2方向的複數個畫素1 1 , I〜 11η，Πΐ2〜1132，1113〜1133間被電性連接之一側的光感應部 分1 3 m η ( 1 3 1丨〜1 3 3 ]，1 3】2〜1 3 3 2，1 3 I 3〜1 3 3 3 )群所輸出的電流。 第2開關元件3 1係受第2移位暫存器3 3 2所輸出之位移信號 (V 1 )〜（V6 )控制而依序被關閉。第2積分電路3 3係設置 於由配列在第1方向之複數個攝像塊（例如，攝像塊Βη及攝 像塊Β2 !)所構成之各攝像塊群。 接著，依據第23Α圖〜第23J圖及第24Α圖〜第24J圖，説 明有關第1信號處理電路3 2 0及第2信號處理電路3 3 0的動 作。第2 3 Α圖〜第2 3 J圖係用以説明第1信號處理電路之動作 的時序流程圖，第24A圖〜第24〗圖係用以説明第2信號處理 電路之動作的時序.流程圖。 當第1移位暫存器3 2 2被輸入來自控制電路之開始信號φ Hs, 之後（參照第2 3 A圖），具有對應自信號φ H2上昇至信號φ 1U 降下期間之脈衝寛度的位移信號（Η 1 )〜（Η 6 )係依序被輸出 (參照第23Β圖，第23C圖，及第23Ε圖〜第23Η圖）。由第 1移位暫存器2 2對要對應之第1開關元件21輸出位移信號 (Η1 )〜（Η 6 )之後，第1開關元件21則依序關閉，在對應 之一側之光感應部分1 2ηιη群所蓄積的電荷係成爲電流而依序 被輸出至要對應之第1積分電路2 3。 第]積分電路2 3係被輸入有來自控制電路之重置信號φ η，（參照第23D圖）。在重置信號φ 爲「0FF」狀態的 期間，在對應之一側之光感應部分1 2mn群所蓄積的電荷係蓄 -37- 20030X352 積於電容元件25，對應所蓄積電荷量之電壓H1 ^, · · H2。^係 由各自的第1積分電路2 3依序被輸出（參照第2 3 I圖及 23J )。此外，第1積分電路23係在重置信號φ 爲「0N」 狀態時，關閉開關元件2 6以將電容元件2 5初始化。 當第2移位暫存器3 3 2被輸入來自控制電路之開始信號Φ v s!之後（參照第2 4 A圖），則具有對應自信號φ V 2之上昇至 信號Φ V 1降下爲止期間之脈衝寛度的位移信號（v丨）〜（V6 ) 係依序被輸出（參照第24B圖，第24C圖，及第24E圖〜第 24H圖）。由第2移位暫存器32對要對應之第2開關元件3 1 輸入位移信號（V1 )〜（V 6 )之後，第2開關元件3 1係依序 關閉，在對應之另側之光感應部分1 3 群所蓄積的電荷係成 爲電流而依序被輸出至要對應之第2積分電路3 3。 第2積分電路3 3係被輸入有來自控制電路之重置信號Φ (參照第24D圖）。在重置信號Φ v,esel爲「OFF」狀態之 期間，在對應之另側之光感應部分1 3mn群所蓄積的電荷係蓄 積於電容元件35’對應所蓄積電荷量之電壓VI。^、V2。η係由 各自的第2積分電路3 3依序被輸出（參照第2 4 I圖及2 4 J )。 又，第2積分電路3 3係在重置信號Φ ν …，爲「ON」狀態時， 將開關元件3 6關閉以將電容元件3 5初始化。 如同以上，在本實施形態之攝像裝置301中，攝像塊Bn〜 By (光感應區域1 〇 )係2維配列，所以可以極簡單的構成’ 高速地檢測入射光之亮度提問檔。 接著，依據第2 5圖及第2 6圖’針對本實施形態之深度圖像 取得裝置加以説明。第2 5圖及第2 6圖係表示深度圖像取得裝 -38- 20030X353 置之槪略構成圖。本實施形態之深度圖像取得裝置40丨係如第 2 5圖所示，該攝像裝置3 0 1係具有規定間隔地成對配置。被 測定物4 0 3的畫像係依成對的攝像裝置3 0 1而被取入。攝像裝 置3 0 1係在攝像區域3 0 1 a中，將攝像塊（光感應區域1 0 )作p xQ配置。且’各攝像塊（光感應區域1 〇 )內的畫素設定爲Mx N配置之構成。在此，參數p設定爲1以上p以下的任意整數， 參數Q設定爲1以上Q以下的任意整數。 成對的光學透鏡4 0 5係配置在2個攝像裝置3 0 1的前方。 光軸1係在基準平面4 0 7的中心交會，使被測定物4 〇 3在基 準平面4 0 7上時，被測定物4 0 3的像係映像在各自攝像裝置 3 Ο 1的攝像區域3 0 1 a中之相同位置上。 相對於基準平面4 0 7的被測定物4 0 3的高度Η，其相對於視 差量Ρ係可以下式（1 )式來求得。 H^WxP/ (C+P-L) ··· ( 1 ) 在此’「W」係光學透鏡4 Ο 5與被測定物4 Ο 3之距離，「l」係 光學透鏡4 0 5間之距離’「C」係在攝像裝置3 Ο 1中之攝像區域 3 Ο 1 a的中心間距離。且、在攝像裝置3 〇丨中之毎攝像塊的視 差量係可使用相位限定相關法（Ph a s e _ 〇n丨y Cor r e ] a t i Qn : P〇C)等方式來求得。 又’深度圖像取得裝置4 0 1係如第2 6圖所示，係具有用以 取得深度圖像之演算電路部410。演算電路部410係被輸入有 來自攝像裝置3 0 1中各第1積分電路（未圖示）之輸出H p。u 20030X352 及來自各第2積分電路（未圖示）之輸出V q。u ^。此演算電路 部4 1 0係具有作爲視差量抽出手段之視差量抽出部4丨丨、和作 爲距離演算手段之距離演算部4丨3、以及作爲深度圖像生成手 段之深度圖像生成部4 1 5。 視差量抽出部4 1 1係依據來自攝像裝置3 0 1中該各第1積分 電路23之輸出Hp。"，及依據來自該各第2積分電路33之輸 出V q。u t ’以抽出在各攝像塊中之視差量。此時，可使用該相 位限定相關法。距離演算部4 1 3係依據由視差量抽出部4 1 1 所抽出之視差量，演算在毎攝像塊中之到達被測定物4〇3爲止 的距離。 深度圖像生成部4 1 5係依據由距離演算部4 1 3所演算的距 離，生成深度圖像。 如同以上，在本實施形態之深度圖像取得裝置4 0 1中，在各 攝像裝置3 0 1所含之各攝像塊（光感應區域1 〇 )中，用以取 得深度圖像之處理數據量係極少就結束。其結果，可將用以耳又 得深度圖像之演算速度予以抑制爲低，以圖謀低消費電流彳匕及 低發熱化。 本發明並不局限在前述之實施形態者。例如，取代移位暫存 器，改以將各光感應部分1 、1 (第2導電型半導體區域 4 1、4 2 )以均一的電阻線予以連接、把伴隨著光入射所産生之 電荷以流入電阻線的位置與該電阻線各自的端部之距離成反 比般地分割電阻而由抵彳九線的觸部取出’依據來自該端部之電 流輸出以求取光的入射位置也可以。 又，在前述實施形態中，雖然將1畫素以複數個光感應部分 -40- 20030X352 構成，但是將1畫素以一個光感應部分來構成也可以。例如第 2 0圖所示，光感應區域1 0係包含，遍及第1方向相互被電性 連接的複數個第1光感應部分1 、及遍及第2方向相互被電 性連接的複數個第2光感應部分1 ，複數個第1光感應部分 1 2〃及複數個第2光感應部分1 3mn係在2維混合的狀態下配列 在同一面內也可以。此時，第1光感應部分1 2mn及第2光感 應部分1 3〃係配列成棋盤花紋狀，第1光感應部分1 2mn及第2 光感應部分1 3 m η係在第1方向及第2方向交互地配列。此外， 也可取代棋盤花紋狀之配列，改以配列成如第8圖所示之蜂窩 狀。 「産業上可利用性」 本發明之光檢測裝置及攝像裝置係可利用在深度圖像取得 裝置。又’本發明之深度圖像取得裝置可利用在零件外觀檢査 裝置及零件形狀辨識裝置。 (五）圖式簡單説明 第1圖係表示本實施形態之光檢測裝置的槪略構成圖。 第2圖係表示本實施形態之光檢測裝置所包含之光感應區 域的一例之平面圖。 第3圖係沿第2圖之m - ΙΠ線的斷面圖。 第4圖係表示本實施形態之光檢測裝置所包含之光感應區 域的一例之平面圖。 第5圖係表示本貫施形態之光檢測裝置所包含之光感應區 -41 -

2003GI35E 域的一例之平面圖。 第6圖係表示本實施形態之光檢測裝置所包含之光感應區 域的一例之平面圖。 第7圖係表示本實施形態之光檢測裝置所包含之光感應區 域的一例之平面圖。 第8圖係表示本實施形態之光檢測裝置所包含之光感應區 域的一例之平面圖。 第9圖係表示本實施形態之光檢測裝置所包含之第1信號處 理電路之槪略構成圖。 第1 0圖係表示本實施形態之光檢測裝置所包含之第2信號 處理電路之槪略構成圖。 第1 1 A圖係表示輸入至第1移位暫存器之開始信號的經時變 化圖表。 第1 1 B圖係表示輸入至第1移位暫存器之開始信號的經時變 化圖表。 第1 1 C圖係表示輸入至第1移位暫存器之開始信號的經時變 化圖表。 第1 1 D圖係表示輸入至第1積分電路之重置信號的經時變化 圖表。 第11E圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第11F圖係表示由第]移位暫存器輸出之信號的經時變化圖 表。 第]1 G圖係表示由第1移位暫存器輸出之信號的經時變化圖 -42-

2003GI35E 表。 第1 1 Η圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第i 1 I圖係表示由第1信號處理電路輸出之電壓的經時變 化圖表。 第1 2 A圖係表示輸入至第2移位暫存器之開始信號的經時 變化圖表。 第1 2 B圖係表示輸入至第2移位暫存器之信號的經時變化 圖表。 第1 2 C圖係表示輸入至第2移位暫存器之信號的經時變化 圖表。 第1 2D圖係表示輸入至第2積分電路之重置信號的經時變化 圖表。 第1 2E圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第1 2F圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第1 2G圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第1 2H圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第1 2 I圖係表示由第2信號處理電路輸出之電壓的經時變 化圖表。 第1 3圖係表示本實施形態之光檢測裝置所包含之第1信號 -43-

2003GI35E 處理電路的變形例之槪略構成圖。 第1 4圖係表示本實施形態之光檢測裝置所包含之第2信號 處理電路的變形例之槪略構成圖。 第1 5圖係第1信號處理電路之變形例所包含之第1積分電 路的電路圖。 第1 6圖係第1信號處理電路之變形例所包含之第1 CDS電路 的電路圖。 第1 7圖係第1信號處理電路之變形例所包含之第1 S / Η電路 0 的電路圖。 第1 8圖係第1信號處理電路之變形例所包含之第1最大値 檢測電路的電路圖。 第1 9圖係第1信號處理電路之變形例所包含之第1 A / D變換 電路的電路圖。 第2 0圖係表示本實施形態之光檢測裝置的變形例之槪念構 成圖。 第2 1圖係表示本實施形態之攝像裝置的槪略構成圖。 · 第2 2圖係表示本實施形態之攝像裝置的槪略構成圖。 第23A圖係表示輸入至第1移位暫存器的開始信號之經時變 化圖表。 第23B圖係表示輸入至第1移位暫存器的信號之經時變化圖 表。 第23C圖係表示輸入至第1移位暫存器的信號之經時變化圖 表。 第23D圖係表示輸入至各第1積分電路之重置信號的經時變 -44-

2003GI35E 化圖表。 第2 3E圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第2 3F圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第2 3G圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第2 3H圖係表示由第1移位暫存器輸出之信號的經時變化圖 表。 第2 3 I圖係表示由第1積分電路輸出之電壓的經時變化圖 表。 第2 3 J圖係表示由第1積分電路輸出之電壓的經時變化圖 表。 第24A圖係表示輸入至第2移位暫存器的開始信號之經時變 化圖表。 第2 4B圖係表示輸入至第2移位暫存器的信號之經時變化圖 表。 第2 4C圖係表示輸入至第2移位暫存器的信號之經時變化圖 表。 第24D圖係表示輸入至各第2積分電路的重置信號之經時變 化圖表。 第24E圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第2 4 F圖係表示由第2移位暫存器輸出之信號的經時變化圖 -45- 200301352 表。 第2 4G圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第24H圖係表示由第2移位暫存器輸出之信號的經時變化圖 表。 第2 4 I圖係表不由第2積分電路輸出之電壓的經時變化圖 表。 第24；[圖係表示由第2積分電路輸出之電壓的經時變化圖 表。 第2 5圖係表示本實施形態之深度圖像取得裝置的槪略構成 圖。 第26圖係表示本實施形態之深度圖像取得裝置的槪略構成 圖。 「主要部分之代表符號説明」：

1 0 ,光感應區域 20,第1信號處理電路 21 ,第1開關元件 22,第1移位暫存器 23，第1積分電路 24,放大器 25 ,電容元件 3 0，第2信號處理電路 31，第2開關元件 32,第2移位暫存器 3 3，第2積分電路 -46-

2003GI35E 3 4，放大器 3 5，電容元件 · 41、41a、41b、42a、4 2b 42 區域 4 3 ,第1絶縁層 44,第1配線 4 5，電極 4 6，第2絶縁層 47, 第2配線 48, 保護層 1 1 0 ,第1積分電路 120 ,第1CDS電路 # 1 3 0 ,第1 S / Η電路 140，第1最大値檢測電路 150，第1移位暫存器 160 ,第1開關元件 170，第1A/D變換電路 1 7 3，電容控制部 174，讀出部 1 8 0 ,放大器 2 1 0 ,第2積分電路 220，第2CDS電路 ® 230， 第2S/H電路 240,第2最大値檢測電路 25 0，第2移位暫存器 260，第2開關元件 270 ,第2A/D變換電路 2 8 0，放大器 -47-

Claims (1)

1. 200301352 拾、申請專利範圍 _ 1、 一種光檢測裝置，具有2維排列的畫素之光感應區域’其 特徴爲： 把用以輸出因應各入射光強度之電流的複數個光感應部分 予以隣接地配設在同一面內以構成1畫素， 遍及配列在該2維配列中之第1方向的複數個畫素’構成該 各畫素之複數個光感應部分中之一側的光感應部分係彼此被 電性連接， _ 遍及配列在該2維配列中之第2方向的複數個畫素，構成該 各畫素之複數個光感應部分中之另側的光感應部分係彼此被 電性連接。 2、 如申請專利範圍第1項之光檢測裝置，其中 該各光感應部分係包含有由第1導電型之半導體所構成之 半導體基板部分，和形成在該半導體基板部分之第2導電型半 導體區域， _ 從光入射方向看該第2導電型半導體區域係略呈三角形 狀，在該1畫素中，一邊係相互形成隣接。 3、 如申請專利範圍第1項之光檢測裝置，其中 該各光感應部分係包含有由第1導電型之半導體所構成之 半導體基板部分，和形成在該半導體基板部分之第2導電型半 導體區域， -48- 200301352 從光入射方向看該桌2導電型半導體區域係略呈長方开^ 狀，在該1畫素中，長邊係形成隣接。 4、 如申請專利範圍第1項之光檢測裝置，其中 遍及配列在該第1方向之該複數個畫素，用以將該一側的光 感應部分彼此作電性連接之配線係，在該畫素間第1方向被延 伸設置， 遍及配列在該第2方向之該複數個畫素，用以將該另側的光 感應部分彼此作電性連接之配線係，在該畫素間第2方向被延 伸設置。 5、 如申請專利範圍第1項之光檢測裝置，其中 該各光感應部分係包含有由第1導電型之半導體所構成之 半導體基板部分，和形成在該半導體基板部分之第2導電型半 導體區域， 該第2導電型半導體區域係毎1晝素被4分割，在其分割的 境界係設置有：遍及配列在該第1方向之該複數個畫素’用以 將該一側的光感應部分彼此作電性連接之配線；遍及配列在該 第2方向之該複數個畫素，用以將該另側的光感應部分彼此作 電性連接之配線； 該毎1畫素被4分割之第2導電型半導體區域係’對角彼此 被連接至該配線。 6、 如申請專利範圍第1項之光檢測裝置，其中 -49- 200301352 該各光感應部分係包含有由第1導電型之半導體所構成之 半導體基板部分，和形成在該半導體基板部分之第2導電型半 導體區域， 從光入射方向看該第2導電型半導體區域係呈4角形以上之 多角形狀，在該1畫素中，丨邊係隣接形成。 7、 如申請專利範圍第6項之光檢測裝置，其中 該一側之光感應部分的該第2導電型半導體區域及該另側 之光感應部分的該第2導電型半導體區域係，在該1畫素中被 並設於與該第1方向及該第2方向交叉的第3方向。 8、 如申請專利範圍第6項之光檢測裝置，其中 從光入射方向看該第2導電型半導體區域係配列成蜂窩狀。 9、 如申請專利範圍第1項之光檢測裝置，其中更具有： 第1移位暫存器，在該第2方向依序讀出來自配列在該第1 方向之複數畫素間被電性連接之一側的光感應部分群之電流 輸出； 第2移位暫存器，在該第1方向依序讀出來自配列在該第2 方向之複數畫素間被電性連接之另側的光感應部分群之電流 輸出； 第1積分電路，依序輸入來自該第1移位暫存器所依序讚出 之該各另側之光感應部分群之電流輸出，以將其電流輸出變換 爲電壓輸出； -50- 2003GX35E 第2積分電路，依序輸入來自該第2移位暫存器所依序讀出 之該各另側之光感應部分群之電流輸出，以將其電流輸出變換 爲電壓輸出。 1 0、如申請專利範圍第1項之光檢測裝置，其中更具有·· 第1積分電路，係對應配列在該第1方向之該複數畫素間被 電性連接之一側的光感應部分群而設置，用以把來自要對應之 一側的光感應部分群之電流輸出變換爲電壓輸出，再將該電壓 値輸出； 第1 CDS電路，係對應該第1積分電路而設置，用以輸出因 應要對應之第1積分電路所輸出之電壓値變化量之値的電壓； 第1取樣保持電路，係對應該第1 CDS電路而設置，用以保 持且輸出要對應之第1CDS電路所輸出之電壓輸出； 第1最大値檢測電路，用以檢測該第1取樣保持電路各自所 輸出之電壓輸出的最大値； 第1 A / D變換電路，依序輸入該第1取樣保持電路各自所輸 出之電壓輸出，依據該第1最大値檢測電路所檢測之最大値、 將其電壓輸出變、換爲數位値，再將其數位値輸出； 第2積分電路，係對應配列在該第2方向之該複數畫素間被 電性連接之另側的光感應部分群而設置，用以把來自要對應之 另側的光感應部分群之電流輸出變換爲電壓輸出，再將該電壓 値輸出； 第2CDS電路，係對應該第2積分電路而設置，用以輸出因 應要對應之第2積分電路所輸出之電壓値變化量之値的電壓； -51- 20030X352 第2取樣保持電路’係對應該第2CDS電路而設置，用以保 持且輸出要對應之第2 CDS電路所輸出之電壓輸出； 第2最大値檢測電路，用以檢測該第2取樣保持電路各自所 輸出之電壓輸出的最大値； 第2 A / D變換電路，依序輸入該第2取樣保持電路各自所輸 出之電壓輸出，依據該第2最大値檢測電路所檢測之最大値、 將其電壓輸出變換爲數位値，再將其數位値輸出； 1 1、一種光檢測裝置，係具有光感應區域之光檢測裝置，其特 徵爲： 該光感應區域係包含：通過第1方向而彼此電性連接之複數 個第1光感應部分，和通過與該第1方向交叉的第2方向而彼 此電性連接之複數個第2光感應部分， 該複數個第1光感應部分和該複數個第2光感應部分係以2 維混合存在狀態配列在同一面內。 1 2、如申請專利範圍第1 1項之光檢測裝置，其中 該複數個第1光感應部分和該複數個第2光感應部分係在該 第1方向或該第2方向交互地配列。 1 3、如申請專利範圍第1 1項之光檢測裝置，其中 該複數個第1光感應部分和該複數個第2光感應部分係在與 該第1方向和該第2方向交叉的第3方向交互地配列。 200301352 1 4、如申請專利範圍第1 3項之光檢測裝置，其中 從光入射方向看該各光感應部分係配列成蜂窩狀。 1 5、如申請專利範圍第1 1項之光檢測裝置，其中 該各光感應部分係包含由第1導電型之半導體所構成之半 導體基板部分，和形成在該半導體基板部分之第2導電型半導 體區域， 從光入射方向看該第2導電型半導體區域係略呈多角形 φ 狀，彼此1邊係隣接形成。 1 6、如申請專利範圍第1 1項之光檢測裝置，其中 將該第1光感應部分彼此作電性連接之配線係，在該各光感 應部分間之第1方向被延伸設置’ 將第2光感應部分彼此作電性連接之配線係，在該各光感應 部分間之第2方向被延伸設置。 1 7、如申請專利範圍第1 1項之光檢測裝置’其中更具有： 第1移位暫存器，在該第2方向依序讀出來自、遍及該第！ 方向之相互被電性連接的第1光感應部分群之電流輸出； 第2移位暫存器，在該第1方向依序讀出來自、遍及該第2 方向之相互被電性連接的第2光感應部分群之電流輸出； 第1積分電路，依序輸入該第丨移位暫存器所依序讀出之來 自該各第1光感應部分群之電流輸出’將其電流輸出變換爲電 壓輸出； -53- 20030X352 第2積分電路’依序輸入該第2移位暫存器所依序讀出之來 自該各第2光感應部分群之電流輸出，將其電流輸出變換爲電 壓輸出。 1 8、如申請專利範圍第1 1項之光檢測裝置，其中更具有·· 第1積分電路，係對應遍及該第1方向之相互電性連接的第 1光感應部分群而設置，用以把來自要對應之第1光感應部分 群之電流輸出變換爲電壓輸出，再將電壓値輸出； 第1 CDS電路，係對應該第1積分電路而設置，用以輸出因 應要對應之第1積分電路所輸出之電壓値變化量之値的電壓； 第1取樣保持電路，係對應該第1 CDS電路而設置，用以保 持且輸出要對應之第1CDS電路所輸出之電壓輸出； 第1最大値檢測電路，用以檢測該第1取樣保持電路各自所 輸出之電壓輸出的最大値； 第1 A / D變換電路，依序輸入該第1取樣保持電路各自所輸 出之電壓輸出，依據該第1最大値檢測電路所檢測之最大値、 將其電壓輸出變換爲數位値，再將其數位値輸出； 第2積分電路’係對應遍及該第2方向之相互電性連接的第 2光感應部分群而設置，用以把來自要對應之第2光感應部分 群之電流輸出變換爲電壓輸出，再將該電壓値輸出； 第2CDS電路’係對應該第2積分電路而設置，用以輸出因 應要對應之第2積分電路所輸出之電壓値變化量之値的電壓； 第2取樣保持電路，係對應該第2CDS電路而設置，用以保 持且_出要對應之第2CDS電路所輸出之電壓輸出； 200301352 第2最大値檢測電路，用以檢測該第2取樣保持電路各自所 輸出之電壓輸出的最大値； 第2A/D變換電路，依序輸入該第2取樣保持電路各自所輸 出之電壓輸出，依據該第2最大値檢測電路所檢測之最大値、 將其電壓輸出變換爲數位値，再將其數位値輸出； 1 9、一種攝像裝置，其特徴爲具有以2維配列之申請專利範圍 第1項或第1 1項之光檢測裝置。 20、如申請專利範圍第1 9項之攝像裝置，其中更具有·· 第1移位暫存器，在該2維配列之由配列在該第2方向之複 數個光檢測裝置所構成之各光檢測裝置群中，在該第2方向依 序讀出來自，遍及配列在該第1方向之該複數個畫素間被電性 連接之一側之光感應部分群所輸出的電流； 第1積分電路，係被設置於由配列在該第2方向之該複數個 光檢測裝置所構成之各光檢測裝置群，依序輸入由該第1移位 暫存器所依序讀出之來自該各一側之光感應部分群的電流輸 出，將其電流輸出變換爲電壓輸出； 第2移位暫存器，在該2維配列之由配列在該第1方向之複 數個光檢測裝置所構成之各光檢測裝置群中，在該第1方向依 序讀出來自，遍及配列在該第2方向的該複數個畫素間被電性 連接之另側的光感應部分群所輸出的電流； 第2積分電路，係被設置於由配列在該第1方向之該複數個 光檢測裝置所構成之各光檢測裝置群，依序輸入由該第2移位 -55- 2o〇3〇i35E 暫存器所依序讀之來自該各另側之光感應部分群的電流輸 出，將其電流輸出變換爲電壓輸出。 2 1、一種深度圖像取得裝置，係申請專利範圍第2 〇項之攝像 裝置具有規定之間隔且被成對配置，該深度圖像取得裝置之特 徴爲具有： 視差量抽出手段，依據來自該第1積分電路及該第2積分電 路之電壓輸出，抽出在各該光檢測裝置中之視差量； 距離演算手段，依據由該視差量抽出手段所抽出之該視差 量，演算到各該光檢測裝置中之被測定物爲止的距離； 深度圖像生成手段，依據由距離演算手段所演算的距離，生 成深度圖像。 -56-