TW200416513A - Capacitive feedback circuit - Google Patents

Description

OJ1J 玫、發明說明·· 【發明所屬之技術領域】 ’本發明係關於—種電容器回鎮電路，其係設 ":有電容器的特性，但不具有真正電容器的某些缺點 :明可具體應用於為低功率消耗而設計之電子裝置（通 〜:供电裝置’諸如仃動電話等)所使用的線性電壓調 即杏°因此’在下文中將就此類應用具體解釋本發明。 然而’應汪意不能將此解釋性應用理解為對本發明之使用 的限制，因為本發明可用於各種應用中。 【先前技術】 、叙而。、’泉性电壓調節器係能將表現出雜訊及/或電 壓波=之―卜供應電壓轉換為實質上無雜訊及電壓波動 第二供應電壓的__裝置，該第二電壓位準理想地獨立 於負載阻抗，故該第二電壓可用作諸如一電子裝置中之積 體電路（integrated Circuit ; IC)等電子組件的輸入供應電 壓。 圖1A示意性顯示一電壓調節器1〇之一般設計，其具有一 _ 輸入端子11以及一輸出端子12,該輸入端子係用以接收一 輸入供應電壓VIN ’该輸出端子係用以提供穩定之輸出電壓 ν〇υτ。該調節器1〇包含一可控電流傳送構件13，其係顯示 為一 FET且具有連接至輸入11之一第一端子13a以及連接至 輸出12之一第二端子13b，用以提供所需的來自該輸入電壓 之輸出電流。該電流傳送構件13具有從一運算放大器14接 收一控制信號之一控制端子13c，該運算放大器在該輸出電 86482 壓νουτ與一穩定參考電壓Vre〆例如一帶隙）之間的一比較 —土礎上產生其輸出信號。在所示之範例中，當將該FE 丁 實施為η-類型（例wNM〇s)FET時，該放大器14具有連接至 參考％壓vREF之一非反相輸入14a以及經由一回饋迴路b 耦合至該輸出端子12之—反相輸人⑽，該回饋迴路包含串 聯連接的一電阻器15a及15b。若該輸出電壓下降，則因輸 龟流/肖耗增大，放大器14將控制電流傳送構件13以增大 至該輸出的電流。 16表示需藉由該穩定之輸出電壓ν〇υτ供電之…的一集合_ ’其代表調節器1〇之一負載。 通吊該凋節器為一通用調節器，旨在用於許多不同應 用中，因此需供電的電路之數目以及其類型事先並不知道 ，而疋取決於實際應用。在該狀況下，負載阻抗可變化。 在任何狀況下，在操作期間負載所汲取的電流量可變化， 其含意為負載的有效阻抗可變化。裝置通常皆包含一回饋 迴路’因可發生共振’故該等裝置對輸出負載阻抗敏感。 因此’為保證該調節器之穩定性，將一負載電容器i 7 Α連接馨 至輸出12。熟悉技術人士很清楚，此負載電容器丨7A應在該 肩郎器之頻率特徵中定義一主極點p〇ie)，使該電 容性值對於輸出12而言相對較大。 為貫施孩負載電容器，基本上有兩種選擇。第一選擇係 將一外部電容器連接至輸出12，如圖1A所示。此選擇具有 一些缺點。為使該調節器正確運作，該外部電容器應具有 該#1即器又製造者所規定的一值，但實際上卻是使用者選 86482 -6 - 200416513 擇該電容器；具有該規定值之電容器的可獲得性亦可能會 成為問題。另外’電容器具有寄生電阻，其隨電容器類型 的不同而變化，而該調節器之穩定性對該外部電容器之電 阻值敏感。 因此，一替代選擇係利用整合於該調節器晶片中之一内 部電容器。此解決方案係顯示於圖1B中，其類似於圖} a， 但外部負載電容器17A已為連接於輸出端子12與比較器14 之回饋輸入端子14b之間的一内部負載電容器17B所取代。 與整合於晶片中之内部電容器相關聯的一問題係電容器 _ 會佔據相對較大的晶片區域，其與電容器之電容性值成正 比。此問題因熟知的米勒效應（Miller-effect)而得以緩和。 簡述之，回饋電容器17B具有之有效電容等於其内在電容性 值乘以從其輸出並聯連接至其輸入之迴路的增益，即（在圖 1B之圖示中）放大器14之增益與傳送構件（]?]£丁）13之增益的 組合。 從其自身可瞭解上述圖1B之替代解決方案，例如從 US-A-6,084,475中。此出版物顯示具有二後繼放大器及位於· 琢二級之間的一中間節點之一放大器以及耦合於該放大器 輸出與該中間節點之間的一回饋電容器之一設計。 回债電容器17B可看作一電容性裝置，其將一輸入17Bin 連接至輸出12且將一輸出17Β〇υτ連接至該電壓調節器之放 大器14中之一節點。其在其輸入所表現的電容特性暗示回 饋電容器17Β將一 AC輸入電壓轉換為一AC輸出電流，從而 提供AC電流回饋。該US-A-6,084,475所示之設計的一缺點 86482 200416513 為該回饋電容器之輸出端子係連接至一低阻抗節點，更具 體言之，一 NMOS FET之汲極與閘極係連接為二極體組態， 故該回饋電容器所產生的回饋電流之部分經由此NMOS FET丟失。因此，為獲得理想的有效回饋電流，該回饋電容 器仍需相對較大。該US-A-6,084,475所示之設計的另一缺點 係關於該NMOS FET連接至一電流鏡組態中之一第二 NMOS FET且在其汲極端子處接收一偏壓電流的情況。為給 該鏡之總閘極電容充電，需一增大之偏壓電流，其在功率 消耗及散逸方面不利。另外，該回饋電容器所產生的回饋 電流之部分丟失。 【發明内容】 本發明之一項一般目的係提供一種改善之電容性回饋電 路，其中該回饋電流得到更有效的利用。 依據本發明之一項重要觀點，一種改善之電容性回饋電 路包含一回饋電容器，其將其輸出端子連接至一高阻抗節 點。此節點處之阻抗較佳至少為1 0 Μ Ω。 在一項較佳具體實施例中，該改善之電容性回饋電路包 含具有串聯連接的一偏壓電流源、一放大元件以及一電流 感測器之一第一分支，該放大元件具有一高阻抗控制端子 。該回饋電容器將其輸出端子連接至該控制端子。一電流 至電壓轉換回饋迴路將一高阻抗輸出端子連接至該控制端 子。 【實施方式】 圖2示意性顯示依據本發明之一電容性回饋電路，其總體 86482 200416513 係藉由參考數字20表示，具有一電壓輸入端子21以及一電 流輸出端子22。此電路20可用以取代圖1B所示之回饋電容 器17B。電容性回饋電路2〇包含一回饋電容器23,其將一第 、子連接至輸入21且將一第二端子連接至一高阻抗節點 N。此郎點處之阻抗較佳至少為1 〇 μ Ω。假設電壓輸入21處 的笔壓位準提高··此將引起一輸出電流從電容器U流進節 點Ν ;因節點Ν處的高阻抗，此電流將導致節點ν處的電壓 位準快速增大。假設達到一穩定狀態，即電壓與電流保持 恆疋的一狀態。在此種穩定狀態中，因節點Ν處的高阻抗， 從郎點Ν流出之電流（流至一 ac接地，即任一電壓供應）將非 常小，實際上為零。 電容性回饋電路20進一步包含一第一分支24，其具有串 聯連接於一第一供應電壓Vd與一第二供應電壓％之間的一 偏壓電流源25、一放大元件26以及一電流感測器27，該第 二供應電壓Vs之電壓位準較該第一供應電壓ν〇為低。放大 元件26將一高阻抗控制端子26c連接至該節點N。電流感測 器27係一電流至電壓轉換回饋迴路28之部分，其將一高阻 抗輸出端子28c連接至該端子N。 放大元件26對其控制端子26c處的一變化電壓作出回應 以相應地改（第-分支24中之電流。此係藉由感測器η 感測，且經由回饋迴路28，一電壓變化即施加於節點N。回 饋迴路28係設計為使該施加之回饋電壓之變化等於輸入21 處的輸入電壓 < 變化，但方向相反，以抵消回饋電容器U 於節點N處引起的任何電壓變化。 86482 -9- 200416513 在圖2之示範性具體實施例中，兩、、云 。 电^感測器2 7具有一輸出 27c ’其提供反應通過感測器、 益“芡电机I”又一電流輸出信號 Is。回饋迴路28包含一放女 、 、 孜大态29，其將一反相電流輸入29a 連接至電流感測器2 7之該雷沪於山0 电成輸出27c，且將一非反相輸入 29b連接以接收-參考電流^放大電路㈣—步將一電壓 輸出高阻抗）連接至節點心作為替代，電流感測㈣ 電壓㈣之—裝置，且比較器啊為接收

輸入廷壓之纟置’但因該電流消耗通常較低，故所述之 設計較佳。 在圖2所示之示範性具體實施例中，電流感測器係連接 於放大元件26與該第一供應電壓Vd之間，而偏壓電流源25 則係連接於放大元件26與該第二供應電壓％之間，輸出端 子22則係連接至放大元件26與偏壓電流源乃之間的節點。 在此種狀況下，輸出端子22處的輸出電流Ι〇υτ之變化的符號 與輸入21處的輸入電壓VlN之變化的符號相反，如下文之論 述〇 再次假設電壓輸入21處的電壓位準提高：所導致的節點N 處之電壓位準的增大將引起電流l27增大，且因電流l27與輸 出電流Ιουτ之和等於偏壓電流源25所決定的該恆定偏壓電 流Ibias ’故輸出電流Ιουτ將相應減小。增大之電流l27將引起 比較器29之反相輸入29a所接收的感測器信號is增大，導致 節點N處的電壓下降。 或者’亦可將輸出端子22連接至放大元件26與電流感測 器27之間的節點；在此種狀況下，輸出端子22處的輸出電 86482 -10- 200416513 流Iουτ之變化的符號與輸入2 1處的輸入電壓Vin之變化的符 號相同，對此熟悉技術人士應很清楚。 另外，亦可將電流感測器27連接於放大元件26與該第二 供應電壓Vs之間，而將偏壓電流源25連接於放大元件26與 該第一供應電壓VD之間，輸出端子22則連接至放大元件26 之一端子，對此熟悉技術人士應很清楚。 圖3為更詳細顯示圖2之電容性回饋電路20之一示範性具 體實施例的圖示，該例適合實施為一積體電路。 在圖3之示範性具體實施例中，放大元件26係實施為一第 一 NMOS電晶體31，其將其源極連接至輸出端子22，且將其 閘極連接至該節點N。應注意放大元件26可實施為其他類型 的電晶體，例如一雙極電晶體，但因閘極與源極/汲極之間 的高阻抗，故MOSFET較佳。另外應注意第一NMOS電晶體 3 1之閘極未連接至其源極或其汲極，從而保持節點N之髙阻 抗。 在圖3之示範性具體實施例中，偏壓電流源25係實施為一 第二NMOS電晶體32，其將其源極連接至第二供應電壓Vs ，將其汲極連接至輸出端子22，且將其閘極連接至精確恆 定偏壓電壓VBIAS之一源極。 在圖3之示範性具體實施例中，電流感測器27係實施為連 接於一電流鏡組態中的二PMOS電晶體33、34之組合。更具 體言之，電流感測器27包含一第三PMOS電晶體33，其將其 源極連接至第一供應電壓VD且將其汲極連接至第一 NMOS 電晶體31之沒極，且進一步包含一第四PMOS電晶體34，其 86482 -11 - 200416513 將其源極連接至第一供應電壓vDa將其閘極連接至第三 PMOS電晶體33之閘極及汲極。第四PMOS電晶體34之汲極 係當作電流感測器27之輸出端子27c。在第三PMOS電晶體 33之源極一汲極路徑中流動的任何電流127皆會引起相等或 成比例的電流Is在第四PMOS電晶體34之源極一汲極路徑 中流動。 在圖3之示範性具體實施例中，放大器29係實施為連接於 一電流鏡組態中的二NMOS電晶體35、36之組合。更具體言 之，放大器29包含一第五NM0S電晶體35,其將其源極連接 至第二供應電壓Vs且將其汲極連接至第四PMOS電晶體34 之汲極，且進一步包含一第六NMOS電晶體36，其將其源極 連接至第二供應電壓Vs且將其閘極連接至第五NM0S電晶 體3 5之閘極及汲極。第六NMOS電晶體36之汲極係當作比較 器29之輸出端子29c，且連接至該節點N。第六NMOS電晶 體36之汲極亦係當作放大器29之非反相輸入29b，且從一參 考電流源37接收一參考電流Iref，在此具體實施例中，該參 考電流源係實施為一第七PMOS電晶體37，其將其源極連接 至第一供應電壓VD，將其汲極連接至第六NMOS電晶體36 之汲極，且將其閘極連接至精確恆定參考電壓Vref之一源 極0 本發明進一步係關於一差動放大器或比較器（諸如圖1A 之放大器14等）之一輸入級，其接收輸入電壓信號。此種輸 入級通常包含並聯連接之二M0SFET，其源極係耦合在一起 ，其閘極分別構成該輸入級之相應的輸入端子。有時可能 86482 -12- 200416513 期望在平衡中，該差動級之增益相對較低。為該目的，已 熟知藉由將電阻器包含於其源極路徑中來退化MOSFET。然 而，此種先前技術之解決方案的一缺點係其回應速度下降 ，導致糟糕的AC特性，特別是導致糟糕的暫態回應。 依據本發明，此問題係藉由配置一非線性電阻器以連接 二MOSFET之二源極來消除或至少得到減輕。此非線性電阻 器較佳係實施為一 MOSFET，其偏向一恆定閘極電壓，下文 將參考圖4A至4D對此加以解釋。 圖4A示意性顯示一差動放大器之一先前技術輸入級40之 部分’其具有一第一電壓輸入端子41以及一第二電壓輸入 端子42。輸入級40包含一第一 NMOS電晶體43及一第二 NMOS電晶體44，其源極皆連接於一節點X處，且其汲極分 別係連接至相應的負載45、46。提供一偏壓電流IBIAS之一 共同偏壓電流源47係連接於該節點X與一電壓參考Vs之間 。電晶體43、44將其汲極分別連接至相應的負載45、46。 或者，亦可實施使用PMOS電晶體之具體實施例，對此熟悉 技術人士應很清楚。 圖4B示意性顯示一差動放大器之一先前技術輸入級40’ 的一類似部分，其中該等源極分別係藉由包含該等NMOS 電晶體43、44與該節點X之間的相應電阻器47、48而退化， 從而減小增益。該二相應電阻器48、49具有等同的電阻 R。 圖4C示意性顯示一差動放大器之一先前技術輸入級40” 的一類似部分，其具有與圖4B之先前技術輸入級40’等效的 86482 -13- 200416513 特性，但現在該二NMOS電晶體43、44分別係連接至相應的 電流源51及52，且一電阻器53將該二電晶體之二源極連接 起來。該二電流源51、52提供等同的偏壓電流IBIAS/2。電阻 器53具有二倍電阻2R。 只要輸入級40”處於平衡，該級即能令人滿意地運作。然 而，若輸入級40”失去平衡，即在二輸入41與42之間存在一 相對較大的電壓差，則該級的回應將因增益減小而變慢。 圖4D示意性顯示一差動放大器之一輸入級50的一類似部 分，其已依據本發明加以改善，即該固定電阻器53已為一 非線性電阻器54所取代。在所示之較佳具體實施例中，此 非線性電阻器54係實施為一第三NMOSFET，其偏向一恆定 閘極電壓。更具體言之，NM0SFET 54將其源極連接至第一 NM0S電晶體43之源極，將其汲極連接至第二NM0S電晶體 44之源極，且將其閘極連接至一恆定偏壓電壓VBIAS(例如藉 由一帶隙源提供，對此熟悉技術人士應很清楚）。 平衡時，依據本發明之輸入級50之特性與圖4C之輸入級 40”相似。若第三NMOSFET 54之汲極與源極端子之間的電 壓差相對較小，則第三NMOSFET 54產生與該電壓下降成比 例的一電流，即其特性類似於具有恆定電阻之一電阻器。 若第三NMOSFET 54之汲極與源極端子之間的電壓差相對 較大，諸如於該等輸入其中之一處的一暫態狀況中所發生 者等，則第三NMOSFET 54產生一超比例的大電流，即具有 一減小之電阻，使輸入級50之特性與圖4A之輸入級40更相 似，以具有增大之增益。因此，該輸入級將儘快回復至平 86482 -14- 200416513 衡狀態。實驗顯示，可在僅1叩的時間内復原該輸出電壓之 目的值，其精度為5%或更佳。 本發明進一步係關於一電壓調節器之一輸出驅動器級。 在實施中’電壓調節器係用以為諸如1(：等裝置供電，其中 電流消耗在運作期間可變化。在許多情形中，增大之負載 電流可導致其等效負載電阻之減小，其又會導致該調節器 之頻率特性中的主極點之移位，此並不合需要。另一影響 係該最後級之增盈可能減小。本發明就該等問題提出一解 決方案，即在具有増大之輸出電流的狀況下增大輸出級之_ 増显，使得當輸出級之增益減小時FET驅動器之增益增大， 故總體增益維持在實質上恆定的位準。為此目的，本發明 提出為輸出級提供一輸出電流感測器，且將該感測之電流 回饋至該輸出級之-輸入側作為該放大器之增益的一控制 ，使增大之輸出電流對應於增大之增益，下面將參考5八至 5B對此加以解釋。 圖5A示意性顯示—電壓調節器之—輸出驅絲級6〇的一 先前技術設計，該驅動器級6〇具有一電壓輸入端子Μ以及 一電壓輸出端子62。驅動器級6〇包含—第一pM〇s電晶體〇 ，其將其源極連接至―第—供應電壓位準％，且將其閉極 連接至輸人端子61。驅動器⑽進—步包含連接於電流鏡 組態中之二_5電晶體。更具體言之，—第二_5電晶 體64將其源極連接至_ ^ ^ ^ rsz ㈣連接i罘一供應電壓位準％，且將其汲極 連接至第-PMOS電晶㈣之㈣…第三N_s電晶體^ 將其源極連接至該第二供應電壓位準、，將其沒極連接至 86482 -15- 200416513 耦合至該第一供應電壓位準VD以產生一第一偏壓電流 Ibias」之一第一偏壓電流源66，且將其閘極連接至第二 NMOS電晶體64之閘極及沒極。驅動器級60進一步包含一第 四或輸出PMOS電晶體67，其將其源極連接至該第一供應電 壓位準VD，將其閘極連接至第三NMOS電晶體65之汲極， 且將其汲極連接至輸出端子62。一電阻器R表示一輸出負載 ，其汲取一輸出電流Iload。在所示之範例中，驅動器級60 係實施為一反相級。 輸入61處的輸入電壓之增大將減小通過第一電晶體63之 電流，其係藉由通過第三電晶體65之電流的一類似減小來 反應。因此’偏壓·電流Ibias.i之較大部分將流向輸出電晶體 67之閘極，導致輸出62處的輸出電壓降低。 圖5B為先前技術輸出驅動器60之一簡化表示圖，其中輸 出電晶體67係顯示為藉由一放大器68驅動。在下文中，此 放大器68之增益將表示為α，而輸出電晶體67之增益將表示 為/。因此，放大器68在輸出電晶體67之閘極處提供一閘極 電壓crVIN。輸出電晶體67提供一輸出電流Iload = α.γ·νΐΝ 〇 取決於負載阻抗R，輸出電壓V〇UT將具有值。換言 之，輸出驅動器60之電壓增益可表示為V0UT/VIN= R.cc.r。 在一調節器中，輸出電壓V0UT應為怪定。然後，若負載 之電流消耗增大，則乘積將增大。更具體言之，此種乘 積實質上與IL〇AD之平方根的倒數成比例。此種減小將影響 該閉合迴路之調節特徵。 圖5C顯示藉由調諧放大器68以提供對此問題之一解決方 86482 -16· 200416513 案的第一類先前技術嘗試，如（例如）R· Antheunis等人在 「簡單可縮放CMOS線性調節器架構（Simple Scalable CMOS Linear Regulator Architecture)」（海報論文ESSCIR 2001)中所述者。該可調諧放大器68係藉由串聯連接之三電 晶體T1、丁2、T3以及一電流源IREF實施。下面將論述二運 作狀況。若輸出電流Iload為低值，則輸入電晶體T3驅動電 流經由輸出電晶體67與第一及第二電晶體T1及T2所形成之 鏡流過輸出電晶體67。流過該等第一及第二電晶體T1及T2 之電流為低值。參考電流IREF較流過第二電晶體T2之電流為 大，其捏縮（pinch)第一電晶體T1。實際上，僅輸出電晶體 67與第二電晶體T2所形成之鏡活動。 若輸出電流Iload 為高值，則流過第一及第二電晶體T1及 T2之電流為高值。參考電流IREF為第一及第二電晶體T1及 T2所吸收，且第一電晶體T1不再受到捏縮。第一及第二電 晶體T1及T2之組合現在可視為一較小電晶體，且由此較小 電晶體與輸出電晶體67所構成之電路的增益增大。 此先前技術方法之一缺點係該電路為一前饋電路。調諧 該增益無需關於輸出電流Iload的資訊’該方法完全依賴於 流過輸入電晶體T3之電流。 圖5D顯示提供對上述問題之一解決方案的第二類先前技 術嘗試，如（例如）US-A-5,982,226所揭示者。然而，實際上 該問題並未解決；藉由提高驅動輸出電晶體67之速度，其 僅提供補償。一輸入電晶體T4將其源極連接至輸出電晶體 67之閘極，從而驅動輸出電晶體67。一電流感測電晶體T1 86482 -17- 200416513 (較輸出電晶體67為小）亦將其閘極連接至輸入電晶體T4之 源極。一第三電晶體Τ3係連接於輸入電晶體Τ4之源路徑中 ，且連接至一第二電晶體Τ2以形成一電流鏡，該第二電晶 體Τ2與電流感測電晶體Τ1係串聯連接。於電流感測電晶體 Τ1中流動之電流鏡像通過第二及第三電晶體Τ2及Τ3，且偏 移輸入電晶體Τ4。因此，若輸出電流IL0AD增大，則分支Τ3/Τ4 中之電流亦會增大，且輸出電晶體67之大閘極電容可更容 易充電或放電。 本發明提供一驅動器級，其為上述問題提供一解決方案 ，該解決方案係基於調諧放大器68，如上文參考圖5C之先 前技術解決方案所述者，但現在係以回饋方法為基礎，而 非圖5C之前饋方法。此種依據本發明之驅動器級70係示意 性顯示於圖5E中。依據本發明之驅動器級70可與先前技術 級60相比較，但其因包含一電流回饋迴路71而得到改善， 該電流回饋迴路可有效減小輸入電晶體63之源極線中的阻 抗，以回應負載電流之增大。在圖5E中，此電流回饋迴路 71係顯示為包含耦合至輸出電晶體67之一輸出電流感測器 Ts以及併入輸入電晶體63之源極線中之一可控電阻Rd，此 可控電阻Rd係藉由該輸出電流感測器Ts所提供之一輸出感 測電流Is控制。在所顯示之具體實施例中，輸出電流感測 器Ts係實施為一 PMOS電晶體，其將其源極及閘極並聯連接 至輸出電晶體67之源極及閘極，故此PMOS感測器電晶體Ts 之源極一汲極電流等於或至少正比於輸出電流ILOAd。輸出 電流感測器電晶體Ts之大小最好較輸出電晶體67為小，使 86482 -18- 200416513 輸出感測電流Is較輸出電流Il〇ad為小。 其運作係如下：若輸出電流Iload為小值，則輸出感測電 流Is亦為小值，且該可控電阻Rd係控制為一大電阻值。因 此，輸入電晶體63藉由此電阻Rd退化，且輸入電晶體63之 增益為小值。反言之’若輸出電流Iload為南值’則輸出感 測電流Is亦為高值，且該可控電阻Rd係控制為一小電阻值 。因此，輸入電晶體63之退化減小，且輸入電晶體63之增 益增大。在一可能具體實施例中，若輸出電流Iload達到其 最大值，則該可控電阻Rd之電阻值減小為零。 因此，若輸出電流IL0AD增大/減小，則輸入電晶體63之增 益亦增大/減小，從而使總體電壓增益V0UT/VIN實質上保持 怪定。 本發明所提出之驅動器設計的另一優點係流過輸入電晶 體63之電流實質上為恆定。因此，當輸出電流IL0AD變化時 ，輸入電晶體63之跨導將實質上保持恆定，且增益α之調諧 僅取決於可控退化電阻Rd。 圖5F更詳細顯示電流回饋迴路71與可控電阻Rd之一示範 性具體實施例。該可控電阻Rd包含併入輸入電晶體63之源 極線中的一電阻電晶體TR，其係連接至電流鏡組態中之一 偏壓電晶體TB。此偏壓電晶體TB係耦合至一第二偏壓電流 源74，以產生一第二偏壓電流IBIAS.2。 更具體言之，一 PMOS電阻電晶體TR將其源極連接至該第 一供應電壓位準VD，且將其汲極連接至輸入電晶體63之源 極。一 PMOS偏壓電晶體TB將其源極連接至該第一供應電壓 86482 -19- 200416513 位準VD，且將其汲極連接至該第二偏壓電流源74，其係耦 合至該第二供應電壓:位準Vs。電阻電晶體Tr及偏壓電晶體 Tb之閘極相互連接，且連接至偏壓電晶體Τβ之沒極。 電流回饋迴路71包含連接於電流鏡組態中之二NMOS電 晶體77、78，配置以將該感測器輸出電流鏡至輸入電晶體 63之源極。更具體言之，一NMOS電晶體77將其源極連接至 該第二供應電壓位準Vs，且將其汲極連接至PMOS感測器電 晶體Ts之汲極。一NMOS電晶體78將其源極連接至該第二供 應電壓位準Vs，將其閘極連接至NMOS電晶體77之閘極及汲 極，且將其汲極連接至輸入電晶體63之源極與電阻電晶體 Tr之沒極之間的一節點P。 因此，NMOS電晶體78將一回饋電流IF從該節點P汲取至 第二供應電壓位準Vs，此回饋電流IF與感測器輸出電流Is 成比例。若需要，NMOS電晶體78可製造成較NMOS電晶體 77為小，從而回饋電流If可較感測器輸出電流Is為小。 若輸出電流Iload為小值，則輸出感測電流Is為小值，故 回饋電流IF亦為小值。關於AC信號，對於輸入電晶體63之 源極，至AC接地（即任一供應線）之一電阻等於電阻電晶體 TR之電阻（其實質上為恆定）並聯NMOS電晶體78之電阻（其 非常高，因NMOS電晶體78係在線性模式下作業）。 若輸出電流Iload為高值，則輸出感測電流Is為高值，故 回饋電流If亦為高值。流過輸入電晶體63之電流實質上為恆 定（藉由第一偏壓電流源66及電流鏡64/65決定）。電阻電晶 體TR之電阻實質上仍為恆定。然而，因該增大之回饋電流 86482 •20- 200416513 IF(R = V/I，其中V為Early電壓，其取決於所使用的技術） ，故NMOS電晶體78之電阻現在非常小。因此，對於輸入電 晶體63之源極，至AC接地之電阻減小。 圖6示意性顯示一電壓調節器100之電路圖，其中依據本 發明之上述級係整合於一電路中。電壓調節器100具有一電 壓輸入端子101及一電壓輸出端子102。一輸入差動放大器 總體係以參考數字110表示。如上文參考圖4D所述之一輸入 級總體係以參考數字120表示。連接至調節器輸入端子101 之此輸入級120之一信號輸入端子121連接至第一輸入電晶 體43之閘極，且一電壓回饋輸入端子122連接至第二輸入電 晶體44之閘極。第一NMOS輸入電晶體43之汲極係連接至一 第三PMOS輸入電晶體111之汲極，該第三PMOS輸入電晶體 111與一第四PMOS輸入電晶體112—起連接於一電流鏡拓 撲中。第二NMOS輸入電晶體44之汲極係連接至一第五 PMOS輸入電晶體113之汲極，該第五PMOS輸入電晶體113 與一第六PMOS輸入電晶體114一起連接於一電流鏡拓撲中 。第四PMOS輸入電晶體112之汲極係連接至一第七NMOS 輸入電晶體115之汲極，該第七NMOS輸入電晶體115與一第 八NMOS輸入電晶體116—起連接於一電流鏡拓撲中。第六 PMOS輸入電晶體114之汲極係連接至第八NMOS輸入電晶 體116之汲極，且此節點為輸入差動放大器110之一輸出節 點 119。 如上文參考圖5F所述之一輸出驅動器級總體係以參考數 字130表示。輸出驅動器級130之輸入端子61係連接至輸入 86482 -21 - 200416513 差動放大器110之輸出節點119。 匕纟 电阻分壓器且在此處表示為一電阻器140之一電 壓回饋電路將其輸入端子連接至輸出驅動器級13〇之輸出 场子132，且將其輸出端子連接至輸入差動放大器丨1〇之輸 入級120的回锖輸入端子122，從而向電壓調節器1〇〇之輸入 回饋代表電壓調節器100之輸出電壓ν〇υτ的一電壓信號。 如上文參考圖3所述之一電容性回饋電路總體係以參考 數字150表示。此電容性回饋電路將其輸人端子㈣接至輸 出驅動器級130之輸出端子132，且將其輸出端子22連接至 驅動器級130之輸入端子61，從而向驅動器級13〇之輸入回 饋代表电壓調節器100之輸出電壓的一 I流信號。關於此方 面，應注意電壓調節器100具有一二級設計，包含一輸入級 110與一輸出級130,且藉由電容性回饋電路15〇所實施之電 流回饋迴路係耦合至該二級之間的一級間節點119/61。可證 明此種設計提供更佳的穩定性。 對於熟悉技術人士應很清楚，本發明並不侷限於以上所 論述之示範性具體實施例’在隨附的中請專利範圍所界定 的本發明之保護性範疇内，可進行各種變化及更改。 【圖式簡單說明】 上文已參考圖示描述依據本發明之電容性回饋電路的較 佳具體實施例，藉以解釋本發明之該等及其他觀點、功能 及優點，其中相同的參考數字表示相同或類似的構件二 其中： 圖1Α及1Β示意性顯示先前技術電壓調節器； 86482 -22- 200416513 =示=顯示依據本發明之一電容性回饋電路; 之電容性回饋電路的詳細實施； C不意性顯7F-差動放大器之先前技術輸入級； 意性顯示依據本發明之-差動放大器的輸入級; 圖5Απ意性顯示—先前技術輸出驅動器； 圖5Β為該先前技術輸出驅動器的簡化表示； 圖5C示意性顯示—先前技術輸出驅動器； 圖5Dt意性顯π _先前技術輸出驅動器； 圖5Ε為不意性顯示依據本發明之一輸出驅動器的簡化 圖 圖5F顯TF依據本發明《輸出驅動器的__項示範性具體實 施例；以及 圖6為7F意性顯示依據本發明之一電壓調節器的圖式。 【圖式代表符號說明】 10 電壓調節器 11 輸入端子 12 輸出端子 13 電流傳送構件 13a 第一端子 13b 第二端子 14 運算放大器 15 回饋迴路 15a 、 15b 電阻器 16 積體電路 86482 -23- 200416513 17A 負載電容器 17B 回饋電容器 20 電容性回饋電路 21 電壓輸入端子 22 電流輸出端子 23 回饋電容器 24 第一分支 25 偏壓電流源 26 放大元件 26c 高阻抗控制端子 27 電流感測為 27c 輸出 28 電流至電壓轉換回饋迴路 28c · 南阻抗輸出端子 29 放大器 29a 反相電流輸入 29b 非反相輸入 29c 電壓輸入 31 第一 NMOS電晶體 32 第二NMOS電晶體 33 第三PMOS電晶體 34 第四PMOS電晶體 35 第五NMOS電晶體 36 第六NMOS電晶體 37 參考電流源

86482 -24- 200416513 40、 40、40’， 輸入級 41 第一電壓輸入端子 42 第二電壓輸入端子 43 第一 NMOS電晶體 44 第二NMOS電晶體 45 ^ 46 負載 47 共同偏壓電流源 48 >49 電阻器 50 輸入級 51 、52 電流源 53 電阻器 54 非線性電阻器 60 輸出驅動器級 61 電壓輸入端子 62 電壓輸出端子 63 第一 PMOS電晶體 64 第二NMOS電晶體 65 第三NMOS電晶體 66 第一偏壓電流源 67 第四PMOS電晶體 68 放大器 70 驅動器級 71 電流回饋迴路 74 第二偏壓電流源

86482 -25- 200416513 77 > 78 NMOS電晶體 100 電壓調節器 101 電壓輸入端子 102 電壓輸出端子 110 輸入差動放大器 111 第三PMOS輸入電晶體 112 第四PMOS輸入電晶體 113 第五PMOS輸入電晶體 114 第六PMOS輸入電晶體 115 第七NMOS輸入電晶體 116 第八NMOS輸入電晶體 119 輸出節點 120 輸入級 121 信號輸入端子 122 電壓回饋輸入端子 130 輸出驅動器級 140 電阻器 150 電容性回饋電路 Is 輸出感測電流 I27 電流 Ibias 偏壓電流 Iref 參考電流 Vd 第一供應電壓 V OUT 輸出電壓 -26- 86482 200416513 VIN 輸入電壓 Vs 第二供應電壓 Ι〇υτ 輸出電流

86482 27-

Claims (1)

1. 200416513 拾、申請專利範園： I 一種電容性回饋電路，其包含： 一電壓輸入端子； 一電流輸出端子； 一回饋電容器，其係將一第一端子連接至輸入端子且 將一第二端子連接至一高阻抗節點。 2·如申叫專利範圍第1項之電容性回饋電路，其進一步包 含： 一放大元件，其係將一高阻抗控制端子連接至該節點； 一電流感測器，其係串聯連接於該放大元件與一第一 供應電壓之間； 一偏壓電流源，其係串聯連接於該放大元件與一第二 供應電壓之間。 3.如申請專利範圍第2項之電容性回饋電路，其中該電流感 測器係一電流至電壓轉換回饋迴路之部分，該回饋迴路 將一高阻抗輸出端子連接至該節點。 4·如申請專利範圍第3項之電容性回饋電路，其中該電流感 測器具有一輸出用以提供一電流輸出信號，且其中該回 饋迴路包含一比較器，其將一電流輸入連接至該電流感 測器之該電流輸出，將一第二輸入連接以接收一參考電 流，且將一電壓輸出連接至該節點。 5 ·如申請專利範圍第2、3或4項之電容性回饋電路，其中該 輸出端子係連接至位於該放大元件與該偏壓電流源之 間的該節點。 86482 200416513 6·如申請專利範圍第2、3或4項之電容性回饋電路，其中該 輸出端子係連接至位於該放大元件與該電流感測器之 間的該節點。 7.如申請專利範圍第2、3、4、5或6項之電容性回饋電路， 其中該放大元件包含一第一電晶體，其較佳為一 MOSFET，其將其閘極連接至該節點。 8·如申請專利範圍第2、3、4、5、6或7項之電容性回饋電 路，其中該偏壓電流源包含一第二電晶體，其較佳為一 MOSFET，其將其源極連接至第二供應電壓，且將其閘 極連接至精確恆定偏壓電壓之一源極。 9·如申請專利範圍第7及8項之電容性回饋電路，其中該第 二電晶體將其汲極連接至該第一電晶體之源極。 10. 如申請專利範圍第2、3、4、5、6、7、8或9項之電容性 回饋電路，其中該電流感測器包含二電晶體之一組合， 該二電晶體較佳為MOSFET，該二電晶體係連接於一電 流鏡組態中。 11. 如申請專利範圍第7及10項之電容性回饋電路，其中該電 流感測器包含一第三電晶體，其將其源極連接至第一供 應電壓且將其汲極連接至該第一電晶體之汲極，且進一 步包含一第四電晶體，其將其源極連接至第一供應電壓 且將其閘極連接至該第三電晶體之閘極及汲極。 12. 如申請專利範圍第2、3、4、5、6、7、8或9項之電容性 回饋電路，其中該比較器包含二電晶體之一組合，該二 電晶體較佳為MOSFET，該二電晶體係連接於一電流鏡 86482 -2- 200416513 組態中。 α如申請㈣範圍w項之電容性回饋轉，其中該 比較器包含—第五電晶體’其將其源極連接至第二供應 電壓且：其汲極連接至該第四電晶體之汲極，且進一步 匕含帛7Τ電晶體，其將其源極連接至第二供應電壓且 將其閘極連接至該第五電晶體之閘極及沒極。 14.,申請專利範圍第13項之電容性回饋電路，其中該比較 器進步包含一參考電流源，其輕合以向該第六電晶體 之汲極提供—參考電流’且其中該六電晶體之沒極係連 接至該節點。 5.如申μ專利圍第14之電容性回饋電路，其中該參考電 流源包含一第七電晶豸，其將其源極連接至第一供應電 壓，將其汲極連接至該第六電晶體之汲極，且將其閘極 連接至精確恆定參考電壓之一源極。 16· —種包含如申請專利範圍第丨、2、3、4、5、6、7、8、 9 10、11、12、13、14、15或16項之一電容性回饋電路 之電壓調節器。 17· —種電壓調節器，其包含： 一電壓輸入端子； 一電壓輸出端子； 一輸入差動放大器，其包含一差動輸入級，該差動輸 入級包含： 較佳為一 MOSFET之一第一電晶體與一第一電流源 所構成之一第一串聯配置； 86482 200416513 較佳為一 MOSFET之一第二電晶體與，第二電流源 所構成之一第二串聯配置； 以及一非線性電阻器，其係將一第一端子連接至位 於該第一電晶體與該第一電流源之間的一第一節點，且 將一第二端子連接至位於該第二電晶體與該第二電流 源之間的一第二節點； 該輸入差動放大器將一信號輸入端子連接至該調節 器輸入端子； 一輸出驅動器級，其包含： 連接至該輸入差動放大器之一輸出的一電壓輸入； 一電壓輸出； 一電流回饋迴路，其回饋代表該電壓輸出處所提供 之該輸出電流的一信號，使該電壓輸入處的該Ac阻抗有 效減小，從而提高用於AC信號之該增益； 電壓回饋構件’其係將一輸入連接至該調節器輸出 ^子，且將一輸出連接至該輸入級之一回饋輸入端子； 以及如申請專利範圍第i、2、3、4、5、6、7、8、9、 10、11、12、13、14或15項之一電容性回饋電路，其將 其輸入子連接至該调卽器輸出端子，且將其輸出端子 連接至該輸出驅動器級之該輸入； 其中該電壓調節器進一步具有下列特徵中之一戋一以 上特徵： (a)該非線性電阻器包含一第三電阻器， 命其較佳為一 MOSFET’其係將其源極連接至該帛1點，將其沒極 86482 -4 - 200416513 連接至該第二節點，且將其閘極連接至一恆定偏壓電壓； (b) 該第一電流源係連接於該第一電晶體之一源極與 一電壓參考之間； 該第二電流源係連接於該第二電晶體之一源極與 該電壓參考之間； 且該等三電晶體兩兩皆為同一導電類型； (c) 該輸出驅動器級包含： 一輸入電晶體，其較佳為一 MOSFET，其係將其源 極連接至一可控阻抗，且將其閘極連接至該輸入端子； 其中該可控阻抗最好包含： 二電晶體，其較佳為MOSFET，其係連接於電流鏡 組態中，其中該等電晶體之一第一電晶體將其源極連接 至一第一供應電壓位準，且將其汲極連接至一偏壓電流 源，且其中該等電晶體之一第二電晶體將其源極連接至 一第一供應電壓位準，將其汲極連接至該輸入電晶體之 源極，且將其閘極連接至該第一電晶體之閘極及沒極； 一輸出電晶體，其較佳為一 MOSFET，其係將其源 極連接至一第一供應電壓位準，且將其汲極連接至該輸 出端子； 耦合於該輸入電晶體之汲極與該輸出電晶體之閘 極之間的電流耦合構件；其中該電流耦合構件最好包含： 二電晶體，其較佳為MOSFET，其係連接於電流鏡 組態中，其中一電晶體將其源極連接至一第二供應電壓 位準，且將其汲極連接至該輸入電晶體之汲極，且其中 200416513 為另 電晶體將其源極連接至該第二供應電壓位準，將 其沒極連接至一第一偏壓電流源及該輸出電晶體之閘 極’且將其閘極連接至該一電晶體之閘極及汲極； 與該輸出電晶體相關聯之一輸出電流感測器，其係 用以提供代表該輸出電流之一感測器輸出電流信號；其 中孩輸出電流感測器最好包含具有與該輸出電晶體相 同的導電類型之-感測器電晶體，其將其源極及閘極並 聯連接至該輸出電晶體之源極及閘極； 士、、一電泥回饋迴路，其係用以回饋源自該感測器輸埤 電泥信號之-信號以控制該可控阻抗；其中該電流回饋 迴路最好包含： ^二電晶體，其較佳為Μ⑽ΕΤ，其係、連接於電流鏡 二中二其中—電晶體將其沒極連接以接收該感測器輸 :>ί號且其中孩另一電晶體將其沒極連接至該輸 入電晶體之源極。 86482