TW200924596A - Wiring substrate and method of manufacturing the same - Google Patents

Wiring substrate and method of manufacturing the same Download PDF

Info

Publication number
TW200924596A
TW200924596A TW097145075A TW97145075A TW200924596A TW 200924596 A TW200924596 A TW 200924596A TW 097145075 A TW097145075 A TW 097145075A TW 97145075 A TW97145075 A TW 97145075A TW 200924596 A TW200924596 A TW 200924596A
Authority
TW
Taiwan
Prior art keywords
wiring
layer
concave
convex
wiring substrate
Prior art date
Application number
TW097145075A
Other languages
English (en)
Inventor
Takashi Kurihara
Kei Murayama
Mitsutoshi Higashi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200924596A publication Critical patent/TW200924596A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/255Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/655Fan-out layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200924596 六、發明說明: 本申請案主張2007年11 $ 21日所提出之日本專利申請案 第2007-302007號之優先權,在此以提及方式併入該日本專利 申請案之整個内容。 【發明所屬之技術領域】 本發明係有關於-種佈線基板及—種佈線基板之製造方 法’以及更特別地,是有關於一種包括一強化構件之佈線基板 及一種佈線基板之製造方法。 【先前技術】 有-種藉由在-支撐體上形成佈線層及然後使該等佈線層 與該支撐齡_製造佈縣板之方法㈣製造上面安裝^ 一電子組件之佈絲㈣方法。在此方法巾,因為該支撐體係 在形成該增層佈線層時存在,所以可以良好準確性形成該增層 佈線層而沒有失敗。 曰曰 然而,在完全移_支龍之該·基板巾,雜板本身之 機械強度制的。結果,例如,#在該佈縣板上安I —半導 ^晶片(主要安裝)中及在一母板上絲上面安裝有該半導體 晶片之該佈線基板(次要安裝)中施加熱時,容易使該佈線基 變形。 國際公告第漏_39219描述一對付上述問題之佈線基 板。圖1顯示在麵03/0繼9中所揭露之佈線基板。如則 所不,藉由移除一銅板105之中心部分,形成一半導體元件安 97145075 3 200924596 裝面。該銅板105做為一佈線構件1〇3之一支撐體,其中在該 佈線構件103中重複形成有絕緣層1〇2及佈線層“I。旅兑, 該剩餘銅板105用以做為一多層電路基板1〇〇之一強化板,以 - 便可確保該佈線基板之強度。 * 然而,因為上述所構成之強化板係由做為該支撐體之該銅板 105所形成,所以該強化板係厚的且它的重量係重的。旅真, 使該強化板均勻地提供於包圍該半導體元件安裝面之榧部 ( 上。因此,此方法無法有效地對付該佈線基板之變形。 【發明内容】 本發明之示範性具體例對付上述缺點及其它上面所未描述 之缺點。然而,本發明不需要克服上述缺點,以及因此,本發 明之一示範性具體例可以不克服任何上述問題。 於是,本發明之一態樣提供一種能改善機械強度同時達成重 量之減輕的佈線基板及一種佈線基板之製造方法。 依據本發明之一個或多個態樣,提供一種佈線基板。該佈線 基板包括:一佈線構件,藉由堆積絕緣層及佈線層所形成,該 佈線構件在上面包括有連接塾;以及一強化層,提供於該佈線 .構件上,以包圍該等連接塾,以及在該強化層之上面包括有複 數個凹-凸部。 依據本發明之一個或多個態樣,該等凹—凸部係提供成朝多 個不同方向延伸。 依據本發明之一個或多個態樣,該強化層係由銅所形成,以 97145075 4 200924596 及在4等凹-凸部之凸頂端部上提供一錄層。 依據本發明之―個或多個態樣,提供一種半導齡置。该半 導體裝置包括:兮任w μ佈線基板;一半導體元件,安裝於該佈線棊 乂及均熱片(heat spreader),提供於該半導體元件 上。 、务依^ 2明之—個或多個態樣’提供一種佈線基板之製造# , 、、匕括.(a)堆積絕緣層及佈線層於一支撐體上,以 成布、、友構件,(b)從該佈線構件移除該支撐體之一部分, f形成—暴露轉佈線層之最外表面的開口 ;以及(c)圖索化 °亥強化層以在該強化層中形成複數個凹-凸部。 依據本發明之—lm ,,. 、^ 、 個或夕個態樣,提供一種佈線基板之製造方 1 L括·(a)堆積絕緣層及佈線層於一支撐 以 形成一佈線構件· rK又访篮上 一 ’ Cb)k該佈線構件移除該支撐體;以及(c) 經由一黏著劑提供一 八上面具有複數個凹-凸部之強化層於該佈 、银構件上。 :=,對該強化層提供,凸形狀。因此,相較於 ;;化二冓’可改善機械強度,同時達成對提供有該 強化層之該佈線層的重量之減輕。 從下面敘述、《•式㈣請專概_明 態樣及優點。 月之具匕 從與下面圖式一起呈現之 發明之上述及其它態樣、特徵及優點。…將更明顯易知本 97145075 200924596 【實施方式】 以下,將參考圖示以描述本發明之示範性具體例。 圖2A及2B顯示一種在依據本發明之第一具體例的一佈線基 板1A上女裝一半導體元件的結構。圖μ係上面安裝有該半導 體元件之該佈線基板1A的剖面圖及圖2β係該佈線基板1A之 平面圖。 (") 如粗略地賴,依縣發明之轉線基板1A獅_佈線構 件30及-強化層50所構成。該佈線構件3〇係藉由堆積絕緣 層20、20a及20b及佈線層18、1如、18b及18c所形成。 從該佈線構件30之-表面咖暴露做為第一連接端π之該 等第-佈線層18(在說明中’有時稱為連接塾⑻。並且,在 該佈線構件30之背面上形成—防焊層22,以及在該防焊層μ 中提供開口部22X。從該等開π部奶暴露做為一第㈣ C2之該等第四佈線層18C的每—佈線層。 該強化層50做為該佈線構件3〇之一強化構件 圖2B所示,在該強化層5〇之中心部分中形成 件)。如 以及從該開π部5QX暴露在該 ^ W〇x, 該等第-佈線層18之表面。 ◦之錢面咖上的 如猶後所述’該強化層50係藉由餘刻一支 圖7D)。此時’亦同時形成暴露上述佈線構件3〇 1形成(見 佈線層18的表面之該開口部。 之°亥等第一 該強化層50具有細 97145075 200924596 時,依據本具體例之凹-凸帶狀部50a係幾乎形成為梯形。因 為該複數個凹-凸部50a係形成於該強化層5〇上,所以該強化 層50之重量減輕了。並且,因為根據會使應力集中及^於= 形之該佈線構件30的剛度特性來提供該等凹—凸部5如,所以 可有效確保該佈線構件3〇之剛度。 然而,該凹-凸帶狀部之剖面形狀並非偈限於上述形狀。例 如,可以分別使用圖3A所示之矩形凹—凸部5〇b、圖3β所示 Γ之三角形凹-凸部50c、圖3C所示之U形凹_凸部咖、圖= 所示之三角形凹-三角形凸部,及圖3E所示之 波形凸部50f做為該剖面狀形。 並且,在本具體例中,如圖2β所示,當從上面觀看時,複 數個凹-凸部50a係分別形成像方形框以成為該強化層5〇。 然而,該凹-凸部50a之平面形狀並非偈限於上述形狀。例 如,如圖4A所示,該平面形狀可以由朝圖从之水平方向(第 i;—方向)延伸的凹—凸部岣及朝圖4A之垂直方向(第二方向) 延伸的凹-凸部50h所構成。並且,如圖4B所示,可以形成在 該強化層50之角落部分上朝圖4B之右上方向(第三方向)延伸 .的凹-凸部50i ’以及再者,如圖4C所示,可以形成在該強化 層50之角落部分上朝圖4C之右下方向(第四方向)延伸的凹— 凸部50j。在此情況中’例如’如圖4β所示,可以在角落部 分上使該等凹-凸部50g及該等凹-凸部5〇i彼此連接成彎曲, 以及如圖4C所示,可以在角落部分上使6個凹_凸部咖與4 97145075 200924596 個凹-凸部50j虹合連接,以抵擔在角落部分上之應力集中。 並且,如圖4D所示’可以構成像一具有狹縫之方形框所形 成之凹-凸部5Qk。如圖4E所示,可以構成像—多邊雜所形 成之凹-凸部5〇1。又,如圖4F所示,可以構成藉由旋轉四邊 形形狀1/4圈所獲得之凹_凸部5〇m。並且,如圖所示,可 以構成具有圓形角落部分之凹-凸部50η。如圖4H所示,可以 構成在角落。卩分上朝徑向延伸所形成之凹—凸部別◦。在數個 凹-凸部之組合時’可以在應該保持該佈線構件3G之剛度的部 分上構成這些形狀。 在匕方式中在5亥強化層50上所形成之該等凹-凸部50a係 提供用以沿著該佈線構件3G祕變形之方向實現強的剛度。 因此,可有效防止該佈線構件之變形。並且,該等連接塾 18之數目及佈局並非侷限於圖2 _之結構,以及它們如圖 4A至4H所示可設置具有一邊限。 如圖5所示,在該佈線基錢中,可在上面形成有該佈線 構件30之該防焊層22的侧上絲—半導體⑸n,以及可 在上面提供有半導體元件安裝面之侧上使外部連接端連接至 該等連接墊18(佈線基板a)。 接下來’下面將描述製造依據該第一具體例之該佈線基板 1A的方法。圖6至8係顯示製造依據本發明之第—具體例的 該佈線基板1A之方法的剖面圖。 為了製造該佈線基板1A,如圖6A所示,首先,準備該支撑 97145075 200924596 體10。在本具體例中,可以使用—金屬板(例如,銅)或一金 屬箔做為該支撐體10。藉由使用例如一乾膜,在該支撐體1〇 上形成一光阻膜16。 然後’如圖6B所示’藉由對此光阻膜16實施一圖案化製程, 以在預定部分(對應於稍後所述之該等連接墊18的形成位置 之位置)中形成開口部16X。在此情況中,可以在該乾膜狀光 阻臈16中事先形成該等開口部16X,以及可以在該支撐體10 上提供具有該等開π部16X之該恤膜16。 接著,如圖6C所示,由使用該支撐體1〇做為一電錄饋電層 之電鍍在錢雜1()上形成做為料第-佈線層之該等連接 執Γ光阻膜16中所形成之該等開口部ΐ6χ中形成該等 及-墊W鱗連接墊18之每—連雛包括—墊面電鑛層25 汉墊主體26。 =面麵層25具有—種藉由依序形成 一鎳膜所獲得減及 藉由依序電錢-金膜、一_及:成該連接塾18時,首先, 以及然後由電鍍在此塾面心鎳_成轉面電鍍層25, 主體26。 额層25上形成由_製成之該墊 除哕光^中’形成料連雜18。接著,如所-f 除-亥先阻臈16。在 ▲ 間bD所不,移 接端C1。 。此情況中,該等連接塾18做為該等第一連 然後’如圖7A所示,在該支 97145075 體1^相卩t蓋該等連 200924596 接墊18之該第一絕緣層20。可以使用一樹脂材料(例如,一 餐氧樹脂或一聚酿亞胺樹脂)做為該第一絕緣層20。形成該第 一絕緣層20之方法的一實施例如下:在該支撐體10上疊合一 樹脂膜’以及接著藉由在130至150X之溫度下施加一熱處 理’同時施壓該樹脂膜以硬化該樹脂膜,藉此可獲得該第一絕 緣層20。 接著,如圖7B所示,由雷射光束加工形成第一介層孔, 使得從在該支撐體10上所形成之該第一絕緣層20暴露該等連 接墊18。在此情況中,可以藉由使用微影技術圖案化—感光 樹脂膜來形成該第一絕緣層20,或者藉由使用網印技術圖案 化具有開口之樹脂膜來形成該第一絕緣層2〇。 然後,如圖7C所示,形成該等第二佈線層18a,其中該等 第二佈線層18a經由該等第一介層孔2〇χ連接至在該支撐體 ,10上所形成之該等連接墊18(構成該等第一佈線層)。該等第 、一佈線層18a可以由銅(Cu)所形成且形成於該第-絕緣層2〇 上。該等第二佈線層18a係以例如半加成法所形成。 升v成該等第二佈線層18a之方法的—實施例如下:首先,由 -無讀麵鑛技術在該等第-介層孔20X中及在該第一絕緣 層^上形成—銅種子層(未顯示)。然後,形成—具有對應於 4等弟—佈線層服之開口的光阻膜(未顯示)。接著,由使 該銅種子層做為-電賴電狀讀在減阻狀 中分別形成銅層圖案(未顯示)。 開口 97145075 200924596 之後’移除該光阻臈。最後,藉由蝕刻該銅種子層’同時使 用该等銅層圖案做為—罩幕,以形成該等第二佈線層18a。在 此情況中’除了上述半加成法之外,還可使用像減成法之各種 - 佈線形成法做為形成該等第二佈線層18a之方法。 ' 接著’如圖7D所示’藉由重複實施相似步驟,在該支撐體 10上形成用以覆蓋該等第二佈線層l8a之該第二絕緣層2〇a, 以及然後在該等第二佈線層18a上之第二絕緣層2〇a的部分中 f 形成第二介層孔2〇γ。接著,在該支撐體1〇之該第二絕緣層 20a上形成經由該等第二介層孔2〇γ連接至該等第二佈線層 18a之該等第三佈線層i8b。 然後,在該支撐體1〇上形成用以覆蓋該等第三佈線層18b 之5亥第二絕緣層20b,以及接著在該等第三佈線層18b上之第 三絕緣層2Gb的部分中形成第三介層孔2{)Z。然後,在該支樓 體10之s亥第二絕緣層20b上形成經由該等第三介層孔連 ί 接至該等第三佈線層18b之該等第四佈線層18c。 接著,在e亥支撐體10之該等第四佈線層lgc上形成内部提 供有該等開口部22X之該防焊膜22。於是,從該防焊膜22中 • 之該荨開口部所暴露之該等第四佈線層18c做為該等第二 連接端C2。 在此方式中,在該支撐體10上之該等連接墊(該等第一連接 端C1)上形成一期望增層佈線層。在上述實施例中,形成該4一 層增層佈線層(第一至第四佈線層18至18c)。然而可以形成 97145075 11 200924596 n(n係大於1之整數)_層增層佈線層。 然後,如圖8A所示,在做為支龍之該切_上形成一 具有對應於上述凹—凸部咖之_光阻膜π。如圖8B所 不,使㈣轨膜15做為—罩幕來實施侧。依據此蚀刻, 在該支频1G巾形開口部5GX,叹在嶋像框架之支 撐體(以下’稱料”強化層5Q")上形朗應於觀阻膜15中
之圖案的鱗凹_凸部。在本具體例中,可以由此蚀刻製 程同時形成該開口部50X及該等凹_凸部5〇a。 接著如圖8C所不’藉由剝除該光阻膜來形成上面形成有 該等凹-凸部5Ga之該強化層5〇。接著,如圖8D所示,當該 強化層50之厚度li係設定為100/^u幻咖_時加工寬 度 L2 可設定為 30//i^L2s500/zm。 在此方式中所形成之該佈線基板1A中,可由具有複數個凹-凸部50a之該強化層50來提高剛度(板形剛度),以及朝可抵 擋該佈線基板之變形的方向形成該等凹_凸部5〇a。結果,可 更有效防止變形。 接下來,下面將描述依據本發明之第二具體例的一佈線基 板。圖9A係顯示依據該第二具體例之一佈線基板1(:的剖面 圖,以及圖9B及9C分別顯示該佈線基板ic之變化。 如圖9A所示,在依據該第二具體例之該佈線基板1C中,在 該佈線構件30之該等第一佈線層18周圍塗佈一黏著構件6〇, 以及然後提供具有複數個凹-凸部5〇p之該強化層5〇至該黏著 97145075 12 200924596 構件60上。 在該佈線基板1C之該強化層50中,由與製造該佈線構件之 步驟分開的製程在例如金屬(銅、鋁之類)、玻璃、陶瓷、剛性 樹脂或包銅疊層(它的FR等級為即-4)上事先形成該複數個凹 -凸部50ρβ藉由使該薄板構件曾面成像波峰及波夺以形成該 等凹-凸部50ρ。 除了圖3Α至3Ε之外,如圖4Α至4Η所示,可構成該強化層 50之該等凹-凸部50ρ的形狀。再者’如圖9Β所示,可以在 形成為一區塊之主體上形成該等凹一凸部。在圖9Β中,在一佈 線基板1D上提供凹-凸部5〇q。如圖9C所示’當從剖面輪摩 觀看時,波峰及波谷係可以形成為面尉該佈線構件30之表 面。在圖9C中,提供凹-凸部50r以面對一佈線基板1E之表 面。 接下來,下面將描述製造依據該第二具體例之該佈線基板 1C的方法。圖i〇A及ιοΒ係顯示製造依據該第二具體例之該 佈線基板1C的方法的視圖。在此情況中,相同元件符號係依 附至對應於圖6A至7D所示之配置的配置,以及在此將省略它 們的敘述。 f依據本具_之該佈線基板1G巾,由侧於依據本發明 之第-具體_該佈線基板u之製造方法在該支撐體1〇上形 成該佈線構件30及該等步 *園1λα 係相冋於_ 6Α至7D所示之步驟。 如圖10Α所不,移除做為 夂存體之該支撐體10。可以由使 97145075 13 200924596 用氯化鐵(πυ水溶液、用氯 液之類的濕柄刻來移除該切體]〇)。“液、過顧錄水溶 在此方式t,移軸切體^ 該:、_與該強化層50彼此接:二^ ^ 一熱固性黏著劑fin。姑# 在°亥接口製程中使用 成依:與該佈線構件3°之輪驟分_二= ==佈板1C__5": = 凹-凸部50P之該強化層50。 獲伸具有料 因^供該等㈣部5〇p,所以相較於該 =由上述製程所形狀該麵基板1G的魏切5〇之^ 置以及再者可提高該強化層5〇之剛度(板形剛度)。 接下來,下面將描述依據本發明之第三具體例的—佈線基板 。圖m係該佈線基板”之剖面圖,以及圖ιΐβ係上面安 I有一半導體科及-均熱片(在圖11β中以虛線來表示)之 5亥佈線基板1F的剖面圖。 像該第-具體例之該佈線基板u,如粗略地歸類,依據本 具體例之該佈線基板1F係由該佈線構件3Q及該強化層5〇所 構成。該佈線構件30係藉由堆積該等絕緣層2〇至2牝及該等 佈線層18至18c所形成,以及從該佈線構件3〇之表面3〇&暴 露該等連接墊18。在該親構件30之背社形成具有該等開 97145075 14 200924596 口部22X之該防痒層22,以及從該等開口部22X暴露該第四 佈線層18c。 在該強化層50中形成該開口部,以及從該開口部通 暴露在該佈線構件3〇上之料連接墊18。並且,料化層 具有複數個凹-凸部5Gs。在本具體例巾,在該等凹-凸部5〇s 之凸頂端部55上分別提供—鎳層19。因此,使用錄在由銅 所形成之該強化層5G的該等凹-凸部5Gs上提供_層19之 雙層結構。因此,因為錄之剛度比銅之剛度高,所以可進一步 改善該強化層5〇之剛度。 丨 並且’圖11B係顯示—種在該強化層5G上提供—熱連接至 該半導體70件11之均熱# 80的狀態之視圖。為了提高從該半 導體元件11所輕射之熱的散熱效率’有利的是應該由一黏著 劑或一焊料將該均熱片8〇黏附至該半導體元件u之背面。在 本具體例巾’因為在_制8Q與該層5()間提供該等錄 層19,所⑽強化層5G可達錢樣的伽:網熱片8〇沒 有壓觸該半導體元件u。並且,騎姉著峨該焊料之附 著力比銅高。因此,因為將該錄層19分別提供至該等凸頂端 部55 ’所以可使該均熱片8〇更牢固地黏附至該等凹—凸部5〇s 上。 在此,當從剖面輪靡觀看時,依據本具體例之該等凹—凸部 50s係構成具錢乎梯形形狀。然而,除了上述圖^至犯之 外’還可以像圖4A至4H構成該等凹-凸部50s。 97145075 15 200924596 又,構成圖uc所示之-佈線基板1G,使得在上述佈祕 板1F中,在形成該佈線構件3G之該防焊層22的側上安^ 半導體晶片11 ’以及使該科部連接端連接至在該半導體^ 件安裝面财之料連接墊18。在聽置巾,亦可達成相似 於上述佈線基板1F之優點。 接下來,下面將描述製造依據上述第三具體例之該佈線基板 1F的方法。目12A il2E軸示製造依據該第三具體例之該 佈線基板1F的方法之剖賴。在此,相同元件符號係依㈣ 對應於㈣至7D卿之配置驗置,以及纽省略它們的敛 述。 為了製造該佈線基板1F,如圖12A所示,首先,準備相同 於該第-具體例所使用之該支撐體1〇。然後,如圖12β所示, 在該支撐體10上形成-具有對應於該等凹—凸部5〇s之圖案的 光阻膜17,以及接著,實施圖案化製程。 後如圖12C所不,電鐘一層鎳,同時使用該支撐體^ R為饋電層。接著,如圖12D所示,藉由移除該電鑛光阻膜 在。亥支撐體10上形成該鎳層19,其中該鎳層做為一 用以形成該開口部5狀及該等凹—凸部5〇s之罩幕。 接者’由相似於圖Μ至7D所示之該第一具體例尹的製造步 驟在該支#體10之相對於上面形成有該鎳層J9之表面的背 面上升》成該佈線構件別(見圖1況)。 ^後,在圖8Α及8Β所示之步驟中形成該複數個凹一凸部5〇s 97145075 16 200924596 j化層5G。在该第—具體例之製造方法中,為了且 ::::部之該強化層5〇,在圖^所示之支撐體二 成用錢刻該支撐體]〇之該光阻膜15。相 之製造方法在本具體例 因此,在本㈣tT —階段中已形成_们9。 刻該支撐體^ 使_β _之鎳層】9做為—罩幕絲 亥i該支择體10。結果,可形成在該強 ,同時形開口部 習=3些示範性具體例來表示及描述本發明,但是熟 二:i 了解到,在不脫離所附申請專利範圍所界定之 更。x因此、,:tr圍内可以在形式及細節方面實施各種變 二减在所附申請專利範圍内涵蓋落在本發明之直正 精神及範圍内之所有變更及修改。 在林月之真正 【圖式簡單說明】 二係顯示在該相關技藝中之-佈線基板的齡 基板U上安裝it以 明之第一具體例的-佈線 結構之剖面圖及圖==構之視圖,其中圓2A顯示該 阃π顯不該結構之平面圖; 部==::=據本發明之第一具體例的一凹-凸帶狀 :=:::據本發㈣-具體例的該凹,狀 圖5係顯示依據本發明之一修改具體例的-種在-佈線層 97145075 17 200924596 18c側上安裝一本道 V體元件的結構之剖面圖; 圖6A至6D係龜-生丨 板1A U、、M ‘讀造健本發明之第—频_該佈線基 扳1A之方去的剖面圖⑻); 土 圖7A至7D係顯-由丨 ’ 板1A之據本發日狀第—㈣烟該佈線基 板轉造域本㈣之第—频_該佈線基 板1A之方法的剖面圖(#3); 圖8D係顯示依摅 凸部50a之剖 康本發明之第一具體例的該c 面圖,
佈線基板1C 圖9A係顯示依據本發明之第二具體例的一 面圖, 1C的變 圖9B及9C係4頁干 禎不依據該第二具體例之該佈線基板 化之剖面圖; :二Α及10Β係顯示製造依據本發明之第二具體例 基板1C之枝_簡; 圖11A係顯 線 剖面圖; 不依據本發明之第三具體例的一佈線基板
1F 之 圖11B係顯示1在依據本發明之第三具體例的該佈 板1F上安裝|導體元件及—均熱片的狀態之剖面圖; 圖UC係顯示依據本發明之一修改具體例的-種在一饰 層18c側上安農〜半導體元件之結構的剖面圖;以及 圖12A至12E係顯示製造依據本發明之第三具體例的該饰線 97145075 _ 200924596 基板IF之方法的剖面圖。 【主要元件符號說明】
1A 佈線基板 1B 佈線基板 1C 佈線基板 1D 佈線基板 1E 佈線基板 1F 佈線基板 1G 佈線基板 10 支撐體 11 半導體晶片(半導體元件) 15 光阻膜 16 光阻膜 16X 開口部 17 光阻膜 18 佈線層(連接墊) 18a 佈線層 18b 佈線層 18c 佈線層 19 鎳層 20 絕緣層 20a 絕緣層 97145075 19 200924596 20b 絕緣層 20X 第一介層孔 20Y 第二介層孔 - 20Z 第三介層孔 . 22 防焊層(防焊膜) 22X 開口部 25 墊面電鍍層 f 26 墊主體 30 佈線構件 30a 表面 50 強化層 50a 凹-凸部(凹-凸帶狀部) 50b 矩形凹-凸部 50c 三角形凹-凸部 U 50d U形凹-凸部 50e 三角形凹-三角形凸部 50f 圓波形凹-圓波形凸部 . 50g 凹-凸部 50h 凹-凸部 50i 凹-凸部 50 j 凹-凸部 50k 凹-凸部 97145075 20 200924596 501 凹-凸部 50m 凹-凸部 50η 凹-凸部 50ο 凹-凸部 50ρ 凹-凸部 50q 凹-凸部 50r 凹-凸部 50s 凹-凸部 50X 開口部 55 凸頂端部 60 黏著構件(熱固性黏著劑) 80 均熱片 100 多層電路基板 101 佈線層 102 絕緣層 103 佈線構件 105 銅板 Cl 第一連接端 C2 第二連接端 LI 厚度 L2 加工寬度 97145075 21

Claims (1)

  1. 200924596 七、申請專利範圍: 1. 一種佈線基板,包括: -佈線構件,藉由堆積絕緣層及佈線層所形成,該佈線構件 在上面包括有連接墊;以及 一強化層,提供於該佈線構件上,以包圍料連接塾,以及 在》亥強化層之上面包括有複數個凹_凸部。 /如申請專利範圍第i項之佈線基板,其中,該等凹一凸部 係提供成朝多個不同方向延伸。 。 3. 如申請專·圍第丨項之佈線基板,其巾,該強化層 銅所形成,以及在該#凹_凸部之凸頂端部上提供—錦層。 4. 一種半導體裝置,包括: 曰 如申請專利範圍第1項之佈線基板; 一半導體元件’安裝於該佈線基板上;以及 一均熱片,提供於該半導體元件上。 5. —種佈線基板之製造方法,該方法包括: (a) 堆積絕緣層及佈線層於一支撐體上,以形成一佈線構件. (b) 從該佈線構件移除該支撐體之一部分,以形成一經, 露該等佈線層之最外表面的開口;以及 τ< "、 (〇圖案化該強化層,以在該強化層中形成複數個凹—凸呷 6. —種佈線基板之製造方法,該方法包括: ⑷堆積絕緣層及佈線層於一支撐體上’以形成—佈線構件. (b)從該佈線構件移除該支撐體 ;以及 97145075 22 200924596 (C)經由一黏著劑提供一上面具有複數個凹-凸部之強化層 於該佈線構件上。 97145075 23
TW097145075A 2007-11-21 2008-11-21 Wiring substrate and method of manufacturing the same TW200924596A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302007A JP2009130054A (ja) 2007-11-21 2007-11-21 配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW200924596A true TW200924596A (en) 2009-06-01

Family

ID=40409951

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097145075A TW200924596A (en) 2007-11-21 2008-11-21 Wiring substrate and method of manufacturing the same

Country Status (5)

Country Link
US (1) US20090134530A1 (zh)
EP (1) EP2066156A3 (zh)
JP (1) JP2009130054A (zh)
KR (1) KR20090052814A (zh)
TW (1) TW200924596A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5120342B2 (ja) * 2009-06-18 2013-01-16 ソニー株式会社 半導体パッケージの製造方法
US8127979B1 (en) * 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
KR102079256B1 (ko) 2013-09-13 2020-02-20 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
US20180190596A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Standoff members for semiconductor package
KR101938104B1 (ko) * 2018-01-25 2019-01-14 주식회사 기가레인 접합 평탄도가 개선된 연성회로기판
CN112038242A (zh) * 2020-09-10 2020-12-04 华进半导体封装先导技术研发中心有限公司 先重布线扇出型封装方法及结构
KR102901072B1 (ko) * 2023-08-07 2025-12-16 삼성전기주식회사 회로 기판

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050877A (ja) * 1996-07-30 1998-02-20 Toshiba Corp 半導体パッケージ
JP4400802B2 (ja) * 1999-08-23 2010-01-20 大日本印刷株式会社 リードフレーム及びその製造方法並びに半導体装置
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
US6552267B2 (en) * 2001-08-13 2003-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic assembly with stiffening member
SG102637A1 (en) * 2001-09-10 2004-03-26 Micron Technology Inc Bow control in an electronic package
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
KR100516795B1 (ko) 2001-10-31 2005-09-26 신꼬오덴기 고교 가부시키가이샤 반도체 장치용 다층 회로 기판의 제조 방법
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
WO2004086498A1 (ja) * 2003-03-26 2004-10-07 Fujitsu Limited 半導体装置
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP2006186136A (ja) * 2004-12-28 2006-07-13 Toshiba Corp 両面部品実装回路基板及びその製造方法

Also Published As

Publication number Publication date
EP2066156A2 (en) 2009-06-03
JP2009130054A (ja) 2009-06-11
US20090134530A1 (en) 2009-05-28
KR20090052814A (ko) 2009-05-26
EP2066156A3 (en) 2009-12-02

Similar Documents

Publication Publication Date Title
TW200924596A (en) Wiring substrate and method of manufacturing the same
TWI343774B (en) Circuit substrate manufacturing method
TWI598221B (zh) 配線基板之製造方法及支持件
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
JP2010135418A (ja) 配線基板及び電子部品装置
TW200942096A (en) Multilayer wiring substrate and method of manufacturing the same
JP2016066711A (ja) フレックスリジッド配線板
TW200924595A (en) Wiring substrate and manufacturing method thereof
TW201247057A (en) Printed circuit board and method for manufacturing the same
JP5172404B2 (ja) 多層配線基板の製造方法、及び多層配線基板の中間製品
CN100586251C (zh) 布线电路板
TW200836606A (en) Circuit board process
JP6637847B2 (ja) 配線基板、配線基板の製造方法
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
JP2016162835A (ja) 多層配線板
JP2013540368A (ja) 印刷回路基板及びその製造方法
JP2004253761A (ja) 両面フレキシブルプリント回路基板の製造方法
TW201141319A (en) Double-sided flexible printed circuit board and method of manufacturing the same
TWI531291B (zh) 承載板及其製作方法
KR101095380B1 (ko) 미세 피치의 인쇄회로기판 제조 방법
JP7497548B2 (ja) プリント回路基板
JP2017157739A (ja) 電子部品付き配線板の製造方法
TW200806138A (en) Method for manufacturing wiring board
TWI298941B (en) Method of fabricating substrate with embedded component therein
JP6387226B2 (ja) 複合基板