TW201214638A - Systems and methods for heat dissipation using thermal conduits - Google Patents

Systems and methods for heat dissipation using thermal conduits Download PDF

Info

Publication number
TW201214638A
TW201214638A TW100128062A TW100128062A TW201214638A TW 201214638 A TW201214638 A TW 201214638A TW 100128062 A TW100128062 A TW 100128062A TW 100128062 A TW100128062 A TW 100128062A TW 201214638 A TW201214638 A TW 201214638A
Authority
TW
Taiwan
Prior art keywords
package
semiconductor
die
heat
bond
Prior art date
Application number
TW100128062A
Other languages
English (en)
Inventor
Robert W Warren
Jianjun Li
Nic Rossi
Original Assignee
Conexant Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems Inc filed Critical Conexant Systems Inc
Publication of TW201214638A publication Critical patent/TW201214638A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/859—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

201214638 六、發明說明： 【發明所屬之技術領域】 本發明一般係關於一種半導體封裝中之熱消散且更明確 而言係關於該半導體封裝内之貼附至接合墊之熱管道之使 用。 【先前技術】 熱消散在半導體晶片中至關重要。在極端情形下，若一 半導體晶片被允許變得過熱，則可損壞該晶片。即使在此 極端情形之外’半導體晶片係經設計而在一特定之溫度範 圍内操作。為了將一晶片維持於其操作溫度範圍内，必須 自該晶片抽取掉熱。隨著晶片之效能變得更高，其等引起 一更大之挑戰，因為其等消耗更多之功率且產生更多之 埶。 傳統上用於解決熱消散問題之方法包含添加散熱器至該 封裝、使用導熱率更高之模製化合物、增加封裝層之計數 或大小或使用導熱率更高之晶粒附接環氧樹脂。在一些極 端情形下，增加晶粒大小以改良熱消散。然而，此等嘗試 成本極咼且負面衝擊產品利潤，此外其等經證明影響裝置 可靠性。 a t 【發明内容】 本發明之實施例應用至多種之半導體封裝類型，包含接 合線之球柵陣列（BGA)封裝、一覆晶BGA封裝、一空腔向 下BGA封裝、一雙排直立式封裝（DIp)封裝、一針柵陣列 (PGA)封裝、一無引線晶片承載器（LCC)封裝、一小輪廓積 157941.doc 201214638 體電路（獄）封裝、—塑膠弓丨線晶片承载ii(PLCC)封裝、 -塑膠四面爲平裳配(PQFP)封裝、一薄四面扁平裝配 (TQFP)封裝、—薄小輪廓封裝（TSOP)封裝、-平台柵格陣 列（LGA)封裝或—四面扁平無引線（QFN)封裝。 在一實施例中，—封裝包括—半導體晶粒，該半導體晶 粒A t作具有額外之接合墊’以麵合熱管道。作為熱管道 之線接σ k經接合至額外接合塾。此等線接合係可以多種 組f而連接，包含-線弧(咖loop)組態或一支柱組態。 在前-情形下，-線接合之兩端係經連接至兩個接合塾， 形，-個圈。在後—情形下，—線接合之—端係經連接至 -早-接合墊且該線接合被保留實質上法向於該基板。 在貫施例巾 囊封模製化合物包裝包含熱管道之該 整個封h在另-實施例中，—些或所有熱管道被保留曝 露於該模製化合物之外側。在又另—實施例中，—散熱器 係包含於該封裝中且視需要該散熱器可與熱管道接觸。 在其他實施例中，一虛設晶粒係經附接至該經製作半導 體晶粒且熱管道係經附接至該虛設晶粒而非該經製作晶 粒0 熟悉此項技術者在檢視下文之圖式及詳盡描述之後將明 顯瞭解本發明之其他系統、方法、特徵及優點。所有此等 額外系統、方法、特徵及優點意在包含於此描述内、於本 發明之範疇内且由所附技術方案所保護。 【實施方式】 參考下文之圖式，可更好地理解本發明之許多態樣。圖
157941.doc 201214638 式中之組件不—定按照比例所繪示，代替強調的是清晰地 圖解本發明之原理。此外，在圖式中，全篇之若干視圖中 之類似之參考數字指示對應之部件。 ★下文呈現本發明之實施例之1盡描述。雖然將結合此 等圖式而描述本發明，並無意於將其限於本文所揭示之一 個或若干實施例。相反地，意在涵蓋包含於本發明之精神 及範疇内之所有替代案、修改及等效物。 應強調的是’雖然下文描述之實施例係以bga封裝且更 明確而言線接合BGA封裝之形式給出。其可應用至其他類 型之封裝，包含但是不限於覆晶BGA封裝、空腔向下bga 封裝、雙排平行封裝（DIP)封裝、針柵陣列（pGA)封裝、無 引線晶片承載器（LCC)封裝、小輪廓積體電路（s〇IC)封 裝、塑膠引線晶片承載器（PLCC)封裝、塑膠四面扁平裝配 (PQFP)封裝、薄四面爲平裝配（TQFp)封|、薄小輪廟封裝 (tsop)封裝、平台柵格平台柵格陣列（lga)封裝或四面扇 平無引線（QFN)封裝》 圖1係一接合線之BGA封裝之一實施例之一截面圖。經 製作BB粒1 02係用晶粒附接件1 04而附接至基板i 〇6。經製 作晶粒1 02透過接合線丨08(有時稱為一線接合）透過接合墊 Π0而電氣取用。接合線108係透過一金屬跡線（諸如金屬 跡線112)而連接至基板1〇6。在一些封裝中，基板ι〇6可包 括多個層且含有額外之金屬跡線以用於選路，如在此圖解 中。金屬跡線112係透過通孔114而連接至一接合指狀部 (諸如，金屬跡線116)。該基板之底部上之金屬跡線（例 I57941.doc 201214638 如，金屬跡線116)包括一錫焊墊（諸如錫焊墊丨丨8)，其中一 錫焊球（諸如錫焊球120)可在工廠處附接。錫焊遮罩122覆 蓋該基板之底部上之金屬跡線’但是保留若干開口，以曝 露錫焊塾。模製化合物130填充於該封裝中。 通常，在該基板中鑽入通孔（諸如通孔丨丨4)且沿該通孔之 壁而塗佈一金屬或導體，以維持金屬跡線112與金屬跡線 116之間之電氣接觸。為此目的，無需用一導體完全地填 充該通孔。 在該BGA封裝中，錫焊墊表示一類型之介面墊。一些介 面墊（諸如錫焊墊11 8)電氣耦合至印刷電路板中之一金屬跡 線，其中電子信號或電可通過晶粒1〇2與其他組件之間。 其他介面墊有時係用於使該封裝熱耦合至該印刷電路板。 來自經製作晶粒102之頂部之一部分熱係透過接合墊（諸 如接合墊11 0)透過接合線（諸如接合線丨〇8)而抽取掉且最終 至該介面之外，無論其透過該模製化合物或是透過一BGa 封裝中之一錫焊球而出去。歸因於接合線之此熱消散確實 將熱自該經製作晶粒抽取掉。由於並非針對接合線使用金 線而是使用銅線之降低成本之趨勢，導致改良之導熱之一 添加之益處。實際上，銅線之導熱比金線之導熱高近似 26%。 圖2A係根據本發明之—實施例而封裝之半導體封裝2〇〇 之截面圖，除了經由接合墊（例如，接合墊220)而附接至 經製作晶粒202之通常接合線21〇及212之外，由接合線2〇4 所表不之接合線係附接於由接合墊2〇6與2〇8所表示之接合
S 157941.doc -6 - 201214638 墊之間。儘管接合線204之兩端係經連接至經製作晶粒 202，接合線204作為一熱管道，即附接至一晶粒之一線或 妾觸件其不一疋電氣輕合至該晶粒上之任何電路，且自 經製作晶粒202抽取掉熱，其中熱可消散至模製化合物23〇 中。接合墊220係用於電氣耦合目的之一接合墊之一實 例此有效地自該晶粒移除熱，因此減小封裝之熱阻，使 得該封裝可消散更多之功率。圖2B係半導體封裝2⑻之一 為了匹配圖2A中所示之實例 ”"丨/丨、〜貝巧，展不接合線2〇4經 連接於兩個示例性接合墊（接合墊2〇6及2〇8)之間。周邊上 之接合墊(諸如接合塾22〇)係為該經製作晶粒至電氣介面 (例如，錫焊球）之電氣耦合而提供之接合墊。 封裝製程與針心具好道之—何體日日日粒之封裝製程 大體上相同。通常一半導體晶粒係用—晶粒附接件而連 接至-基板。接著將接合線附接至接合墊及該基板上之金 屬跡線。最後，將該封裝包裝於一模製化合物中，經常由 一製程（諸如，射出模製）而執行。為了包含熱管道，接人 線可如在線接合步驟期間用於將接合線連接至接合塾之相 同線接合步驟之-部分而附接至合適之接合墊。因此，可 使用現有之技術及設備且用最小 輕易地添加熱管道。 1卜成本或處理時間而 截面圖。封裝3〇〇 添加經連接至接 。差別在於接合 。藉由曝露熱管 圖3係一半導體封裝之另—實施例之— 係類似於半導體封裝扇，但是添加藉由 合墊206及208之接合線3〇4產生之熱管道 線304係於模製化合物33〇之表面處曝露 15794I.doc 201214638 道，熱可至大氣或消散至附接至該封裝之表面之一外部散 熱片，從而進一步改良熱消散。關於該封裝製程，熱管道 係可於模製時或在該模製製程之後例如藉由使用微剝钮而 藉由將該模製化合物剝離下來而保留曝露。 圖4係具有一内部散熱器之一半導體封裝之一實施例之 一截面圖。封裝400係類似於封裝2〇〇，除封裝4〇〇包含散 熱器402以外。在此特定實例中，熱管道（諸如接合線2〇句 抽取更接近散熱器402之熱，此改良總體之熱消散。因爲 熱管道較接近該散熱器，由熱管道而柚取之熱橫過較少之 模製化合物而到達該散熱器。該散熱器可進一步熱耦合至 一地平面或至熱介面，諸如熱球（用於熱消散之錫焊球， 通常位於該晶粒之下方）。明確而言，該散熱器之基底可 附接至爲熱選路到地平面或熱介面之金屬跡線及通孔。關 於製程，該散熱器係經附接，接著模製化合物43〇係經施 加以囊封線接合及裝置。 圖5係具有一内部散熱器之一半導體封裝之一實施例之 一截面圖。封裝500係類似於封裝4〇〇,除熱管道（諸如接 合線504)係與散熱器502接觸以外。藉由進行直接接觸， 自經製作晶粒202之頂部所抽取之熱係經直接傳導至散熱 器504。以封裝製程形式，熱管道在接合至其接合墊時形 成-線弧。在囊封之前’若線弧足夠高，則散熱器可於附 接時稍微地壓縮線弧。以此方式，可確保大多數或所有熱 管道與該散熱器之間之接觸。隨後，可發生標準之囊封製 程。 157941.doc 201214638 作為熱管道之該線弧設計之一替代案，可採用一支柱設 計。圖6A係使用一支柱熱管道設計之一半導體封裝之一 ^ 施例之一截面圖。與封裝200一樣，封裝6〇〇具有接合線 (例如’接合線602) ’其等係經接合至經製作晶粒_上之 接合塾(例如，604)。不像封襄2〇〇，用作—熱管道之各個 接合線係僅接合至-個接合塾。因爲此等熱管道係安裝於 垂直方向（法向於該基板/半導體晶粒之一方向），可添:更 多之管道。此外，傳統電氣接合線之實例被展示為接合至 接合塾620之接合線610。熱管道（例如，接合線602)及其對 應之接合塾（例如，接合墊6〇4)係經配置成一陣列。因為用 該支柱設計可能為一較緊密之間隔，可在_經製作晶粒之 頂部上放置-.較高密度之熱管道。相同封裝製程可如應用 =一線弧組態而應用至-支柱組態。然而，在封裝製程期 ;二其是在模製製程期間，垂直接合線更容易遭受掃 一般肖此掃掠’可使用-較厚之接合線。適度掃掠 ，又有問通。即使熱管道線碰到，其等不會引起問題。 ，自n亥等線被允許弯曲得過頭，則其等可能無法提供 二巧晶粒之充分導熱或更糟糕的是，該等線可能與 =广之接合線接觸，可能使其等短路。此外，嚴 位碎/P造成該接合處之過度應力且造錢合墊或晶 =掃:掠之量亦關於線之長度。-長線比-短線更容 墊上之入，而情形下，之-球株可係沈積於該接合 :。卩。但是即使此等短線仍展示顯著之熱益處。 '接合製程(最普通之線接合製程)期間，-線係透 157941.doc -9 - 201214638 過一毛細管而饋送且熔融於一球中，使得該線在端處具有 球。该球係放置於該接合墊上且使用電氣、熱及/或超 曰波旎量，該球係經接合至該接合墊。在接合之後的殘餘 球有時被稱為球株。圖6B中亦藉由球株6〇8之實例而展示 此0 圖7係使用該支柱設計之一半導體封裝之另一實施例之 截面圖。相似於線弧熱管道設計之半導體封裝300，半 導體封裝700具有於該封裝之表面處曝露之熱管道（例如， 接合線702h與封裝3〇〇一樣，封裝7〇〇中之熱管道係可於 模製時或在該模製製程之後例如藉由使用微剝蝕而藉由將 該囊封模製化合物剝離下來而保留曝露。 圖8係具有支柱設計之熱管道及一内部散熱器之一半導 體封裝之貫施例之一截面圖。封裝800係類似於封裝 4〇〇，除封裝800具有呈支柱組態之熱管道以外。在此特定 實例中，熱管道（諸如，接合線6〇4)抽取更為接近散熱器 8〇2之熱’此改良總體之熱消散。 圖9係具有一内部散熱器之一半導體封裝之另一實施例 之一截面圖。封裝900係類似於封裝5〇〇，除熱管道係呈一 支柱組態以外。在此實例中，熱管道（諸如接合線9〇2)係與 散熱器9G4接觸。藉由進行直接接觸，自經製作晶粒刪之 頂部所抽取之熱係直接地傳導至散熱器9〇4。因爲支柱組 態’將散熱器放置於熱管道之頂部上更困難，因為在此组 態中，熱管道並不像其等在一線弧組態之情形下自然地換 曲。必須更緊密地控制接合線之長度，以確保均勾性。將 157941.doc 201214638 必須允許小量之掃掠，以適應接合線長度中之任何剩餘不 均勻性。 ' 上述封裝及封裝技術上所安排之一約束在於該經製作半 導體晶粒理想上應供應接合墊。通常，在一經製作半導體 • 晶粒上，沈積一鈍化層僅曝露接合墊。所有其他下伏之金 • 屬化未曝露。此意味著，接合墊需要併入該經製作晶粒之 設計中。 將接合塾設計於該半導體晶粒中之一替代方式係將一虛 設晶粒貼附至該半導體晶粒之表面^ 2〇〇9年2月3日所申社 且以參考之方式併入本文中之美國專利申請案序號第 12/365,101號中揭示貼附一虛設晶粒之方法。 圖10係相似於該封裝200但是具有一虛設晶粒之一封裝 之另一實施例之一截面圖。虛設晶粒1〇〇4係經貼附至經製 作晶粒1002且接合線（諸如，接合線1〇〇6)係經貼附至由虛 設晶粒1004所提供之接合墊（諸如，接合墊1〇〇8及1〇1〇)， 以形成呈線弧組態之熱管道。不像經製作晶粒2〇2或6〇6， 經製作晶粒1002並不須具有額外之接合墊設計於其上來接 納熱管道。 虛設晶粒1002可為一片金屬化虛設矽，其不昂貴且易於 • 自一餺造廠獲得。此外，金屬化虛設石夕係常見，因為其經 常被用作測試晶片。該金屬化石夕可簡單地使一金屬化層曝 露於一表面上，實際上形成一大接合墊，且頂部上不具有 一鈍化層。由於接合線純粹作為熱管道，無需電氣隔離接 合墊或接合線；因此，該接合墊可合併一單一金屬化層 157941.doc -11 · 201214638 中。此外，此金屬化層可橫跨該整個晶粒，進一步地增強 熱消散。實際上，該金屬化層可製成較厚，此不僅增^熱 消散，且消除可在-經製作晶粒中發生之碎裂問題。有 時，當線接合時’該接合墊或晶粒可歸因於在該接合製程 期間所施加之熱及應力而碎裂。然而，在使用一虛設晶粒 時’ 一較厚之金屬化層可消除此問題。 -替代方式在於虛設晶粒1004可為-「再循環」晶粒。 明確而言’虛設晶粒1004可為在識別「不良」晶粒之晶粒 測試期間被捨棄之-晶粒。從功能上而言，經捨棄晶粒無 法運作或預期故此等晶粒通常被丟棄u，作為一 纽晶粒，其等完全適合，因為其等已經配備有完全適合 熱管道之線弧組態之接合墊。唯—的約束在於該虛設晶粒 應比該經製作晶粒小。 無論是-片金屬化石夕或一經再循環廢棄之晶粒，該虛設 晶粒自該經製作晶粒之表面抽取熱且抽取至貼附至該虛設 晶粒之頂表面之熱管道。 相似地，一虛設晶粒係可類似地用於上述之各種封裝組 心月確而5，圖11係相似於封裝300之一半導體封裝之 貫施例之一截面圆。虛設晶粒丨〇〇4係經貼附至頂部上經 製作半導體晶粒1 GG2且熱管道係藉由在虛設晶粒剛上添 加連接至接合墊（例如，接合墊1〇〇8及1〇1〇)之接合線（例 如，接合線1104)而產生。熱管道係經保留曝露。 圖12係相似於封裝4〇〇之一封裝之一實施例之一截面 圖。封裝1200係類似於封裝1〇〇〇，但是包含散熱器12〇2。
157941.doc 12· S 201214638 在此特疋實例中，熱管道（諸如，接合線1〇〇6)抽取更接近 散熱器1202之熱，此改良總體之熱消散。因為熱管道更接 近该散熱器，由熱管道所抽取之熱橫過較少之模製化合物 而到達該散熱器。 圖13係相似於封裝400之—封裝之一截面圖。封裝13〇〇 係類似於封裝1200,除熱管道（諸如，接合線13〇4)係與散 熱器1302接觸以外。藉由進行直接接觸，熱係透過虛設晶 粒1〇〇4自經製作晶粒1002之頂部抽取且係直接地傳導至散 熱器1302。 圖14、15、16及17分別係相似於封裝1〇〇〇、11〇〇、12〇〇 及1300之封裝之截面圖。該等封裝不同於其等個別之封裝 相似物’因為熱管道係由以_支柱組態而附接至由虛設晶 粒1402而提供之接合墊（例如，接合墊14〇6)之接合線（例 如，接合線1404)而形成。此外，封裝14〇〇、15〇〇、16〇〇 及1700係相似於封裝配對物6〇〇、7〇〇、8〇〇及9〇〇,但是添 加有貼附至經製作晶粒丨002之頂部之晶粒14〇2及接合至該 虛設晶粒之熱管道。虛設晶粒14〇2可不同於虛設晶粒 1004,因為可能需要一不同之接合塾圖案，然若該虛 設晶粒係具有-單一曝露金屬層之—金屬化石夕，則可以任 一組態而使用相同之虛設晶粒。 用於熱官道之材料可為正常情形下用作半導體製作或封 裝中之金屬之任何材料。最普通之物質係銅、金、銀或 銘。在該群組中，銘最便宜，但是提供最小之導熱率。金 及銀最昂貴且提供較好之導熱率。銅提供最佳之導熱率， I57941.doc •13· 201214638 但是比金更難一起運作。因為熔融溫度更高且因為銅缺乏 金之惰性》使用銅經常需要在一惰性大氣下封裝，以避免 氧化。一般而言，使用與用於電氣接合線相同類型之材料 可能是最實際之選擇。 應強調的是，上述實施例只是為可能實施案之實例。在 不脫離本發明之原理下，可對上述實施例做出許多變動及 修改。例如，可將該技術應用至上文已經列舉之其他封裝 類型。此外，熱管道可以任何組合（例如，具有或不具有 散熱器、支柱或線弧組態、具有或不具有虛設晶粒）添加 至多個晶粒封裝。所有此等修改及變動意在使本文包含於 此發明之範疇内且由下文之申請專利範圍所保護。 、 【圖式簡單說明】 圖1係一接合線之BGA封裝之一實施例之一截面圖； 截面圖； 圖2 A係根據本發明之一實施例而封裝之一半導體封裝之 圖2B係該半導體封裝之一俯視圖； 圖3係一半導體封裝之另一實施例之一截面圖； 圖4係具有1部散熱器之—半導體封裝之—實施例之 一截面圖； 圖5係具有一内部散熱器之一半導體 旮；回 封裝之一實施例之 一截面圖； 半導體封裝之一實施 半導體封裝之一實施 圖6A係使用一支柱熱管道設計之_ 例之一截面圖； 圖6B係使用一支柱熱管道設計之— 157941.doc 201214638 例之一俯視圖； 半導體封裝之另一實施例之 圖7係使用該支柱設計之一半 一截面圖； 内部散熱器之一半導體 圖8係具有支柱設計熱管道及一 封裝之一實施例之一截面圖； 半導體封裝之另一實施例 圖9係具有一内部散熱器之一半 之一截面圖； 半導體封裝之一實施例之一 圖1 〇係具有一虛設晶粒之一 截面圖； 圖11係具有一虛設晶粒及曝露之熱管道之一半導體封裝 之另一實施例之一截面圖； 圖12係具有—虛設晶粒及一散熱器之一半導體封裝之一 實施例之一截面圖； 圖13係具有—虛設晶粒及一散熱器之一半導體封裝之另 一貫施例之一截面圖； 圖14係使用具有一虛設晶粒之·一支柱熱管道設計之一半 導體封裝之一實施例之一截面圖； 圖1 5係使用具有一虛設晶粒及曝露熱管道之一支柱熱管 道設計之一半導體封裝之另一實施例之一截面圖； 圖16係使用具有一虛設晶粒及一散熱器之一支柱熱管道 設計之一半導體封裝之一實施例之一截面圖；及 圖17係使用具有一虛設晶粒及一散熱器之一支柱熱管道 設計之一半導體封裝之另一實施例之一截面圖。 【主要元件符號說明】 157941.doc •15- 201214638 102 經製作晶粒 104 晶粒附接件 106 基板 108 接合線 110 接合墊 112 金屬跡線 114 通孔 116 金屬跡線 118 錫焊墊 120 錫焊球 122 錫焊遮罩 130 模製化合物 200 半導體封裝 202 經製作晶粒 204 接合線 206 接合墊 208 接合墊 210 接合線 212 接合缘 220 接合垫 230 模製化合物 300 封裝 304 接合線 330 模製化合物 157941.doc •16- s 201214638 400 封裝 402 散熱器 430 模製化合物 500 封裝 502 散熱器 504 接合線 600 封裝 602 接合線 604 接合墊 606 經製作晶粒 608 球株 610 接合線 620 接合墊 700 半導體封裝 702 接合線 800 封裝 802 散熱器 900 封裝 902 接合線 904 散熱器 1000 封裝 1002 經製作晶粒 1004 虛設晶粒 1006 接合線 I57941.doc 201214638 1008 接合墊 1010 接合墊 1100 封裝 1104 接合線 1200 封裝 1202 散熱器 1300 封裝 1302 散熱器 1304 接合線 1400 封裝 1402 虛设晶粒 1500 封裝 1600 封裝 1700 封裝 157941.doc S -18·

Claims (1)

  1. 201214638 七、申請專利範圍： 1. 一種半導體封裝，其包括： 一經製作半導體晶粒，其經 n a 個接合墊； …讀接至-基板且具有複數 一複數個熱管道，其各者由接合至該複數個接合墊令之 者之一接合線而形成；及 一囊封模製化合物。 一月求項1之半導體封裝，其中該複數個熱管道之至少 -者之-部分係由該囊封模製化合物而保留曝露。^ 3.如凊未们之半導體封裝，其中該複數個熱管道之各者 係於-端接合且經定向於本f上法向於該基板之—方向 4·如π求項1之半導體晶粒，其中該複數個熱管道之各 係於兩端處接合，各個端至該複數個接合墊之一者。 5.如請求項1之半導體封裝，其進-步包括-散熱器。 θ求項5之半導體封裝，其中該複數個熱管道之至少 一者係與該散熱器實體接觸。 ν 7·如請求項1之半導體封裝’其中該等接合線之各者包括 銅、金、銀、鋁或其等之一組合。 8.如請求項！之半導體封裝，其中該半導體封襄係—空腔 向上接合線之球柵陣列（BGA)封裝、一覆晶bga封裝、 一空腔向下BGA封裝…雙排直立式封裝（Dip)封裝、、一 針柵陣列（PGa)封裝、一無引線晶片承載器（La)封穿、 一小輪廓積體電路陳)封裝、-塑膠引線晶片承載器 157941.doc 201214638 (PLCC)封裝、一塑膠四面扁平裝配（pQFp)封裝、一薄四 面扁平裝配（TQFP)封裝、一薄小輪廓封裝（TS〇p)封裝、 一平台柵格陣列（LGA)封裝或一四面扁平無引線封 裝。 9. 一種半導體封裝，其包括： 一經製作半導體晶粒，其經附接至一基板； 一虛設晶粒，其經附接至該經製作半導體晶粒，該虛 設晶粒具有至少一個接合墊； 複數個熱管道，其各者由接合至該至少一個接合墊之 一接合線而形成；及 一囊封模製化合物。 10.如喷求項9之半導體封|，其中該複數個熱管道之至少 者之邓为係由5亥囊封模製化合物而保留曝露。 11’如4求項9之半導體封裝，其巾該複數個熱管道之各 係於一端接合且經定向於本質上該垂直之方向上。 12.如請求項9之半導體封裝，其中該複數個熱管道之各者 係於兩端處接合，各個端至一接合塾。 13.如請求項9之半導體封裝，其進一步包括一散垂 14·如請求項13之半導體封裝，以《數個熱管 者係與該散熱器實體接觸。 15 ·如請求項9之半導體 .. 體封裝，其中該虛設晶粒係 製作半導體晶粒。 之至少 再循環 16.如請求項9之半導體 矽，其具右—时— 其中該虛設晶粒係'金屬^ '早金屬化表面以作為該接合墊。 157941.doc 201214638 17·如μ求項9之半導體封裝’其中該等接合線之各者包括 銅、金、銀、鋁或其等之一組合。 、 18. 如喷求項9之半導體封裝，其中該半導體封裝係—空腔 向上接合線之BGA封裝、一覆晶BGA封裝、一空腔向下 BGA封骏、一DIP封裝、一PGA封裝'一LCC封裝、一 SOIC封裝、一PLCC封裝、一pQFp封裝一封裝、 一 TSOP封裝、一 LGA封裝或一 QFN封裝。 19. 一種封裝一半導體晶粒之方法，其包括.· 將該半導體晶粒附接至一基板； 藉由接合一接合線至一接合墊而產生一熱管道； 將該封裝囊封於一模製化合物中。 20·如請求項17之方法，其中該囊封保留該熱管道之一部分 曝露。 21. 如請求項π之方法，其中該熱管道係於一端接合且經定 向於本質上法向於該基板之一方向上。 22. 如請求項17之方法，其中該熱管道係於兩端處接合，各 個端至一接合墊。 23‘如請求項17之方法，其進一步包括附接一散熱器。 24. 如請求項23之方法，其中該熱管道係與該散熱器實體接 觸。 25. 如請求項17之方法，其進一步包括將一虛設晶粒附接至 該經製作半導體晶粒。 2 6 ·如凊求項17之方法’其中該虛設晶粒係一再猶環製作半 導體晶粒。 I57941.doc 201214638 27.如請求項17之方法，其中該虛設晶粒係金屬化矽，其 有一單一金屬化表面以作為該接合塾。 157941.doc
TW100128062A 2010-08-06 2011-08-05 Systems and methods for heat dissipation using thermal conduits TW201214638A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/852,353 US20120032350A1 (en) 2010-08-06 2010-08-06 Systems and Methods for Heat Dissipation Using Thermal Conduits

Publications (1)

Publication Number Publication Date
TW201214638A true TW201214638A (en) 2012-04-01

Family

ID=44515027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128062A TW201214638A (en) 2010-08-06 2011-08-05 Systems and methods for heat dissipation using thermal conduits

Country Status (3)

Country Link
US (1) US20120032350A1 (zh)
TW (1) TW201214638A (zh)
WO (1) WO2012019173A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107111B (zh) * 2011-11-11 2017-03-01 飞思卡尔半导体公司 用于监测线接合中无空气球（fab）形成的方法和装置
EP2669936B1 (en) 2012-06-01 2018-02-14 Nexperia B.V. Discrete semiconductor device package and manufacturing method
US10538976B2 (en) * 2013-05-06 2020-01-21 Drillform Technical Services Ltd. Floor wrench for a drilling rig
CN104752491A (zh) * 2013-12-30 2015-07-01 晟碟半导体（上海）有限公司 用于半导体装置的间隔体层和半导体装置
US10615111B2 (en) * 2014-10-31 2020-04-07 The Board Of Trustees Of The Leland Stanford Junior University Interposer for multi-chip electronics packaging
FR3034253B1 (fr) * 2015-03-24 2018-09-07 3D Plus Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe
US11119962B2 (en) * 2017-04-25 2021-09-14 Realtek Semiconductor Corp. Apparatus and method for multiplexing data transport by switching different data protocols through a common bond pad
US20190139852A1 (en) * 2017-11-06 2019-05-09 Qualcomm Incorporated Embedded thermal enhancement structures for molded integrated circuit packages
US10410942B2 (en) * 2017-11-27 2019-09-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US10580715B2 (en) * 2018-06-14 2020-03-03 Texas Instruments Incorporated Stress buffer layer in embedded package
CN114556548B (zh) * 2019-10-16 2025-01-10 三菱电机株式会社 功率模块
CN113133261B (zh) * 2019-12-30 2022-07-22 华为数字能源技术有限公司 一种散热装置、电路板组件及电子设备
US11488925B2 (en) * 2020-03-06 2022-11-01 Sj Semiconductor (Jiangyin) Corporation Semiconductor package structure with heat sink and method preparing the same
EP4283665A4 (en) * 2021-01-19 2024-07-24 Beji Sasaki ELECTRONIC DEVICE AND PRODUCT
EP4156253A1 (en) * 2021-09-22 2023-03-29 Infineon Technologies Austria AG Resin encapsulated semiconductor package comprising an external recess with exposed electrical contacts and a semiconductor module using the same
WO2024038481A1 (ja) * 2022-08-15 2024-02-22 日本電信電話株式会社 Ｉｃ内蔵偏波多重ｉｑ光変調器モジュール

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034469A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method of making conduction-cooled circuit package
JPH0766332A (ja) * 1993-08-25 1995-03-10 Seiko Epson Corp 半導体装置
JPH08139223A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp 半導体装置
JP2570645B2 (ja) * 1994-12-28 1997-01-08 日本電気株式会社 半導体装置
JPH08250628A (ja) * 1995-03-07 1996-09-27 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09260555A (ja) * 1996-03-19 1997-10-03 Mitsubishi Electric Corp 半導体装置
TW411595B (en) * 1999-03-20 2000-11-11 Siliconware Precision Industries Co Ltd Heat structure for semiconductor package device
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6706563B2 (en) * 2002-04-10 2004-03-16 St Assembly Test Services Pte Ltd Heat spreader interconnect methodology for thermally enhanced PBGA packages
CN100454533C (zh) * 2003-04-15 2009-01-21 波零公司 用于电子元件封装的emi屏蔽
TWI229434B (en) * 2003-08-25 2005-03-11 Advanced Semiconductor Eng Flip chip stacked package
US6984785B1 (en) * 2003-10-27 2006-01-10 Asat Ltd. Thermally enhanced cavity-down integrated circuit package
US7355289B2 (en) * 2005-07-29 2008-04-08 Freescale Semiconductor, Inc. Packaged integrated circuit with enhanced thermal dissipation
US20080083981A1 (en) * 2006-06-07 2008-04-10 Romig Matthew D Thermally Enhanced BGA Packages and Methods
US7967062B2 (en) * 2006-06-16 2011-06-28 International Business Machines Corporation Thermally conductive composite interface, cooled electronic assemblies employing the same, and methods of fabrication thereof
JP2009044110A (ja) * 2007-08-13 2009-02-26 Elpida Memory Inc 半導体装置及びその製造方法
US8445996B2 (en) * 2007-10-11 2013-05-21 Samsung Electronics Co., Ltd. Semiconductor package
US8013440B2 (en) * 2008-03-28 2011-09-06 Conexant Systems, Inc. Enhanced thermal dissipation ball grid array package
TW201007924A (en) * 2008-08-07 2010-02-16 Advanced Semiconductor Eng Chip package structure
US7787252B2 (en) * 2008-12-04 2010-08-31 Lsi Corporation Preferentially cooled electronic device
TWI405361B (zh) * 2008-12-31 2013-08-11 財團法人工業技術研究院 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법

Also Published As

Publication number Publication date
WO2012019173A1 (en) 2012-02-09
US20120032350A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
TW201214638A (en) Systems and methods for heat dissipation using thermal conduits
CN101127334B (zh) 集成电路封装体及其制造方法
US7759170B2 (en) Fabrication method of semiconductor package having heat dissipation device
US6818472B1 (en) Ball grid array package
US7863098B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
CN101548377B (zh) 具有增强散热功能的封装集成电路
CN202352647U (zh) 一种微电子封装
US8049311B2 (en) Electronic component and method for its production
CN107994004A (zh) 堆叠式管芯半导体封装体
CN103915405B (zh) 半导体器件和制造半导体器件的方法
TW200836307A (en) Thermally enhanced quad flat no leads (QFN) IC package and method
US20070122943A1 (en) Method of making semiconductor package having exposed heat spreader
US7306974B2 (en) Microelectronic devices and methods for manufacturing and operating packaged microelectronic device assemblies
US20110059579A1 (en) Method of forming tape ball grid array package
US20090212403A1 (en) Thermally enhanced molded leadless package
TW200522302A (en) Semiconductor package
KR20130102299A (ko) 반도체 패키지 및 그 제조방법
CN201229938Y (zh) 芯片封装结构
CN223321261U (zh) 半导体封装装置
TWI553799B (zh) 半導體封裝結構
US20070281393A1 (en) Method of forming a trace embedded package
TW202612116A (zh) 半導體封裝件及其製法
CN119560465A (zh) 封装结构及其加工方法
CN119581333A (zh) 一种封装结构及其形成方法
US20070040269A1 (en) Thermally enhanced cavity down ball grid array package