TW201216460A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
TW201216460A
TW201216460A TW100127628A TW100127628A TW201216460A TW 201216460 A TW201216460 A TW 201216460A TW 100127628 A TW100127628 A TW 100127628A TW 100127628 A TW100127628 A TW 100127628A TW 201216460 A TW201216460 A TW 201216460A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor device
type
tantalum carbide
substrate
Prior art date
Application number
TW100127628A
Other languages
English (en)
Inventor
Takeyoshi Masuda
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201216460A publication Critical patent/TW201216460A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Description

201216460 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法，更特定而 吕係關於一種利用形成於碳化碎層且包含特定結晶面之傾 斜面之半導體裝置及其製造方法。 【先前技術】 • 先前，提出有使用碳化矽（sic)作為半導體裝置之材 料。包含此種碳化矽之基板使用例如改良瑞利法（M〇dified Lely Method)而製造。 然而，於以上述方式而製造之碳化矽基板中存在如下問 題：於其表面形成有開口部，沿0轴方向延伸之結晶缺陷 即微管大量產生。並且，因該基板表面之微管之存在而存 在如下情形··於基板表面上形成碳化矽之磊晶膜之情形 時，該磊晶膜亦產生結晶缺陷，結果所獲得之半導體裝置 之電氣特性劣化。 為解決上述課題，例如，於專利文獻1(日本專利特開 2004-292305號公報）中，揭示有如下技術：將包含碳化矽 單晶之晶種基板與多晶碳化矽基板隔著矽源重疊並收納於 密閉容器中，其後，將晶種基板與多晶碳化矽基板加熱至 1400°C〜2300°C，使矽源熔融而生成之極薄矽融液介插於 忒等基板之間，從而使碳化矽單晶於晶種基板上液相磊晶 成長。於專利文獻1中，可降低藉由如上所述之方法而磊 晶成長之碳化矽單晶中之微管密度。 先前技術文獻 157898.doc 201216460 專利文獻 專利文獻1:日本專利特開2004_292305號公報 【發明内容】 發明所欲解決之問題 然而，於上述專利文獻1所揭示之技術中，由於以液相 進行結晶成長而難以進行雜質之濃度控制。因此，存在如 下問題：因無法高精度地控制該雜質之濃度而導致使用該 磊晶成長之碳化矽單晶之半導體裝置之電氣特性劣化，或 產生偏差。
又’關於例如結晶型為六方晶之碳化矽，先前報告有若 將面方位成為{03-3-8}之面等所謂之半極性面用作MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金屬 氧化物半導體場效電晶體）等半導體裝置之通道，則可實 現較大之通道遷移率。於上述專利文獻1中，亦可使用 (0001)以外之任意面方位作為晶種基板之 面方位。然而， 上述專利文獻1中並未提及有關形成如上所述之半極性面 之具體方法。此處，為形成上述半極性面，亦考慮對碳化 石夕之單晶基板進行機械加工，但由於機械加工之加工精度 亦存在極限’因此存在所形成之面未準確地成為上述半極 性面之情形。於此情形時，存在所形成之半導體裝置之特 性（例如通道遷移率）未充分提高之問題。 本發明係為解決如上所述之課題而完成，本發明之目的 在於提供一種特性穩定之高品質之半導體裝置及其製造方 法0 157898.doc 201216460 解決問題之技術手段 發明者進行銳意研究之結果發現，藉由針對碳化石夕之單 晶以特定條件進行加工而可形成所謂之半極性面作為自形 成面，並且藉由將此種自形成之半極性面用作半導體裝置 • 之主動區域（例如通道區域）而可實現電氣特性優異（例如通 ‘ 道遷移率較大）之半導體裝置。基於上述發明者之知識見 解，依據本發明之半導體裝置包括具有主表面之基板、及 碳化矽層。碳化矽層形成於基板之主表面上。碳化矽層包 含相對於主表面傾斜之端面。端面於碳化矽層之結晶型為 六方晶時實質上包含{03-3-8}面與…卜卜”面中之任一 者，於碳化矽層之結晶型為立方晶時實質上包含{1〇〇} 面0 再者，此處所謂端面實質上包含{〇3_3_8}面與{〇1ι·4} 面t之任一者係指構成端面之結晶面成為{〇3_3_8}面與 {01-1-4}面中之任一者之情形，及構成端面之結晶面成為 <1-100>方向上之相對於{03·3_8}面或{〇114)面之偏離角 為-3。以上且3。以下之面。再者，所謂「<11〇〇>方向上之 相對於{03-3-8}面或{〇1-1_4}面之偏離角」係上述端面之 法線向於q·100〉方向及<0〇〇卜方向展開之平面之正投影 . 與{〇3-3_8}面或⑼·1·4}面之法線所成之角度，其符號於 上述正投影相對於<M〇0>*向接近於平行時為正，於上 f正投影相對於<0001〉方向接近於平行時為負。又，所謂 鳊面貫質上包含{ 100}面係指構成端面之結晶面成為"叫 面之if形，及構成端面之結晶面成為自{丨00丨面向任意結 157898.doc 201216460 晶方位具有-3。以上且3。以下之偏離角之結晶面之情形。 如此’由於碳化矽層之端面實質上成為上述{〇338} 面、{01-1-4}面與{1〇〇}面中之任一者，因此可將該等成為 所謂之半極性面之端面用作半導體裝置之主動區域。並 且，由於該等端面為穩定之結晶面，因此將該端面利用於 通道區域等主動區域之情形，較將其他結晶面（例如⑶〇〇ι) 面）利用於主動區域之情形而言，可穩定且充分降低漏電 流’並且可獲得較高之耐壓。 又，發明者獲得如下之知識見解，一面使碳化矽層（碳 化矽之單晶層）與含有氧氣及氣氣之反應氣體接觸，一面 對該碳化矽層進行加熱，藉此碳化矽中蝕刻速度最慢之結 晶面可自形成。並且，發現藉由調節反應氣體之組成（例 如氧氣與氣氣之比例）或加熱溫度而可自形成性地成為上 述{03-3-8}面、面或{1〇〇}面。基於上述知識見 解，依據本發明之半導體裝置之製造方法包括如下步驟： 準備形成有碳化矽層之基板；形成相對於碳化矽層之主表 面而傾斜之端面；及利用該端面而形成半導體裝置令所包 含之構造。於形成端面之步驟中，一面使碳化矽層與含有 氧氣及氣氣之反應氣體接觸，一面對碳化矽層進行加熱， 且藉由局部蝕刻去除碳化矽層之主表面，藉此形成相對於 石反化矽層之主表面而傾斜之端面。端面於碳化矽層之結晶 型為六方晶時實質上包含{〇3_3_8}面與{〇114}面中之任 者，於碳化矽層之結晶型為立方晶時實質上包含（ 面。於此情形時，可容易製造本發明之半導體裝置。又， 157898.doc • 6 - 201216460 如上所述藉由進行蝕刻（熱蝕刻）而可自形成{03_3_8丨面、 {01-1-4}面或{1〇〇}面’因此無需使用液相成長等以形成該 等結晶面。因此’於該自形成步驟中上述結晶面中之雜質 濃度產生變動之可能性較低。因此’可藉由離子注入等方 . 法而容易進行該結晶面中之雜質濃度之控制。 發明之效果 根據本發明，可獲得漏電流穩定降低且高耐壓之優異特 性之半導體裝置。 【實施方式】 以下，基於圖式對本發明之實施形態進行說明。再者， 於以下之圖式中，對相同或相當之部分附加相同之參照編 號且不重複其說明。X，於本說明書t，以[]表示個別方 位，以<>表示集合方位，以0表示個別面，以{}表示集合 面β又’關於負指數’於結晶學上係將「_」（橫杠）附加於 數字之上，但於本說明書中，於數字前附加負符號。 (實施形態1) 參照圖卜對本發明之半導體裝置之實施形態 明。 叫 參照圖1，本發明之半導體裝置為利用側面傾斜之溝槽 之立式元件即立式M0SFETe圖!所示之半導體裝置包括 包含碳化石夕之基板i、包含碳化石夕且導電型為η型之蟲晶層 即耐壓保持層2、包含碳切且導電型為p型之p型主體^ 型半導體層3)、包含碳切且導電型為η型之㈣源極接 觸層4、包含碳化石夕且導電型為p型之接觸區域5、間極絕 157898.doc 201216460 緣膜8、閘極電極9、層間絕緣膜1〇、源極電極12、源極配 線電極13、汲極電極14及背面保護電極15。 基板1包含結晶型為六方晶之碳化矽或結晶型為立方晶 之碳化矽。耐壓保持層2形成於基板丨之一方之主表面上。 於耐壓保持層2上形成有p型主體層3 ^於p型主體層3上形 成有η型源極接觸層4。以由該n型源極接觸層4包圍之方式 形成有ρ型之接觸區域5 ^藉由局部性地去除η型源極接觸 層4、ρ型主體層3及耐壓保持層2而形成有溝槽6。溝槽6之 側壁成為相對於基板丨之主表面而傾斜之端面。由傾斜之 4面而包圍之凸部（上部表面上形成有源極電極12之凸形 狀部）之平面形狀於基板丨之結晶型為六方晶時例如可成為 六邊形。又，於基板丨之結晶型為立方晶之情形時，上述 凸部之平面形狀例如可成為四邊形狀。 於該溝槽6之側壁及底壁上形成有閘極絕緣膜8。該閘極 絕緣膜8延伸至n型源極接觸層4之上部表面上。以於該間 極絕緣臈8上且填充溝槽6之内部之方式形成有閘極電極 9。閘極電極9之上部表面之高度成為與閘極絕緣膜8中位 於η型源極接觸層4之上部表面上之部分之上表面大致相同 之高度。 以覆蓋閘極絕緣膜8中延伸至η型源極接觸層4之上部表 面上之部分與閘極電極9之方式形成有層間絕緣膜1〇。藉 由去除層間絕緣膜10與閘極絕緣膜8之一部分，而以露出 一部分η型源極接觸層4與ρ型之接觸區域5之方式形成有開 11。以填充該開口部11之内部並且與Ρ型之接觸區域5 157898.doc 201216460 及一部分η型源極接觸層4接觸之方式形成有源極電極i2。 以與源極電極12之上部表面接觸並且延伸至層間絕緣膜1〇 之上部表面上之方式形成有源極配線電極13。又，於基板 1 t與形成有耐壓保持層2之主表面為相反侧之背面上形成 . 有汲極電極14。該汲極電極14為歐姆電極》於該汲極電極 Μ中，在與基板1對向之面之相反侧之面上形成有背面保 護電極15。 於圖1所示之半導體裝置中，溝槽6之側壁傾斜，並且該 側壁於構成耐壓保持層2等之碳化矽之結晶型為六方晶時 貫質上成為{03-3-8}面與{01-1-4}面中之任一者。又，於 構成耐壓保持層2等之碳化矽之結晶型為立方晶之情形 時，該溝槽6之傾斜之側壁實質上成為{1〇〇}面。由圖1可 知’可將該等成為所謂之半極性面之侧壁作為半導體裝置 之主動區域即通道區域而利用。並且，由於該等側壁為穩 定之結晶面，因此將該側壁利用於通道區域之情形，較將 其他結晶面（例如（0001)面）利用於通道區域之情形而言， 可充分降低漏電流，並且可獲得較高之耐壓。 繼而，對圖1所示之半導體裝置之動作進行簡單說明。 參照圖1，於對閘極電極9施加閾值以下之電壓之狀態、即 斷開狀態下，ρ型主體層3與導電型為η型之耐璺保持層2之 間成為逆向偏壓，且成為非導通狀態。另一方面，若對閘 極電極9施加正電壓，則於ρ型主體層3中與閘極絕緣膜8接 觸之區域附近即通道區域形成反轉層。其結果，成為11型 源極接觸層4與耐壓保持層2電性連接之狀態。其結果，於 157898.doc •9· 201216460 源極電極12與汲極電極14之間流過電流β 繼而，參照圖2〜圖9，對圖1所示之本發明之半導體裝置 之製造方法進行說明。 首先，參照圖2,於包含碳化矽之基板主表面上形成 導電型為η型之碳化矽之磊晶層。該磊晶層成為耐壓保持 層2。用以形成耐壓保持層2之磊晶成長可藉由使用例如矽 烷（SiH4)與丙烷（C3HS)之混合氣體作為原料氣體，使用例 如氫氣（h2)作為載氣之CVD法（Chemical Vap〇r Deposition，化學氣相沈積法）而實施。又，此時較佳為導 入例如氮（N)或填（P)作為導電型為η型之雜質。該耐壓保持 層2之η型雜質之郎點例如可設為5xl〇15 cm-3以上且5><1〇16 cm·3以下。 繼而’藉由對耐壓保持層2之上部表面層進行離子注入 而形成p型主體層3及η型源極接觸層4。於用以形成p型主 體層3之離子注入中，將例如銘（Ai)等導電型為ρ型之雜質 離子注入。此時’藉由調整所注入之離子之加速能量而可 調整形成ρ型主體層3之區域之深度。 繼而，藉由將導電型為η型之雜質離子注入至形成有ρ型 主體層3之_壓保持層2而形成η型源極接觸層4。作為η型 之雜質’可使用例如構等。如此，獲得圖3所示之構造。 繼而’如圖4所示，於η型源極接觸層4之上部表面上形 成遮罩層17。作為遮罩層17，可使用例如氧化矽膜等絕緣 膜。作為遮罩層17之形成方法，可使用例如如下所述之步 驟°即’於η型源極接觸層4之上部表面上使用CVD法等形 157898.doc -10- 201216460 成氧化矽膜。繼而，於該氧化矽膜上使用光微影法形成具 有特定開口圖案之抗蝕膜（未圖示）。將該抗蝕膜用作遮 罩，並藉由蝕刻去除氧化矽膜。其後去除抗蝕膜。其結 果，於圖4所示之應形成溝槽16之區域形成具有開口圖案 • 之遮罩層17。 , 繼而，將該遮罩層17用作遮罩，並藉由蝕刻去除n型源 極接觸層4、p型主體層3及耐壓保持層2之一部分。作為蝕 刻之方法’可使用例如反應性離子蝕刻（Reactive I〇n
Etch，RIE)，特別可使用電感耦合電漿（Inductively c〇upled Plasma，ICP)RIE。具體而言，可使用例如利用Sf6或Sf6 與〇2之混合氣體作為反應氣體之ICP_RIE。藉由此種蝕 刻，而可於圖1之應形成溝槽6之區域形成側壁相對於基板 1之主表面大致垂直之溝槽16，如此，獲得圖4所示之構 造。 繼而，貫施使特定結晶面露出於耐壓保持層2、p型主體 層3及η型源極接觸層4之熱蝕刻步驟。具體而言，藉由對 圖4所示之溝槽16之側壁進行使用氧氣與氯氣之混合氣體 作為反應氣體，並將熱處理溫度設為例如7〇(rc以上 1000 C以下之蝕刻（熱蝕刻），而可如圖5所示形成具有相對 於基板1之主表面而傾斜之側面2〇之溝槽6。 此處，關於上述熱蝕刻步驟之條件，可將例如氯氣相對 於氧氣之、流量比率（(氯氣流量）/(氧氣流量）)設為〇5以上4〇 以下’更佳设為1.G以上2.G以下。再者，反應氣體除上述 氯氣與氧氣以外，亦可含有載氣。作為載氣，可使用例如 157898.doc 11 201216460 氮氣（N2)、氬氣、氦氣等。並且，於如上所述將熱處理溫 度設為700°c以上1000°C以下之情形時，Sic之蝕刻速度成 為例如70 μηι/hr左右。又，此時若使用二氧化矽（Si〇2)作 為遮罩層17，則可儘可能增大SiC相對於Si02之選擇比， 因此於SiC之蝕刻中包含Si〇2之遮罩層17實質上未蝕刻。 再者，露出於該側面20之結晶面成為例如{03_3_8}面。 即，於上述條件之蝕刻中，蝕刻速度最慢之結晶面即{〇3_ 3-8}面自形成為溝槽6之側面20 ^其結果，獲得如圖5所示 之構造。再者，構成側面20之結晶面亦可成為 面。又，於構成耐壓保持層2等之碳化矽之結晶型為立方 晶之情形時’構成側面20之結晶面亦可為{丨〇〇}面。 繼而，藉由蝕刻等任意方法去除遮罩層17 ^其後，以自 溝槽6之内部延伸至n型源極接觸層4之上部表面上之方 式’使用光微影法形成具有特定圖案之抗钱膜（未圖示 作為抗触膜’可使用於溝槽6之底部及η型源極接觸層4之 上部表面之一部分形成有開口圖案者。繼而，將該抗蝕膜 用作遮罩並藉由將導電型為ρ型之雜質離子注入而於溝槽6 之底部形成電場緩和區域7，於η型源極接觸層4之部分區 域形成導電型為ρ型之接觸區域5»其後去除抗飯膜。其結 果’獲得如圖6所示之構造。 繼而’實施用以使藉由上述離子注入而注入之雜質活性 化之活性化退火步驟。於該活性化退火步驟中，於包含碳 化矽之磊晶層之表面不特別形成覆蓋層而實施退火處理。 此處’發明者等人發現’關於上述{03_3_8}面，即便於表 I57898.doc 201216460 面未形成覆蓋層等保護膜而進行活性化退火處理，表面性 狀亦不會劣化’可維持充分之表面平滑性。因此，省略先 前認為必要之活性化退火處理前之保護膜（覆蓋層）之形成 步驟，而直接實施活性化退火步驟。再者，亦可於形成上 • $覆蓋層後實施活性化退火步驟。又’亦可構成為例如僅 於n型源極接觸層4及P型之接觸區域5之上部表面上設置覆 蓋層而實施活性化退火處理。 繼而，如圖7所示，以自溝槽6之内部延伸至11型源極接 觸層4及p型之接觸區域5之上部表面上之方式形成閘極絕 緣膜8。作為_料膜8，可使用例如藉由對包含碳切 之磊晶層進行熱氡化而獲得之氡化膜（氧化矽膜）。如此， 獲得圖7所示之構造。 繼而，如圖8所示，以填充溝槽6之内部之方式於閘極絕 緣膜8上形成閘極電極9。作為閘極電極9之形成方法，可 使用例如如下所述之方法。首先，於閘極絕緣膜8上，使 用濺鍍法等形成延伸至溝槽6之内部及？型之接觸區域5上 之區域之應成為閘極電極之導電體膜。作為導電體膜之材 料，只要為具有導電性之材料，則可使用金屬等任意材 料其後’使用回蝕或CMP法（Chemical Mechanical P〇hshing，化學機械研磨法）等任意方法去除形成於溝槽6 之内部以外之區域的導電體膜之部分。其結果，如填充溝 槽6之内部之導電體膜殘留，藉由該導電體膜而構成閘極 電極9。如此，獲得圖8所示之構造。 、’’这而以覆蓋閘極電極9之上部表面、及於p型之接觸區 157898.doc 201216460 域5上露出之閘極絕緣膜8之上部表面上之方式形成層間絕 緣膜10(參照圖9)。作為層間絕緣膜，只要為具有絕緣性之 材料’則可使用任意材料。並且，於層間絕緣膜1 〇上使用 光微影法形成具有圖案之抗钱膜。於該抗蝕膜（未圖示）中 位於p型之接觸區域5上之區域形成有開口圖案。 繼而，將該抗蝕膜用作遮罩，並藉由蝕刻將層間絕緣膜 10及閘極絕緣膜8局部性地去除。其結果，於層間絕緣膜 1 〇及閘極絕緣膜8中形成開口部11 (參照圖9)。於該開口部 11之底部’成為ρ型之接觸區域5及一部分η型源極接觸層4 露出之狀態。其後，以填充該開口部11之内部並且覆蓋上 述抗蝕膜之上部表面上之方式形成應成為源極電極12(參 照圖9)之導電體臈。其後，藉由使用藥液等去除抗蝕膜， 而同時去除（剝離）形成於抗|虫膜上之部分導電體膜。其結 果，可藉由填充於開口部11之内部之導電體膜而形成源極 電極12»該源極電極12為與ρ型之接觸區域5及η型源極接 觸層4歐姆接觸之歐姆電極。 又’於基板1之背面側（與形成有耐壓保持層2之主表面 相反側之表面側）形成汲極電極14(參照圖9) ^作為汲極電 極14，八要為可與基板1歐姆接觸之材料，則可使用任意 材料。如此’獲得圖9所示之構造。 其後，分別使用濺鍍法等任意方法形成與源極電極丨2之 上部表面接觸且延伸至層間絕緣膜1〇之上部表面上之源極 配線電極13(參照圖丨）、及形成於汲極電極14之表面之背面 保護電極15(參照圖1)。其結果，可獲得圖丨所示之半導體 157898.doc -14· 201216460 裝置。 繼而’參照圖1 0及圖1 i ’對圖1所示之本發明之半導體 裝置之製造方法之參考例進行說明。 於本發明之半導體裝置之製造方法之參考例中，首先實 施圖2〜圖4所示之步驟。其後，去除圖4所示之遮罩層17。 繼而，以自溝槽16之内部延伸至n型源極接觸層4之上部表 面上之方式形成包含矽之si覆膜21(參照圖。於該狀態 下，藉由進行熱處理而於與溝槽16之内周面及η型源極接 觸層4之上部表面之Si覆膜21接觸之區域產生碳化矽之再 構成。如此，如圖10所示，以溝槽之側壁成為特定結晶面 ({03-3-8}面）之方式形成碳化矽之再構成層22。其結果， 獲得如圖10所示之構造。 其後，去除所殘留之Si覆膜21。作為Si覆膜21之去除方 法，可使用例如利用HN〇3與HF等之混合液（氣體）之蝕 刻。其後，進而藉由蝕刻去除上述再構成層22。作為用以 去除再構成層22之蝕刻，可使用Icp_RIE。其結果，如圖 11所示可形成具有傾斜之側面之溝槽6。 其後，藉由實施先前所說明之圖6〜圖9所示之步驟而可 獲得圖1所示之半導體裝置。 繼而，參照圖12 ’對圖—示之半導體裝置之變形例進 行說明。圖所示之半導體裝置包括基本上與圖i所示之 半導體裝置相同之構成’但溝槽6之形狀與圖i所示之半導 體裝置不同。具體而言，於圖12所示之半導體製置中，溝 槽6之剖面形狀成為V字狀。又，自不同之觀點而* / 157898.doc •15· 201216460 所不之半導體裝置之溝槽6成為相對於基板1之主表面傾斜 且彼此對向之側面於其下部直接連接之狀態。於溝槽6之 底部（對向之側壁之下部彼此連接之部分），形成有電場緩 和區域7。藉由此種構成之半導體裝置亦可獲得與圖1所示 之半導體裝置相同之效果。進而，於圖12所示之半導體裝 置中’由於溝槽6中未形成如圖1所示之平坦之底面，因此 圖12所不之溝槽6之寬度比圖1所示之溝槽6之寬度窄。其 結果’於圖12所示之半導體裝置中，較圖1所示之半導體 裝置而言可縮小尺寸，對半導體裝置之微細化及高集成化 有利。 (實施形態2) 參照圖13 ’對本發明之半導體裝置之實施形態2進行說 明。 參照圓13，本發明之半導體裝置係利用側面傾斜之溝槽 之立式元件即IGBT(Insulated Gate Bipolar Transistor，絕 緣閘極雙極性電晶體）。圖13所示之半導體裝置包括包含 石厌化矽之導電型為P型之基板31、包含碳化矽且導電型為p 型之作為緩衝層之p型磊晶層36、包含碳化矽且導電型為11 型之作為耐壓保持層之η型蟲晶層3 2、包含碳化石夕且導電 型為Ρ型之與井區域相對應之ρ型半導體層33、包含碳化矽 且導電型為η型之與發射極區域相對應之η型源極接觸層 34、包含碳化矽且導電型為ρ型之接觸區域35、閘極絕緣 膜8、閘極電極9、層間絕緣膜1〇、與發射極電極相對應之 源極電極12、源極配線電極13、與集電極相對應之汲極電 157898.doc -16- 201216460 極14及背面保護電極15。 p型羞晶層36形成於基板31之一方之主表面上。於卩型蟲 晶層36上形成有η型磊晶層32。於η型磊晶層32上形成有p 型半導體層33。於ρ型半導體層33上形成有η型源極接觸層 34。以由該η型源極接觸層34包圍之方式形成有ρ型之接觸 S域3 5。藉由局部性地去除η型源極接觸層34、ρ型半導體 層33及η型蟲晶層32而形成有溝槽6。溝槽6之側壁成為相 對於基板31之主表面而傾斜之端面。由傾斜之端面而包圍 之凸部（上部表面上形成有源極電極12之凸形狀部）之平面 形狀成為例如六邊形。 於該溝槽6之側壁及底壁上形成有閘極絕緣膜8。該閘極 絕緣膜8延伸至η型源極接觸層34之上部表面上。以於該閘 極絕緣膜8上且填充溝槽6之内部之方式形成有閘極電極 9。閘極電極9之上部表面之高度成為與閘極絕緣膜8中位 於η型源極接觸層34之上部表面上之部分之上表面大致相 同之面度。 以覆蓋閘極絕緣膜8中延伸至η型源極接觸層34之上部表 面上之部分與閘極電極9之方式形成有層間絕緣膜1〇。藉 由去除層間絕緣膜10與閘極絕緣膜8之一部分，而以露出 一部分η型源極接觸層34與{)型之接觸區域35之方式形成有 開口部11。以填充該開口部u之内部並且與ρ型之接觸區 域35及-部分n型源極接觸層34接觸之方式形成有源極電 極2以與源極電極12之上部表面接觸並且延伸至層間絕 、彖膜ίο之上部表面上之方式形成有源極配線電極η。 157898.doc -17- 201216460 又’於基板1中與形成有耐壓保持層2之主表面為相反側 之背面上，與圖1所示之半導體裝置相同，形成有汲極電 極14及背面保護電極15。 於圖13所示之半導體裝置中，亦與圖1所示之半導體裝 置相同，溝槽6之側壁傾斜，並且該側壁於構成η型磊晶層 32等之碳化矽之結晶型為六方晶時實質上成為{03-3-8}面 與{01-1-4}面中之任一者。又，於構成η型磊晶層32等之碳 化石夕之結晶型為立方晶之情形時，該溝槽6之傾斜之側壁 貫質上成為{100}面。於此情形時，亦可獲得與圖1所示之 半導體裝置相同之效果。 繼而’對圖13所示之半導體裝置之動作進行簡單說明。 參照圖13 ’對閘極電極9施加負電壓，若該負電壓超過閾 值’則於與閘極電極9側方之閘極絕緣膜8接觸之ρ型半導 體層33之與溝槽6對向之端部區域（通道區域）形成反轉層， 發射極區域即η型源極接觸層34與耐壓保持層即η型磊晶層 32電性連接。藉此，自發射極區域即η型源極接觸層34向 耐塵保持層即η型磊晶層32注入電洞，與此相對應自基板 31經由緩衝層即Ρ型磊晶層36將電子供給至η型磊晶層32 » 其結果’ IGBT成為導通（on)狀態，於η型磊晶層32產生傳 導度調變而發射極電極即源極電極12_集電極即汲極電極 14間之電阻下降之狀態下流過電流。另一方面，於施加至 問極電極9之上述負電壓為閾值以下之情形時，上述通道 區域内未形成反轉層，因此η型磊晶層32與ρ型半導體層33 之間維持於逆向偏壓之狀態。其結果，IGBt成為斷開狀 157898.doc -18- 201216460 態，電流不流通。 參照圖14〜圖21，對本發明之半導體裝置之實施形態2之 製造方法進行說明。 首先，參照圖14，於包含碳化矽之基板3丨之主表面上形 成導電型為p型且包含碳化矽之p型磊晶層36。並且，於p 型λ®日日層36上形成導電型為n型之碳化梦之n型蟲晶層Μ。 該η型磊晶層32成為耐壓保持層。用以形成卩型磊晶層刊及 η型磊晶層32之磊晶成長可藉由使用例如矽烷（siH4)與丙烷 (C^H8)之混合氣體作為原料氣體’使用例如氫氣（化）作為 載氣之CVD法而貫施。又，此時，作為導電型為p型之雜 質，較佳為例如導入鋁（A1)等，作為導電型為n型之雜質， 較佳為例如導入氮（Ν)或磷（Ρ) » 繼而，藉由對η型蟲晶層32之上部表面層進行離子注入 而形成ρ型半導體層33及η型源極接觸層34。於用以形成ρ 半導體層3 3之離子注入中，將例如铭（Ai)等導電型為ρ型 之雜質離子注入。此時，藉由調整所注入之離子之加速能 量而可調整形成ρ型半導體層33之區域之深度。 繼而，藉由將導電型為η型之雜質離子注入於形成有口型 半導體層33之η型磊晶層32而形成η型源極接觸層34。作為 η型之雜質’可使用例如磷等。如此，獲得圖15所示之構 造。. 繼而，如圖16所示，於η型源極接觸層34之上部表面上 形成遮罩層17。作為遮罩層17 ’可使用例如氧化石夕膜等絕 緣膜。作為遮罩層17之形成方法，可使用與圖4中所說明 157898.doc -19· 201216460 之遮罩層17之製造方法相同之方法β其結果，於圖4所示 之應形成溝槽16之區域形成具有開口圖案之遮罩層17。 繼而’將該遮罩層17用作遮罩，並藉由蝕刻去除η型源 極接觸層34、ρ型半導體層33及11型磊晶層32之一部分。蝕 刻之方法等可使用與圖4所示之步驟相同之方法。如此， 獲得圖16所示之構造。 繼而’實施使於η型磊晶層32、ρ型半導體層33及η型源 極接觸層34中之特定結晶面露出之熱蝕刻步驟。該熱蝕刻 步驟之條件可使用與參照圖5而說明之熱蝕刻步驟之條件 相同之條件》其結果，如圖丨7所示可形成具有相對於基板 31之主表面而傾斜之侧面2〇之溝槽6。再者，露出於該側 面20之結晶面之面方位成為例如{〇3 3 8} ^如此獲得如 圖17所示之構造。 繼而，藉由蝕刻等之任意方法去除遮罩層17。其後，與 圖6所示之步驟相同，以自溝槽6之内部延伸至11型源極接 觸層34之上部表面上之方式，使用光微影法形成具有特定 圖案之抗蝕膜（未圖示）。作為抗蝕膜，使用於溝槽6之底部 及η型源極接觸層34之上部表面之一部分形成有開口圖案 者。並且，將該抗蝕膜用作遮罩，並藉由將導電型為ρ型 之雜質離子注入而於溝槽6之底部形成電場緩和區域7，於 η型源極接觸層34之部分區域形成導電型為ρ型之接觸區域 35。其後去除抗蝕膜。其結果，獲得如圖】8所示之構造。 繼而，實施用以使藉由上述離子注入而注入之雜質活性 化之活性化退火步驟。於該活性化退火步驟中，與已說明 157898.doc •20· 201216460 之本發明之實施形態1之情形相同，於包含碳化矽之蟲晶 層之表面（具體為溝槽6之側面20上）不特別形成覆蓋層而實 施退火處理《再者，亦可於形成上述覆蓋層後實施活性化 退火步驟。又，亦可構成為例如僅於η型源極接觸層34及p 型之接觸區域35之上部表面上設置覆蓋層而實施活性化退 火處理。 繼而，如圖19所示，以自溝槽6之内部延伸至1!型源極接 觸層4及ρ型之接觸區域5之上部表面上之方式形成閘極絕 緣膜8。閘極絕緣膜8之材質及形成方法與圖7中之閘極絕 緣膜8之材質及形成方法相同。如此，獲得圖丨9所示之構 造。 繼而，如圖20所示，以填充溝槽6之内部之方式於閘極 絕緣膜8上形成閘極電極9。作為閘極電極9之形成方法， 可使用與圖8所示之閘極電極9之形成方法相同之形成方 法。如此’獲得圖2 〇所示之構造。 繼而’以覆蓋閘極電極9之上部表面、及於p型之接觸區 域35上露出之閘極絕緣膜8之上部表面上之方式形成層間 絕緣膜10(參照圖2ip作為層間絕緣膜1〇，只要為具有絕 • 緣性之材料，則可使用任意材料。並且，與圖9所示之步 驟相Π於層間絕緣膜10及閘極絕緣膜8中形成開口部 11(參照圖21)»該開口部丨丨之形成方法與圖9中之開口部之 形成方法相同。於該開口部u之底部，成為p型之接觸區 域35及一部分n型源極接觸層34露出之狀態。 其後，使用與圖9中所說明之方法相同之方法，藉由填 157898.doc •21· 201216460 充於開口部li之内部之導電體膜而形成源極電極12。該源 極電極12為與p型之接觸區域35及n型源極接觸層34歐姆接 觸之歐姆電極。 又，於基板31之背面側（與形成有11型磊晶層32之主表面 相反側之表面側），形成汲極電極14(參照圖21) ^作為汲極 電極14’只要為可與基板1歐姆接觸之材料，則可使用任 意材料。如此’獲得圖21所示之構造。 其後’分別使用濺鍍法等任意方法形成與源極電極12之 上部表面接觸且延伸至層間絕緣膜丨0之上部表面上之源極 配線電極13(參照圖13)、及形成於汲極電極丨4之表面之背 面保護電極15(參照圖13广其結果，可獲得圖丨3所示之半 導體裝置。 繼而，參照圖22 ’對圖13所示之半導體裝置之變形例進 行說明。圖22所示之半導體裝置包括基本上與圖13所示之 半導體裝置相同之構成，但溝槽6之形狀與圖13所示之半 導體裝置不同。具體而言，於圖22所示之半導體裝置中， 溝槽6之剖面形狀與圖12所示之半導體裝置相同成為v字 狀。於溝槽6之底部（對向之側壁之下部彼此連接之部分）， 形成有電場緩和區域7«藉由此種構成之半導體裝置，亦 可獲得與圖13所示之半導體裝置相同之效果。進而，於圖 22所示之半導體裝置中’由於溝槽6中未形成如圖13所示 之平坦之底面，因此圖22所示之溝槽6之寬度比圖13所示 之溝槽6之寬度窄。其結果，於圖22所示之半導體裝置 中’較圖13所示之半導體裝置而言可縮小尺寸，對半導體 157898.doc -22- 201216460 裝置之微細化及高集成化有利。 (實施形態3) 參照圖23 ’對本發明之半導體裝置之實施形態3進行說 明。 參照圖23，本發明之半導體裝置係PiN二極體且包括： 基板1 ’其包含碳化梦；η·蟲晶層42，其導電型為11型，具 有比基板1中之導電性雜質之濃度低之導電性雜質濃度且 於表面具有隆脊構造；ρ+半導體層43，其形成於η-磊晶層 42之表面所形成之隆脊構造44中且與η-磊晶層42連接；及 護環45，其形成於隆脊構造44之周圍。基板丨包含碳化石夕 且導電型為η型❶ιΓ磊晶層42形成於基板1之主表面上。於 π蟲晶層42之表面上形成有側面20相對於基板1之主表面 而傾斜之隆脊構造44。於包含隆脊構造44之上部表面之層 上形成有導電型為ρ型之ρ+半導體層43。以包圍該隆脊構 造44之周圍之方式形成有導電型為ρ型之區域即護環45。 護環45以包圍隆脊構造44之方式形成為環狀。隆脊構造料 之側面20藉由特定結晶面（例如{03_3_8丨面）而構成。即， 隆脊構造44藉由與上述特定結晶面（{03_3_8}面）等效之6個 . 面而構成。因此’隆脊構造44之上部表面及底部之平面形 狀成為六邊形狀。 於此種構造之半導體裝置中，由於隆脊構造44之側面2〇 與圖1所示之溝槽6之側面20同樣成為穩定之結晶面，因此 較其他結晶面成為該側面2〇之情形而言，可充分降低來自 該側面20之漏電流。 157898.doc •23· 201216460 繼而’對圖23所示之半導體裝置之製造方法進行說明。 作為圖23所示之半導體裝置之製造方法，首先準備包含碳 化石夕之基板1。作為基板1，使用例如結晶型為六方晶之包 含碳化矽之基板。於該基板1之主表面上使用磊晶成長法 形成η·蟲晶層42。藉由對該η·磊晶層42之表面層離子注入 導電型為ρ型之雜質而形成應成為ρ+半導體層43之ρ型之半 導體層。 其後’於應成為隆脊構造44(參照圖23)之區域形成包含 氧化石夕膜之島狀之遮罩圖案。該遮罩圖案之平面形狀例如 可設為六邊形狀，但亦可設為其他任意形狀（例如圓形或 四邊形等）。並且’於形成有該遮罩圖案之狀態下，藉由 局部蝕刻而去除ρ+半導體層43及η-磊晶層42。其結果，成 為於遮罩圖案下形成有應成為隆脊構造44之凸部之狀態。 繼而’藉由與上述本發明之實施形態1中之圖5所示之步 驟同樣地實施熱蝕刻步驟，並藉由蝕刻去除凸部之側面， 而獲得圖23所示之傾斜之側面2〇。其後，去除遮罩圖案。 進而以覆蓋整體之方式形成具有特定圖案之抗蝕膜。於 «亥抗蝕膜中應成為護環45之區域形成有開口圖案。將該抗 蝕膜用作遮罩，並對η·磊晶層42注入導電型為ρ型之雜 質，藉此形成護環45。其後，去除抗蝕膜。並且，於用以 形成5蔓私45之上述離子注入後進行活性化退火處理，於該 ™退火處理中…风一…—… 進打加熱處理。其結果’可獲得圖23所示之半導體裝 繼而，參照圖24,對圖23所示之半導體裝置之變形 157898.doc -24 - 201216460 行說明。 圖24所示之半導體裝置包括基本上與圖23所示之半導體 裝置相同之構造，但不同之處在於形成有JTE(Juncti〇n Termination Extension，接面終端延伸）區域46以代替護環 45(參照圖23)。JTE區域46係導電型為p型之區域。此種 JTE區域46亦可與圖23所示之護環45同樣地藉由實施離子 注入及活性化退火而形成。並且，與圖23所示之半導體裝 置之製造方法相同’於圖24所示之半導體裝置之製造方法 申’於用以形成JTE區域46之離子注入後之活性化退火處 理中’亦不形成至少覆蓋側面20之覆蓋層而實施活性化退 火處理。如此’側面20亦藉由穩定之結晶面（例如{〇3_3·8} 面）而構成’因此即便藉由該活性退火亦不會產生側面2〇 之表面粗經之問題。 雖存在與上述實施形態部分重複之部分，但於以下列舉 本發明之具特徵性之構成。 依據本發明之半導體裝置如圖】、圖13、圖23、圖24等 所示’包括具有主表面之基板1 、3 1、及碳化矽層（圖1之
8}面與{〇1-1_4}面中之任一 主表面而傾斜之端面即側面2〇。 1型為六方晶時實質上包含{03-3-—者’於碳化矽層之結晶型為立 157898.doc -25· 201216460 方晶時實質上包含{100}面。 如此由於形成於碳化梦層之側面20實質上成為上述 {03-3-8}面、吣面與{1〇〇}面令之任一者因此可將 該等成為所謂之半極性面之側面20作為半導體裝置之主動 區域（例如通道區域）而利用。並且，由於該等側面2〇為穩 定之結晶面，因此將該側面2〇利用於通道區域等主動區域 之情形，較將其他結晶面（例如（〇〇〇1)面）利用於通道區域 之情形而言，可充分降低漏電流，並且可獲得較高之耐 壓。 再者，於本說明書中，於溝槽6之側面2〇成為上述（〇3_弘 8)面、{〇1-卜4}面與{100}面中之任一者之情形時包含如 下情況：存在複數個構成該溝槽6之側面之結晶面，於該 等複數個結晶面中包含上述{03-3-8}面、{ony面與 {100}面中之任一者。以下，列舉溝槽6之側面成為03 % 8 }面之情形為例進行具體說明。 於本發明中所謂{〇3冬8}面，如圖25所示，微觀而言亦 包含藉由例如於溝槽6之側面具有面方位{〇3_3_8}之面 56a(第1面）、及與面56a連接且具有與面56&之面方位不同 之面方位之面56b(第2面）交替設置而構成之化學上穩定之
面此處，所谓「微觀」係指於至少考慮原子間隔之W 左右之尺寸之程度上詳細而言。面56b較佳為具有面方位 又，圖25中之面56b之長度（寬度）可為例如以原 子（或C原子）之原子間隔之2倍。 、 又’若列舉溝槽之侧面成為{Q1_14}面之情形為例進行 157898.doc • 26 - 201216460 說明’則於本發明中所謂{01_卜4}面，如圖25所示，微觀 而言亦包含藉由具有面方位{0^-4}之面56a(第1面）、及 與面56a連接且具有與面56a之面方位不同之面方位之面 56b(第2面）交替設置而構成之化學上穩定之面。又，若列 舉溝槽之側面成為{1〇〇}面之情形為例進行說明，則於本 發明中所謂{100}面，如圖25所示，微觀而言亦包含藉由 具有面方位{100}之面56 a(第1面）、及與面5 6 a連接且具有 與面56a之面方位不同之面方位之面56b(第2面）交替設置而 構成之化學上穩定之面。 於上述半導體裝置中，側面20可如圖1或圖13所示包含 主動區域。又，於上述半導體裝置中，具體為主動區域包 含通道區域。於此情形時，可確實獲得上述漏電流之降低 及南耐塵等特性。 於上述半導體裝置中，碳化矽層於位於與基板1、31對 向之面之相反側之主表面上，如圖23及圖24所示，可包含 上述側面20構成側面之台面構造》於台面構造中可形成pN 接面部（圖23或圖24之η·磊晶層42與p+半導體層43之接面 部）。於此情形時’由於台面構造之側壁即側面2 〇成為上 述結晶面，因此可降低來自該側面20之漏電流。 於上述半導體裝置中，如圖24所示，側面20之至少一部 分可構成終端構造（JTE區域46)。於此情形時，可降低形 成於側面20之終端構造中之漏電流，並且可實現該終端構 造之局耐壓化β 又’依據本發明之半導體裝置之製造方法包括如下步 157898.doc -27- 201216460 驟：如圖3或圖15所示準備形成有碳化矽層之基板丨、3ι， 如圖4及圖5、或圖16及圖17所示形成相對於碳化矽層之主 表面而傾斜之端面（側面20)，及如圖6〜圖u、或圖18〜圖 2 1所示利用該端面（側面20)而形成半導體裝置_所包含之 構造。於形成端面（側面20)之步驟中，一面使碳化石夕層與 含有氧氣及氯氣之反應氣體接觸，一面對碳化石夕層進行加 熱，且藉由局部姓刻去除碳化石夕層之主表面，藉此形成相 對於碳化矽層之主表面（例如圖5、圖17in型源極接觸層 4、34之上部表面）而傾斜之端面（側面2〇)。端面（側面2〇) 於碳化矽層之結晶型為六方晶時實質上包含{〇3 3·8}面與 {01-1-4}面中之任一者，於碳化矽層之結晶型為立方晶時 實質上包含{100}面。於此情形時，可容易製造本發明之 半導體裝置。 又，依據本發明之基板之加工方法包括如下步驟：如圖 3或圖15所示準備形成有碳化矽層之基板丨、31，及如圖 4、圖5或圖16及圖17所示形成相對於碳化矽層之主表面而 傾斜之端面（側面20)。於形成端面（側面2〇)之步驟中，一 面使碳化矽層與含有氧氣及氣氣之反應氣體接觸，一面對 碳化碎層進行加熱，且藉由局部姓刻去除碳化石夕層之主表 面，藉此形成相對於碳化矽層之主表面而傾斜之側面⑼。 侧面20於碳化矽層之結晶型為六方晶時實質上包含（Μ·% 8}面與{01-1-4}面中之任一者’於碳化矽層之結晶型為3 方晶時實質上包含_}面。於此情形時，可容易獲得开 成有具有包含上述結晶面之侧面2〇之碳化矽層之基板。 I57898.doc •28· 201216460 上述半導體裝置之製造方法或上述基板之加工方法於形 成端面（側面20)之步驟之前可更包括如圖4或圖丨6所示，於 碳化碎層之主表面上形成具有圖案之遮罩層17之步驟。於 形成端面（側面20)之步驟中，可將遮罩層17用作遮罩而進 行姓刻。於此情形時，藉由遮罩層17之圖案之位置而可控 制所形成之側面20之位置。因此，可提高所形成之半導體 裝置之佈局自由度。 又’較佳為，藉由將遮罩層17用作遮罩之上述蝕刻而預 先去除一部分碳化矽層’其後，如圖5或圖17所示，一面 使碳化矽層與含有氧氣及氣氣之反應氣體接觸’一面對上 述碳化矽層進行加熱，且藉由局部蝕刻（熱蝕刻）去除上述 碳化矽層之主表面。於此情形時，較未預先進行將遮罩層 17作為遮罩之上述蝕刻之情形而言，可進一步縮短用以形 成側面20之熱钮刻所需要之時間。 於上述半導體裝置之製造方法或上述基板之加工方法 中，就形成端面（側面20)之步驟中所使用之反應氣體而 吕，氧氣之流量相對於氯氣之流量之比率可為〇25以上2〇 以下。於此情形時，可確實形成包含上述{〇33_8}面、 {01-1-4}面或{1〇〇}面之端面。 於上述半導體裝置之製造方法或上述基板之加工方法 中，形成端面（側面20)之步驟中對碳化矽層進行加熱之溫 度可為700。。以上120(TC以下。χ，進行上述加熱之溫度 之下限可設為800。。，更佳設為9〇〇t。又，進行上述加熱 咖度之上限更佳设為1 1 〇〇〇C，進而佳設為丨。於此 15789S.doc -29- 201216460 情形時，可將形成包含上述{03-3-8}面、{〇M_4}面或 {100}面之端面之熱蝕刻步驟中的蝕刻速度設為充分實用 之值，因此可充分縮短該步驟之處理時間。 應認為本次所揭示之實施形態全部内容均為例示而非限 制本發明。本發明之範圍並非由上述說明所表示而由申請 專利範圍所表示’且意欲包含與申請專利範圍均等之含義 及範圍内之全部變更。 [產業上之可利用性] 本發明特別有利地適用於利用碳化矽層之半導體裝置 中。 【圖式簡單說明】 圖1係表示本發明之半導體裝置之實施形態1之剖面模式 圖。 圖2係用以說明圖丨所示之半導體裝置之製造方法之剖面 模式圖* 圖3係用以說明圖1所示之半導體裝置之製造方法之剖面 模式圖。 圖4係用以說明圖丨所示之半導體裝置之製造方法之剖面 模式圖。 圖5係用以說明圖1所示之半導體裝置之製造方法之剖面 模式圖》 圖6係用以說明圖丨所示之半導體裝置之製造方法之剖面 模式圖。 圖7係用以說明圖1所示之半導體裝置之製造方法之剖面 157898.doc -30· 201216460 模式圖。 圖8係用以說明圖1所示之半導體裝置之製造方 模式圖。 、之剖面 圖9係用以說明圖1所示之半導體裝置之製造方土 模式圖。 之剖面 圖ίο係用以說明圖示之半導體裝置之製 - 教绝方法之參 考例之剖面模式圖。 圖11係用以說明圖1所示之半導體裝置之製造方法之炎 考例之剖面模式圖。 ^ 圖12係表示圖1所示之半導體裝置之變形例之剖面 圖。 。、式 圖13係表示本發明之半導體之實施形態2之剖面模式 圖。 圖14係用以說明圖π所示之半導體裝置之製造方法之剖 面模式圖。 圖15係用以說明圖13所示之半導體裝置之製造方法之气 面模式圖》 圖16係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖17係用以說明圖13所示之半導體裝置之製造方法之^ 面模式圖。 圖18係用以說明圖13所示之半導體裝置之製造方法之剖 面模式圖。 圖19係用以說明圖13所示之半導體裝置之製造方法之剖 15789S.doc -31· 201216460 面模式圖。 之剖 之剖 圖20係用以說明圖13所示之半導體裝置之製造方法 面模式圖。 圖21係用以說明圖13所示之半導體裂置之製造方法 面模式圖。 圖22係表示圖13所示之半導體裝置之變形例之剖面模式 圖。 、 圖23係表不本發明之半導體裝置之實施形態3之剖面模 式圖》 ° 、 圖24係表示圖23所示之半導體裝置之變形例之剖面模式 圖0 圖25係碳化矽層之側面之局部放大剖面模式圖。 【主要元件符號說明】 1、31 基板 2 耐壓保持層 3 P型主體層（p型半導體層） 4、34 η型源極接觸層 5 ' 35 接觸區域 6、16 溝槽 7 電場緩和區域 8 閘極絕緣膜 9 間極電極 10 層間絕緣膜 11 開口部 157898.doc •32· 201216460 12 源極電極 13 源極配線電極 14 汲極電極 15 背面保護電極 17 遮罩層 20 側面 21 Si覆膜 22 Sic再構成層 32 η型蟲晶層 33 ρ型半導體層 36 Ρ型蟲晶層 42 η遙晶層 43 Ρ+半導體層 44 隆脊構造 45 護環 46 JTE區域 56a 第1面 56b 第2面 157898.doc ·33·

Claims (1)

  1. 201216460 七、申請專利範圍： 1. 一種半導體裝置，其包括： 基板（1、31)，其具有主表面；及 碳化石夕層，其形成於上述基板〇、31)之上述主表面 上；且 上述碳化矽層（2〜5、32〜35、42、43)包含相對於上述 主表面而傾斜之端面（20)， 上述端面（20)於上述碳化石夕層（2〜5、32~35、42、43；) 之結晶型為六方晶時實質上包含{〇3_3_8丨面與丨〇1卜4)面 中之任一者，而於上述碳化矽層（2〜5、32〜35、42、Μ) 之結晶型為立方晶時實質上包含{ i 〇〇 }面。 2. 如請求項丨之半導體裝置，其中上述端面（2〇)包含主動區 域。 3. 如明求項2之半導體裝置，其十上述主動區域包含通道 區域。 4. 如請求項】之半導體裝置，其中上述碳化矽層（2〜5、 32〜35、42、43)於位於與上述基板（1、31)對向之面之相 反側之主表面上，包含上述端面（2〇)構成側面之台面 (mesa)構造， 上述台面構造中形成有PN接面部。 5_如請求項1之半導體裝置，其中上述端面（2〇)之至少一部 分構成終端構造（46) ^ 6. -種半導體裝置之製造方法，纟包括如下步驟： 準備形成有碳化矽層（2〜5、32〜35、42、之基板 157898.doc 201216460 (1、31); 一面使上述碳化矽層（2〜5、32〜35、42、43)與含有氧 氣及氯氣之反應氣體接觸’一面對上述碳化石夕層（2〜5、 32〜35、42、43)進行加熱，並藉由局部蝕刻去除上述碳 化矽層（2〜5、32〜35、42、43)之主表面，藉此形成相對 於上述碳化矽層（2〜5、32〜35、42、43)之上述主表面而 傾斜之端面（2〇);及 利用上述端面（2〇)而形成半導體裝置中所包含之構 造；且 上述端面（20)於上述碳化矽層（2〜5、32〜3 5、42、43) 之結晶型為六方晶時實質上包含{03_3_8}面與{〇1_14}面 中之任一者’而於上述碳化矽層（2〜5、32〜3 5、42、43) 之結晶型為立方晶時實質上包含{100}面。 7. 如請求項6之半導體裝置之製造方法，其中於形成上述 端面（20)之步驟之前，更包括於上述碳化矽層（2〜5、 32〜3 5、42、43)之上述主表面上形成具有圖案之遮罩層 (17)之步驟， 於形成上述端面（2〇)之步驟中，將上述遮罩層（17)用 作遮罩而進行用以形成溝槽（6)之蝕刻。 8. 如請求項6之半導體裝置之製造方法，其中形成上述端 面（20)之步驟中所使用之反應氣體中，氧氣之流量相對 於氣氣之流量之比率為0.1以上且2.0以下。 9. 如請求項6之半導體裝置之製造方法，其中形成上述端 面（20)之步驟中對上述碳化矽層（2~5、32〜35、42、43) 進行加熱之溫度為700。(：以上且1200。(：以下。 157898.doc
TW100127628A 2010-08-03 2011-08-03 Semiconductor device and manufacturing method thereof TW201216460A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010174664 2010-08-03

Publications (1)

Publication Number Publication Date
TW201216460A true TW201216460A (en) 2012-04-16

Family

ID=45559305

Family Applications (2)

Application Number Title Priority Date Filing Date
TW100127630A TW201216409A (en) 2010-08-03 2011-08-03 Process for production of semiconductor device
TW100127628A TW201216460A (en) 2010-08-03 2011-08-03 Semiconductor device and manufacturing method thereof

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW100127630A TW201216409A (en) 2010-08-03 2011-08-03 Process for production of semiconductor device

Country Status (8)

Country Link
US (2) US8981384B2 (zh)
EP (2) EP2602823B1 (zh)
JP (2) JP5741583B2 (zh)
KR (2) KR20130118215A (zh)
CN (2) CN102971853B (zh)
CA (1) CA2790741A1 (zh)
TW (2) TW201216409A (zh)
WO (2) WO2012017798A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741583B2 (ja) 2010-08-03 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5867134B2 (ja) * 2012-02-13 2016-02-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2013165197A (ja) * 2012-02-13 2013-08-22 Sumitomo Electric Ind Ltd 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013219293A (ja) * 2012-04-12 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
CA2872941C (en) * 2012-05-17 2021-03-30 General Electric Company Semiconductor device with junction termination extension
JP5920010B2 (ja) * 2012-05-18 2016-05-18 住友電気工業株式会社 半導体装置
JP2013243179A (ja) * 2012-05-18 2013-12-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6064366B2 (ja) 2012-05-18 2017-01-25 住友電気工業株式会社 半導体装置
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5900243B2 (ja) 2012-08-23 2016-04-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6070155B2 (ja) * 2012-12-18 2017-02-01 住友電気工業株式会社 炭化珪素半導体装置
JP5803979B2 (ja) 2013-05-29 2015-11-04 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP6098447B2 (ja) * 2013-09-06 2017-03-22 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP2016048747A (ja) * 2014-08-28 2016-04-07 株式会社豊田中央研究所 トレンチゲート電極を備えている半導体装置
JP2016213419A (ja) * 2015-05-13 2016-12-15 住友電気工業株式会社 炭化珪素半導体装置
JP6233436B2 (ja) * 2016-03-22 2017-11-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6658257B2 (ja) 2016-04-22 2020-03-04 住友電気工業株式会社 炭化珪素半導体装置
JPWO2018042835A1 (ja) * 2016-08-31 2019-06-24 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2018082114A (ja) * 2016-11-18 2018-05-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6981890B2 (ja) * 2018-01-29 2021-12-17 ルネサスエレクトロニクス株式会社 半導体装置
FR3085369B1 (fr) * 2018-08-31 2021-01-08 St Microelectronics Crolles 2 Sas Modulateur electro-optique
CN110957214A (zh) * 2018-09-26 2020-04-03 株洲中车时代电气股份有限公司 一种沟槽及其蚀刻方法
JP7230477B2 (ja) * 2018-12-12 2023-03-01 株式会社デンソー トレンチゲート型のスイッチング素子の製造方法
CN119947150A (zh) * 2023-10-30 2025-05-06 鸿扬半导体股份有限公司 半导体装置与其制造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
US5723376A (en) * 1994-06-23 1998-03-03 Nippondenso Co., Ltd. Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects
JP3531291B2 (ja) 1994-06-23 2004-05-24 株式会社デンソー 炭化珪素半導体装置の製造方法
JP3307184B2 (ja) * 1995-09-06 2002-07-24 株式会社デンソー 炭化珪素半導体装置
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JP3419163B2 (ja) 1995-09-06 2003-06-23 株式会社デンソー 炭化珪素半導体装置の製造方法
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US5882786A (en) 1996-11-15 1999-03-16 C3, Inc. Gemstones formed of silicon carbide with diamond coating
JPH11251592A (ja) 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP2000021849A (ja) 1998-07-06 2000-01-21 Shin Etsu Handotai Co Ltd ドライエッチング方法
JP4457432B2 (ja) 1999-06-17 2010-04-28 株式会社デンソー 種結晶とそれを用いた炭化珪素単結晶の製造方法、炭化珪素単結晶体および単結晶製造装置
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
WO2001093339A1 (en) 2000-05-31 2001-12-06 Matsushita Electric Industrial Co. Ltd. Misfet
US20020177321A1 (en) 2001-03-30 2002-11-28 Li Si Yi Plasma etching of silicon carbide
JP2005056868A (ja) 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
US20030012925A1 (en) 2001-07-16 2003-01-16 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate for materials used to form the same and including an etch stop layer used for back side processing
JP2003133434A (ja) 2001-10-23 2003-05-09 Mitsubishi Electric Corp 半導体集積回路
JP2003218350A (ja) 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置及びその製造方法
US20060249073A1 (en) 2003-03-10 2006-11-09 The New Industry Research Organization Method of heat treatment and heat treatment apparatus
JP4593099B2 (ja) 2003-03-10 2010-12-08 学校法人関西学院 単結晶炭化ケイ素の液相エピタキシャル成長法及びそれに用いられる熱処理装置
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP4500558B2 (ja) 2004-02-09 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法
JP4487655B2 (ja) 2004-04-14 2010-06-23 株式会社デンソー 半導体装置の製造方法
EP1752567B1 (en) 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
JP5017768B2 (ja) * 2004-05-31 2012-09-05 富士電機株式会社 炭化珪素半導体素子
ATE459979T1 (de) 2004-06-30 2010-03-15 Xycarb Ceramics Bv Verfahren zur oberflächenbehandlung eines metallcarbid-substrates zur verwendung in halbleiterherstellungverfahren und ein metallcarbid-substrat an sich
JP2007182330A (ja) * 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP4872217B2 (ja) 2005-02-16 2012-02-08 富士電機株式会社 炭化珪素半導体素子の製造方法
JP2006303469A (ja) 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
US20060214268A1 (en) 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP4986420B2 (ja) 2005-07-05 2012-07-25 三菱電機株式会社 トランジスタ
JP2007035823A (ja) * 2005-07-26 2007-02-08 Elpida Memory Inc トレンチ形成方法、半導体装置の製造方法および半導体装置
JP2007053227A (ja) 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
WO2007081964A2 (en) 2006-01-10 2007-07-19 Cree, Inc. Silicon carbide dimpled substrate
JP2007243080A (ja) 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5034315B2 (ja) 2006-05-19 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
JP2008098593A (ja) 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
US8198675B2 (en) 2006-11-21 2012-06-12 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same
JP2008135534A (ja) 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP4046140B1 (ja) * 2006-11-29 2008-02-13 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP4450241B2 (ja) 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5307381B2 (ja) * 2007-11-12 2013-10-02 Ｈｏｙａ株式会社 半導体素子ならびに半導体素子製造法
JP2009170456A (ja) 2008-01-10 2009-07-30 Sumitomo Electric Ind Ltd 半導体装置の製造方法
EP2091083A3 (en) 2008-02-13 2009-10-14 Denso Corporation Silicon carbide semiconductor device including a deep layer
JP2010147222A (ja) * 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5589263B2 (ja) 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5442229B2 (ja) * 2008-09-04 2014-03-12 ローム株式会社 窒化物半導体素子の製造方法
JP4544360B2 (ja) 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
TW201044586A (en) 2009-03-27 2010-12-16 Sumitomo Electric Industries Mosfet and method for manufacturing mosfet
JP2011044513A (ja) 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
JP5075280B2 (ja) 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
WO2011115294A1 (ja) 2010-03-16 2011-09-22 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5741583B2 (ja) 2010-08-03 2015-07-01 住友電気工業株式会社 半導体装置およびその製造方法
JP5707770B2 (ja) 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
JP5510309B2 (ja) 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5668576B2 (ja) 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
KR101584023B1 (ko) 2011-08-26 2016-01-08 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠 ＳｉＣ반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
EP2602824B1 (en) 2016-06-01
EP2602823A1 (en) 2013-06-12
KR20130098138A (ko) 2013-09-04
CN102844868B (zh) 2015-12-16
EP2602823A4 (en) 2017-08-16
CN102971853B (zh) 2016-06-29
EP2602823B1 (en) 2020-03-11
TW201216409A (en) 2012-04-16
US20120309195A1 (en) 2012-12-06
KR20130118215A (ko) 2013-10-29
WO2012017958A1 (ja) 2012-02-09
WO2012017798A9 (ja) 2013-01-10
EP2602824A1 (en) 2013-06-12
US20130112996A1 (en) 2013-05-09
CA2790741A1 (en) 2012-02-09
CN102844868A (zh) 2012-12-26
JPWO2012017798A1 (ja) 2013-10-03
CN102971853A (zh) 2013-03-13
EP2602824A4 (en) 2015-02-18
WO2012017958A9 (ja) 2013-01-03
US9054022B2 (en) 2015-06-09
US8981384B2 (en) 2015-03-17
JP5741584B2 (ja) 2015-07-01
JP5741583B2 (ja) 2015-07-01
WO2012017798A1 (ja) 2012-02-09
JPWO2012017958A1 (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
TW201216460A (en) Semiconductor device and manufacturing method thereof
CN103718298B (zh) 碳化硅半导体器件及其制造方法
JP5806600B2 (ja) 炭化珪素半導体装置の製造方法
TW201214707A (en) Semiconductor device and process for production thereof
US8999854B2 (en) Method for manufacturing silicon carbide semiconductor device
US20130065384A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2013110238A5 (zh)
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
US20130075759A1 (en) Silicon carbide semiconductor device
US20160126347A1 (en) Silicon carbide semiconductor device
CN103930996B (zh) 半导体器件
US9543412B2 (en) Method for manufacturing silicon carbide semiconductor device
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6287642B2 (ja) 炭化珪素半導体装置およびその製造方法
US9679986B2 (en) Silicon carbide semiconductor device