TW201230207A - Semiconductor device and method for making the semiconductor device - Google Patents

Semiconductor device and method for making the semiconductor device Download PDF

Info

Publication number
TW201230207A
TW201230207A TW100142210A TW100142210A TW201230207A TW 201230207 A TW201230207 A TW 201230207A TW 100142210 A TW100142210 A TW 100142210A TW 100142210 A TW100142210 A TW 100142210A TW 201230207 A TW201230207 A TW 201230207A
Authority
TW
Taiwan
Prior art keywords
layer
region
insulating film
conductivity type
type
Prior art date
Application number
TW100142210A
Other languages
English (en)
Inventor
Yasuhiro Takeda
Shinya Inoue
Yuzo Otsuru
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201230207A publication Critical patent/TW201230207A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

201230207 六、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體裝置及其製造方法’特別是有 關於具有高耐壓的金屬氧化物半導體（Metal Oxide Semiconductor ; M0S)構造之半導體裝置及其製造方法。 【先前技術】 LDM0S電晶體（trans i stor)和絕緣閘極雙極性電晶體 (Insulated Gate Bipolar Transistor ; IGBT)相較於雙極 (bipolar)型的功率（power)電晶體，由於其轉換特性為優 良’特性亦穩定，且易於使用，故被廣泛地使用於DC—DC 轉換器（converter)等之轉換電源或照明機器之反相器 (inverter)電路、及馬達之反相器電路等。又，所謂LDM0S 係意指簡稱為 Lateral Double Diffused Metal Oxide Semiconductor之橫方向雙重擴散m〇S。 在LDMOS電晶體當中，為了達成高耐壓化、以及細微 化，係採用設置補償（offset)裝置於閘極（gate)和汲極 (drain)之間的補償閘極（0ffse1: gate)構造。第7圖係表 示。亥LDM0S電日日體之其中1種區域梦氧化法（L〇cal Oxidation of Silicon ; LOCOS)補償構造之剖面圖。 如圖示，於磊晶（epitaxial)層所形成的n——型的半 導體層110的表面形成有N—型的漂移（drift)層111、N +型的汲極層112、P型的物體層113、以及N+型的源極 層114。源極層114係形成於物體層ία的表面。 此外，半導體層110的表面係閘極絕緣膜115和L〇c〇s 323531 一
S 201230207 絕緣膜116為鄰接而形成，閘極絕緣膜115上方、以及 L0C0S絕緣膜116的一部分上方形成有閘極電極Η?。漂移 層111係形成於L0C0S絕緣膜116的下方之半導體層11〇 的表面。 根據該LDM0S電晶體，由於閘極電極1 π的端部係配 置於厚的L0C0S絕緣膜116上方，且閘極電極117的端部 係遠離汲極層112，故能取得高的汲極耐壓。 有關於高耐壓的M0S電晶體係揭示於專利文獻卜3。 [先前技術文獻] (專利文獻） 專利文獻1 .日本特開平8—236754號公報 專利文獻2:日本特開平9一223793號公報 專利文獻3:日本特開2002—176173號公報 【發明内容】 (發明欲解決的課題） 第7圖之LDM0S電晶體係將磷（p)予以離子（i〇n)注入 於半導體層110的表面，其後，將半導體層11〇的表面進 行選擇氧化’藉此而形成L0C0S絕緣臈116，並形成N—型 的漂移層111於L0C0S絕緣膜116的下方。進行該選擇氧 化時，則堆積（Pile-up)磷於L0C0S絕緣膜116和漂移層 111的界面附近。據此，而於該界面附近存在著N型雜9 濃度的峰值區域。 ” 因此’當導通(oiOLDMOS電晶體時’根據源極層ii4 和汲極層112的電位差喊動的電子則如第7圖的箭頭所 323531 5 201230207 示，沿著LOCOS、絕緣膜116和漂移層⑴的界面而流通漂 移層111的表面。 該情形時，存在著N型雜質濃度的峰值區域之L0C0S 絕緣膜116和漂移層ill的界面，由於其空乏層難以擴大， 故於閘極電極117的端部下方之漂移層⑴的表面產生高 電場區域B。 於該高電場區域B進行加速，取得大能量（energy)的 熱電子（hot electron)即跨越存在於漂移層]^丨和locos 絕緣膜116之間的電位障壁而摻雜於L〇c〇s絕緣膜116之 中。因此，會有漂移層111的電子濃度下降而導通電阻上 升等，因時間經過而使LDM0S電晶體的特性產生變動之信 賴性上的問題。 解決課題之手段： 本發明之半導體裝置係具備： 第1導電型之半導體基板； 第2導電型之磊晶層，係形成於前述半導體基板上； 第2導電型之填埋層，係形成於前述半導體基板和前 述磊晶層的境界區域； 第1導電型之元件分離層，係形成於前述磊晶層之中； 第1導電型之物體層，係形成於前述磊晶層的表面； 第2導電型之源極層，係形成於前述物體層的表面； 第2導電型之漂移層，係形成於以前述元件分離層所 圍繞之前述磊晶層的表面，且具備具有第1雜質濃度的峰 值區域之第1區域、以及鄰接於該第1區域，且於較前述 323531 201230207 第1雜質濃度的峰值區域更賴位置具有第2雜質濃度的 峰值區域之第2區域； 第2導電型之汲極層，係配置於前述第2區域的表面； ^第1導電型之汲極分離層，係於前述磊晶層之中，和 剛述物體層相接觸，且圍繞前述漂移層而形成； 極絕緣膜’係形成於前述$晶層的表面；以及 閘極電極’係形成於前述閘極絕緣膜上。 此外本發明之半導體裝置之製造方法，其特徵在 於’係具備： __ ;第1導電型之半導體基板上形成含有第1導電型之 疋件分離層的第2導電型之蟲晶層，並且亦於被前述元件 分離層所圍繞的前述蟲晶層之中形成第1導電型之汲極分 離層之步驟； 在被前述汲極分離層所圍繞之區域，將厚的閘極絕緣 膜二以及和該厚㈣極絕賴接觸之薄的閘極絕緣膜形成 於刚述蟲晶層的表面之步驟； 以犯跨越刚述厚的祕絕賴和前述薄的閘極絕緣 膜之方式而形成閘極電極之步驟； 將具有開口部的第1抗钱劑（resist)層形成於前述薄 的閉極絕緣膜上，並將該第1抗_層作為遮罩（raask)， Π1導電型的雜質予以離子注入於前述蟲晶層的表 此而將第1導電型之物體層形成於前述蟲 面之步驟； 衣 將具有開口部的第2抗韻劑層形成於前述厚的閘極絕 323531 7 201230207 緣膜上，並將该第2抗飯劑層作為遮罩，而通過前述閘極 電極和刖述厚的閘極絕緣膜，以將第2導電型的雜質予以. 離子注入於前述磊晶層之中，據此而形成具備具有第i雜 質濃度的峰值區域之第1區域、以及鄰接於該第1區域， 且於較前述第1雜質濃度的峰值區域更深的位置具有第2 雜質濃度的峰值區域之第2區域的第2導電型之漂移層之 步驟； 將第2導電型之源極層形成於前述物體層的表面之步 驟；以及 將第2導電型之沒極層形成於前述漂移層之前述第2 區域的表面之步驟。 發明之功效： 根據本發明’即能減少因熱電子的摻雜而導致因時間 經過而使LDM0S電晶體特性產生變動。 【實施方式】 根據圖式以說明本發明之實施形態的半導體裝置。第 1圖係為顯示該半導體裝置之剖面圖。第2圖為顯示第J 圖之漂移層21及其附近之部分擴大圖。該半導體裝置係為 具有補償閘極構造之LDM0S電晶體。 如第1圖所示，N— —型的半導體層丨2係藉由磊晶成 長而形成於由梦基板等所構成的p型之半導體基板上 方。N+型的填埋層11形成於半導體基板1〇和半導體層 U的境界區域。 自填埋層11朝水平方向（相對於半導體基板1〇的表
8 323531 S 201230207 面為平行方向）離開的半導體層12之中係形成P+型的元 件分離層13。被該元件分離層13圍繞的半導體層12之中 係形成有P+型的汲極分離層40。汲極分離層40係由朝水 平方向（相對於半導體基板10的表面為平行方向）延伸的 下分離層部40a、40b、以及接觸下分離層部40b，並朝垂 直方向（相對於半導體基板10的表面為垂直方向）延伸的 上分離層部40c、及40d所構成。元件分離層13和汲極分 離層40的上分離層部40c之上係形成有LOCOS絕緣膜14。 元件分離層13係以自半導體基板10接觸LOCOS絕緣膜14 的底部的方式而朝垂直方向延伸。此外，汲極分離層40 的上分離層部40c係以自汲極分離層40的下分離層部40b 接觸LOCOS絕緣膜14的底部的方式而朝垂直方向延伸。 LDM0S電晶體係形成於被該汲極分離層40所圍繞而和半導 體基板10作電性分離的半導體層12之中。 半導體層12的表面係以接觸汲極分離層40的上分離 層部40d之方式而形成P型的物體層19。該物體層19的 表面係形成由N —型層23以及N +型層24所構成之源極 層，且鄰接於N+型層24而形成有P+型層26。 物體層19之附近之半導體層12的表面係配置有由一 體地形成之第1區域21A和第2區域21B所構成之漂移層 21。漂移層21之第2區域21B和第1區域21A係鄰接於平 行方向且作接觸。第2區域21B相較於第1區域21A，其 係自半導體層12的表面更深於垂直方向而形成。 半導體層12的表面係形成有由具有厚的膜厚之厚的 9 323531 201230207 閘極絕緣膜15、以及具有薄的間極膜厚之薄的閘極絕緣膜 16所構成之閘極絕緣膜。厚的閘極絕緣膜15係形成於》示 移層21之第1區域21A的表面上，薄的閘極絕緣膜16係 形成於物體層19的端部的表面上。厚的閘極絕緣膜15和 薄的閘極絕緣膜16係接觸於水平方向。 閘極電極17係跨越此等之厚的閘極絕緣膜15和薄的 閘極電極Π的側壁係形成有 閘極絕緣膜16上方而形成。 由矽（silicon)氧化膜等之絕緣物所構成之側壁（Side wal1)22 。 此外，N+型的汲極層25係形成於漂移層21之第2 區域21B的表面之自第1區域21A離開之位置。亦印，n +型的汲極層25和第1區域21A之間係有N—型之第2。 域21B的區域，且當施加高電壓於汲極層25時，由於外區 層於該區域擴大，故能獲得高的汲極耐壓。 '^乏 又，汲極分離層40係在半導體層12之中，和物體 19接觸，並包圍漂移層21 '以及汲極層25而形成。槌曰 該構成，漂移層21以及汲極層25係藉由汲極分離層4〇 而和P型的半導體基板10作電性分離。因此，相較於未， 成汲極分離層40之情形，則能大幅減少自汲極層25 = 通於半導體基板10的漏電流。 义 没極層25、N+型層24、P+型層26、以及閘極電核 17的各表面係由鈦矽化物等之矽化物27
包覆。此外，形成閘極電極17等之半導體層12上係步、 層間絕緣臈28。形成於該層間絕緣膜28的開口部28A 10 功531 .201230207 形成有電極29A’電極29A係中介矽化物層27而電性連接 於N+型層24、以及p+型層26。該電極29A係連接於源 極配線3 0 A。 此外，形成於層間絕緣膜28的開口部28B係形成有 電極29B.，電極29B係中介矽化物層27而電性連接於汲極 層25。該電極29B係連接於汲極配線30B。 繼而根據第2圖而說明N—型之漂移層21的詳細構 成。漂移層21的第1區域21A之N型雜質濃度的峰值區域 P1係為第1區域21A的表面，且位置厚的閘極絕緣膜15 和漂移層21之界面附近。另一方面，第2區域21B之N 型雜質濃度的峰值區域P2係較第1區域21A之N型雜質濃 度的峰值區域P1位於垂直方向更深的位置。 當藉由施加臨界值以上的電壓於閘極電極17而使 LDM0S電晶體導通，且將汲極層25的電位作成高於源極層 (N—型層23和N+型層24)的電位時，電子電流即經由自 源極層反轉之物體層19(通道（channel)區域）、漂移層21 而流通於汲極層25。如此，則流通漂移層21的電子大致 均自第1區域21A之N型雜質派度的峰值區域P1而朝向較 其位於更深位置之第2區域之N型雜質濃度的峰值區 域Ρ2流動，且於汲極層25被吸收。 此時，由於在第1區域21Α之Ν型雜質濃度的峰值區 域Ρ1之空乏層係難以變寬，故於汲極層25侧之閘極電極 17的端部附近，高電場區域Α產生於漂移層21的表面附 近。假設，當第2區域21B之深的位置未存在N型雜質濃 11 323531 201230207 度的峰值區域P2時，則流通漂移層21的電子即大多數沿 著漂移層21的表面而朝向沒極層25。該大多數之電子係 藉由高電場區域A而加速’並成為獲得大能量之熱電子， 且跨越漂移層21和厚的閘極絕緣膜15之電位障壁而摻雜 於第1區域21A上方之厚的閘極絕緣膜15之中。因此，漂 移層21的電子濃度下降而導通電阻上升，而ldm〇s電晶體 的特性恐有因時間經過而產生大的變動之虞。 相對於此，本實施形態由於電子係朝向漂移層21的 深部，亦即第2區域21B之N型雜質濃度的峰值區域卩2 而靠近，故流通於高電場區域A的電子數量減少，且摻雜 ;第1區域21A上方之厚的閘極絕緣膜π之熱電子數量變 為極少。據此，即能回避伴隨著漂移層21的表面附近之電 農度降低而使導通電阻上升之情形，且能極力減少因時 間鉍過而使LDM0S電晶體的特性產生變動。 此外’由於電子係流通漂移層21的深部，故於該時 基拓移層21的焦耳（jGuie)熱㈣於傳導於半導體 ^時，Γ破放出。據此，即使於流通大電流於LM0S電晶 故安全動7對上述焦耳細產生的元件破壞提高耐性， 勒作區域擴大。 3圖至第R “、、圖式並說明上述半導體裝置之製造方法 圖係為顯示該半導體裝置之製造方法之剖语 半導ft如第3圖所示，於㈣基板等所構成之十 形成N:型二的埋表:Γ入鏵(a—，)等之N型的雜 I的填埋層1卜繼而於半導體基板1〇的表面 12
323531 S 201230207 硼（boron)等之P型的雜質而將P+型的填埋層（未圖示）形 成於P+型的元件分離層13的形成區域。與此同時，亦於 填埋層11的表面上注入硼等之P型的雜質，而形成P+型 的填埋層（未圖示）。其後，藉由蟲晶成長而形成N--型 的半導體層12(亦即磊晶層）於半導體基板10上。 於該半導體層12形成時，N+型的填埋層11係自半 導體基板10的表面而朝半導體層12之中擴散。據此，填 埋層11即形成於半導體基板10和半導體層12的境界區 域。同樣地，P型的元件分離層13之形成區域的P+型的 填埋層（未圖示）係於形成半導體層12時，由半導體層12 之中朝上方和下方擴散，並成為元件分離層13的下分離區 域13a。此外，填埋層11的表面上之P +型的填埋層係朝N +型的填埋層11之上方和下方擴散，並成為汲極分離層 40的下分離層部40a、及40b。 接著，藉由將硼等之P型的雜質自半導體層12的表 面朝下方擴散，於形成元件分離層13的上分離層部13b 的同時，亦形成P+型的汲極分離層40的上分離層部40c、 及 40d。 P+型的元件分離層13的上分離層部13b和下分離層 部13a的前端部係相接觸而一體化。此外，汲極分離層40 的上分離層部40c、及40d的前端部（底部）係相接觸而一 體化。 其後，形成元件分離層13和汲極分離層40的上分離 層部40c之區域的半導體層12的表面係形成LOCOS絕緣膜 13 323531 201230207 14。LOCOS絕緣膜14的膜厚係例如為200nm。 接著，例如將由矽氧化膜所構成之厚的閘極絕緣膜15 形成於半導體層12的表面，且鄰接於L0C0S絕緣膜14。 厚的閘極絕緣膜15係例如藉由熱氧化形成例如40nm至 50nm的膜厚。厚的閘極絕緣膜15的一部份係以設置開口 部15A的方式而藉由触刻（etching)選擇性地予以去除。開 口部15A的一部份係以和汲極分離層40的上分離層部40d 相重疊之方式而設置。其後，再度藉由熱氧化而於該開口 部15A之半導體層12的表面形成由矽氧化膜等所構成之薄 的閘極絕緣膜16。薄的閘極絕緣膜16相較於厚的閘極絕 緣膜15為更薄，例如大約為10nm。 接著，如第4圖所示，在開口部15A的端部，亦即在 厚的閘極絕緣膜15和薄的閘極絕緣膜16的接合部附近， 係以由厚的閘極絕緣膜15的一部分上方跨越於薄的閘極 絕緣膜16的一部分上方之方式而形成閘極電極17。閘極 電極17係例如由多晶石夕（ρο 1 ysi 1 icon)所形成，且具有大 約200nm的膜厚。又，第4圖之例係顯示一對的閘極電極 17以預定的間隔而平行於半導體基板10的表面形成為條 紋（stripe)狀之情形。 接著形成覆蓋L0C0S絕緣膜14、厚的閘極絕緣膜15、 以及閘極電極17的一部分之抗蝕劑層18。抗蝕劑層18係 於薄的閘極絕緣膜16上具有開口部18A，且包覆其他的區 域。將該抗蝕劑層18作為遮罩，並將P型的雜質例如硼予 以離子注入於半導體層12，藉此而將P型的物體層19形
14 323531 S 201230207 成於含有汲極分離層40的上分離層部40d的表面之半導體 層12的表面。又’由於物體層19的端部係成為通道區域， 故物體層19係宜為在平行於半導體基板1〇的表面之方向， 形成為較汲極分離層40的上分離層部40d更擴大。以此時 的離子注入條件而言，係例如加速能量為6〇keV，且劑量 為 5. 0x10丨2/cm2。 其後’在抗蝕劑層18去除之後，例如以大約l〇〇(TC 進行快速熱退火（Rapid Thermal Anneal ; RTA)處理大約 10秒鐘。 接著’如第5圖所示，形成覆蓋LOCOS絕緣膜14上 方、以及閘極電極17的一部分上方之抗蚀劑層20。抗触 劑層20係於厚的閘極絕緣膜15上方具有開口部20A，且 覆蓋其他的區域。又，開口部20A亦可形成為擴展至物體 層19的附近為止。 將該抗姓劑層20作為遮罩，並透過開口部20A内之 厚的閘極絕緣膜15、以及閘極電極17,而將n型的雜質例 如磷予以離子注入於半導體層12之中，藉此而將N_型的 漂移層21形成於半導體層12的表面。漂移層21係具有第 1區域21A、及在平行於半導體基板1〇的表面之方向和第 1區域21A連續而鄰接之第2區域21β，且一體而形成。 在該離子注入當中，由於第1區域21A係N型的雜質 通過形成於其上之厚的閘極絕緣膜15、以及閘極電極17 而形成，故淺層而形成於半導體層12的表面。另一方面， 由於第2區域21B係N型的雜質通過形成於其上之厚的閘 15 323531 201230207 極絕緣膜15而形成’故較第1區域21A更深而形成於半導 體層12的表面。 此外，當著眼於第1區域21A和第2區域21B的N型 雜質濃度時，如使用第2圖之說明，第1區域21A之N型 雜質濃度的峰值區域P1係能形成於距離第1區域21A的表 面數nm的深度。 相對於此’第2區域21B之N型雜質濃度的峰值區域 P2係位於較第1區域21A之N型雜質濃度的峰值區域pi 更深的位置’且能形成於距第2區域21B的表面大約2〇〇⑽ 的深度。此時的離子注入條件係加速能量大約為3〇〇key , 劑量（dose)大約為 3. Oxl〇12/m2。 人，嗶值區域以、之N型雜質濃度雖例如大約^ 1.0xl〇17/cm3,但，亦可因應於離子注入條件、或其他條令 (爭導體層12的N型雜質濃度）而為其以外之濃度。 接著，在去除抗蝕劑層2〇之後，如第6圖所示，期 間極電極17作為料，且將厚的義絕緣膜15、以 的閘極絕緣膜16進行飯刻而予以去除。據此，厚的間極绳 緣嫉15、以及薄㈣極絕緣膜16則僅殘留於間極電極^ 的下方。
又，成為侧對象的區域之厚的閘極絕緣膜15以月 薄的閘極絕緣膜16亦可不完全錯，而使其薄化殘 後續之離子注人卫程_害防止[或者，村八二 除成為_對象的區域之厚的間極絕緣膜15以及== 極絕緣膜16之後’_地形成由其他的絕賴等所構P 323531 16 201230207 損害（damage)防止膜。 此外，將未圖示之抗韻劑層作為遮罩，並將N型的雜 質例如射以離子注人於物體層19，藉此而將N—型層㈡ 形成於間極電極17的端部附近之物體層19。其後，該抗 飯劑層則被去除。 緣膜所構成之側壁22形成 2閑極電極17的側壁。接著，因應必要，而形成包覆半導 12上方的王面之未圖不之石夕氮化膜。該石夕氮化膜為透 離子者’㈣為離子^時之損害防止層的功能。 成:之錢化膜的膜厚為例如大約10nm。 質例將未圖示之㈣劑層作為遮罩，並將N型之雜 予以離子注人於物體層19之卜型層23、以及漂 係和N t丨第2區域21B的表面。據此，物體層19的表面 層二艾，層23鄰接而形成N句層24，並形成由n〜型 面，斤+型層24所構成之咖構造的源極層。另—方 抗 並將?二將和上述不_未_之抗_層作為遮罩， 形成用二質： 位之p+型 θ /極刀離層40 ®定於源極電 大約1000二。其後，在去除該抗蝕劑層之後，例如以 ⑽C而進行RTA處理大約1〇秒鐘。 的各上:面:Γ圖所示’於N+型層24 型層26 /成欽石夕化物等之魏物層27。該發化物層27 323531 17 201230207 亦形成於閘極電極17和汲極層25的各表面。其後，包覆 半導體層12上方的全面而形成由硼磷矽玻璃（BPSG)等所 構成之層間絕緣膜28。層間絕緣膜28係設置開口部28A、 28B，且各開口部28A、28B内係分別形成由嫣（tungsten) 等所構成之電極29A、29B。此外，在層間絕緣膜28上方 係藉由鋁等而形成和電極29A相連接之源極配線30A、以 及和電極29B相連接之汲極配線30B。 又，本發明並非限定於上述實施形態，自不待言，亦 可於不脫離其要旨之範圍内作變更。 例如，上述實施形態雖係說明LDM0S電晶體為N通道 型者之情形，但，本發明亦適用於LDM0S電晶體為P通道 型者之情形。 【圖式簡單說明】 第1圖係為顯示本發明之實施形態的半導體裝置及其 製造方法之剖面圖。 第2圖係為顯示第1圖之漂移層及其附近之部分擴大 圖。 第3圖係為顯示本發明之實施形態的半導體裝置之製 造方法之剖面圖。 第4圖係為顯示本發明之實施形態的半導體裝置之製 造方法之剖面圖。 第5圖係為顯示本發明之實施形態的半導體裝置之製 造方法之剖面圖。 第6圖係為顯示本發明之實施形態的半導體裝置之製
18 323531 S .201230207 造方法之剖面圖。 第7圖係為顯示習知例之半導體裝置之剖面圖。 【主要元件符號說明】 10 半導體基板 11 填埋層 12 、 110 半導體層 13 元件分離層 13a 、 40a 、40b 下分離層部 13b、40c 、40d 上分離層部 14、116 LOCOS絕緣膜 15 厚的閘極絕緣膜 15A、18A 、28A、28B 開口部 16 薄的閘極絕緣膜 17、117 閘極電極 18、20 抗钮劑層 19 、 113 物體層 21 ' 111 漂移層 21A 第1區域 21B 第2區域 22 侧壁 23 N—型層 24 N+型層 25 、 112 沒極層 26 P+型層 27 石夕化物層 28 層間絕緣膜 29A、29B 電極 30A、30E 丨源極配線 40 汲極分離層 114 源極層 A ifj電場區域 P1 > P2 峰值區域 19 323531

Claims (1)

  1. 201230207 七、申請專利範圍： 1. 一種半導體裝置，其特徵在於，具備. 第1導電型之半導體基板； 第2導電型之遙晶層，係形成於前述半導體基板 上； 第2導電型之填埋層，係形成於前述半導體基板和 前述磊晶層的境界區域； 第1導電型之兀件分離層，係形成於前述蟲晶層之 中； 第1導電型之物體層，係形成於前述蟲晶詹的表 面； 第2導電型之源極層，係形成於前述物體層的表 面； 第2導電型之漂移層’係具備形成於由前述元件分 離層所圍繞之前述磊晶層的表面，且具有第丨雜質濃度 的峰值區域之第1區域、以及鄰接於該第1區域，且於 較前述第1雜質濃度的峰值區域更深的位置具有第2 雜質濃度的峰值區域之第2區域； 第2導電型之沒極層，係配置於前述第2區域的表 面； 第1導電型之沒極分離層，係於前述蠢晶層之中， 和前述物體層相接觸’且圍繞前述漂移層而形成； 閘極絕緣膜’係形成於前述磊晶層的表面；以及 閘極電極，係形成於前述閘極絕緣膜上。 323531 S 201230207 如申請專利範圍第1項所述之半導體裝置，其中 前述閘極絕緣膜係由薄的閑極絕緣膜、以及和該薄 的閑^絕緣膜鄰接而形成之厚的閑極絕緣膜所形成， m述物體層的端部和前述薄的閘極絕緣膜為重疊， 且前述第1區域的端部和前述閑極電極為重疊。 如申^專㈣®第1項或2項所述之半導體裝置，其中 / 冑述祕層係自前述第1區域隔離而形成。 種半導體裝置之製造方法，其特徵在於，具備： _於第1導電型之半導體基板上形成含有第1導電型 之兀件分離層的第2導電型之磊晶層，並且亦於被前述 70件分離層所圍繞的前述蟲晶層之中形成第1導電型 的汲極分離層之步驟； 在被前敍極分離層所_之區域，將厚的間極絕 緣膜、以及和該厚的_絕緣膜接觸之薄㈣極絕緣膜 形成於前述磊晶層的表面之步驟； 以能跨越前述厚的間極絕緣膜和前述薄的間極絕 緣臈之方式而形成閘極電極之步驟； 將具有開口部的第1抗敍劑層形成於前述薄的間 極絕緣膜上’並將該第1抗㈣層作為遮罩，而將第！ 導電型的雜質予以離子注入於前述蟲晶層的表面，據此 而將第1導電型之物體層形成於前述磊晶層的表面之 步驟； 將具有閧口部的第2抗蝕劑層形成於前述厚的閘 極絕緣膜上，並將該苐2抗蝕劑層作為遮罩，而通過前 2 323531 201230207 述閘極電極和前述厚的閘極絕緣膜，以將第2導電型的 雜質予以離子注入於前述磊晶層之中，據此而形成具備 具有第1雜質濃度的峰值區域之第1區域、以及鄰接於 該第1區域’且於較前述第1雜質濃度的峰值區域更深 的位置具有第2雜質濃度的峰值區域之第2區域的第2 導電型的漂移層之步驟； 將第2導電型之源極層形成於前述物體層的表面 之步驟；以及 將第2導電型之沒極層形成於前述漂移層之前述 第2區域的表面之步驟。 323531 S
TW100142210A 2010-11-24 2011-11-18 Semiconductor device and method for making the semiconductor device TW201230207A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010261270A JP5715804B2 (ja) 2010-11-24 2010-11-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201230207A true TW201230207A (en) 2012-07-16

Family

ID=46063545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142210A TW201230207A (en) 2010-11-24 2011-11-18 Semiconductor device and method for making the semiconductor device

Country Status (3)

Country Link
US (2) US8698236B2 (zh)
JP (1) JP5715804B2 (zh)
TW (1) TW201230207A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9455339B2 (en) 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
TWI566406B (zh) * 2014-08-08 2017-01-11 旺宏電子股份有限公司 高壓元件及其製造方法
CN114188404A (zh) * 2021-11-30 2022-03-15 上海华虹宏力半导体制造有限公司 Ldmos器件的源端工艺方法
US11348997B2 (en) 2018-12-17 2022-05-31 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI823892B (zh) * 2019-01-24 2023-12-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
DE102011087845B4 (de) * 2011-12-06 2015-07-02 Infineon Technologies Ag Laterales transistorbauelement und verfahren zu dessen herstellung
US8853780B2 (en) * 2012-05-07 2014-10-07 Freescale Semiconductor, Inc. Semiconductor device with drain-end drift diminution
WO2014033991A1 (ja) * 2012-08-30 2014-03-06 パナソニック株式会社 半導体装置
US9490322B2 (en) 2013-01-23 2016-11-08 Freescale Semiconductor, Inc. Semiconductor device with enhanced 3D resurf
JP6123516B2 (ja) * 2013-06-28 2017-05-10 株式会社ソシオネクスト 半導体装置
US9087774B2 (en) * 2013-09-26 2015-07-21 Monolithic Power Systems, Inc. LDMOS device with short channel and associated fabrication method
TWI511296B (zh) * 2013-10-31 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
US9543379B2 (en) 2014-03-18 2017-01-10 Nxp Usa, Inc. Semiconductor device with peripheral breakdown protection
KR102177431B1 (ko) * 2014-12-23 2020-11-11 주식회사 키 파운드리 반도체 소자
KR102389294B1 (ko) 2015-06-16 2022-04-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9871135B2 (en) 2016-06-02 2018-01-16 Nxp Usa, Inc. Semiconductor device and method of making
US9905687B1 (en) 2017-02-17 2018-02-27 Nxp Usa, Inc. Semiconductor device and method of making
US10043899B1 (en) * 2017-06-26 2018-08-07 Semiconductor Components Industries, Llc Laterally diffused MOSFET for embedded memory applications
CN108493248B (zh) * 2018-03-05 2021-08-24 上海华虹宏力半导体制造有限公司 电平位移结构及其制造方法
US10608108B2 (en) * 2018-06-20 2020-03-31 Globalfoundries Singapore Pte. Ltd. Extended drain MOSFETs (EDMOS)
CN111384144B (zh) * 2018-12-27 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109712893A (zh) * 2019-01-28 2019-05-03 上海华虹宏力半导体制造有限公司 Rfldmos中优化器件热载流子注入性能的工艺方法
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
KR102233049B1 (ko) * 2019-07-24 2021-03-26 주식회사 키 파운드리 채널 길이 조정이 용이한 반도체 소자 및 그 제조방법
KR102274813B1 (ko) * 2020-02-27 2021-07-07 주식회사 키 파운드리 게이트 전극 통과 이온 주입을 이용한 반도체 소자 제조방법
TWI714489B (zh) * 2020-03-31 2020-12-21 新唐科技股份有限公司 半導體裝置以及半導體結構
TWI863989B (zh) * 2020-05-08 2024-12-01 聯華電子股份有限公司 高壓半導體裝置以及其製作方法
US20230343828A1 (en) * 2022-04-25 2023-10-26 Texas Instruments Incorporated Ldmos transistor with deep well implant through gate structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
JPH08213484A (ja) * 1994-11-24 1996-08-20 Nippondenso Co Ltd 半導体装置およびその製造方法
JPH08236754A (ja) 1995-02-22 1996-09-13 Fuji Electric Co Ltd ｐチャネル型高耐圧ＭＯＳＦＥＴ
JPH09223793A (ja) 1996-02-16 1997-08-26 Sony Corp 半導体装置及びその製造方法
US5793090A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance
JP3831602B2 (ja) 2000-12-07 2006-10-11 三洋電機株式会社 半導体装置の製造方法
JP3713490B2 (ja) * 2003-02-18 2005-11-09 株式会社東芝 半導体装置
JP4308096B2 (ja) * 2004-07-01 2009-08-05 パナソニック株式会社 半導体装置及びその製造方法
JP5114824B2 (ja) * 2004-10-15 2013-01-09 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4927340B2 (ja) * 2005-02-24 2012-05-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8076725B2 (en) * 2007-05-18 2011-12-13 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2009302114A (ja) * 2008-06-10 2009-12-24 Panasonic Corp 半導体装置及びその製造方法
US8461647B2 (en) * 2010-03-10 2013-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having multi-thickness gate dielectric
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566406B (zh) * 2014-08-08 2017-01-11 旺宏電子股份有限公司 高壓元件及其製造方法
US9455339B2 (en) 2014-09-09 2016-09-27 Macronix International Co., Ltd. High voltage device and method for manufacturing the same
US11348997B2 (en) 2018-12-17 2022-05-31 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
TWI823892B (zh) * 2019-01-24 2023-12-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
CN114188404A (zh) * 2021-11-30 2022-03-15 上海华虹宏力半导体制造有限公司 Ldmos器件的源端工艺方法

Also Published As

Publication number Publication date
US20140167159A1 (en) 2014-06-19
JP2012114209A (ja) 2012-06-14
JP5715804B2 (ja) 2015-05-13
US20120126324A1 (en) 2012-05-24
US8698236B2 (en) 2014-04-15
US9099552B2 (en) 2015-08-04

Similar Documents

Publication Publication Date Title
TW201230207A (en) Semiconductor device and method for making the semiconductor device
CN103782386B (zh) 具有集成栅极电阻器和二极管接法mosfet的功率mosfet
CN103250254B (zh) 沟槽栅极功率半导体装置及其制造方法
CN102694009B (zh) 半导体器件及其制造方法
JP5693851B2 (ja) 半導体装置
JP4326606B2 (ja) 半導体装置およびその製造方法
TW201041046A (en) Method of fabricating power semiconductor device
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
TW201232760A (en) Semiconductor device and fabrication method thereof
CN102983164A (zh) 半导体器件及其制造方法
JP2023080193A (ja) トレンチ型半導体装置の製造方法
JP2010062477A (ja) トレンチ型半導体装置及びその製造方法
TW200814320A (en) Semiconductor device and method for making same
TW563244B (en) Deep trench isolation structure of high voltage device and its manufacturing method
JP2004039774A (ja) 半導体装置及びその製造方法
TW200828591A (en) High-voltage semiconductor device and method of manufacturing the same
JP2005101334A (ja) 半導体装置およびその製造方法
JP5742627B2 (ja) 半導体装置および半導体装置の製造方法
JP3543508B2 (ja) 半導体装置
JP2005191247A (ja) 半導体基板及びそれを用いた半導体装置
US9299833B2 (en) Lateral double diffused MOSFET device
JP2004363302A (ja) Ｍｏｓｆｅｔ
JP5055722B2 (ja) 半導体装置および半導体装置の製造方法
JP2014225693A (ja) 半導体装置およびその製造方法
TW200400636A (en) Semiconductor element and manufacturing method thereof