TW201230341A - Semiconductor device and display device - Google Patents
Semiconductor device and display device Download PDFInfo
- Publication number
- TW201230341A TW201230341A TW100133015A TW100133015A TW201230341A TW 201230341 A TW201230341 A TW 201230341A TW 100133015 A TW100133015 A TW 100133015A TW 100133015 A TW100133015 A TW 100133015A TW 201230341 A TW201230341 A TW 201230341A
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide semiconductor
- electrode
- gate electrode
- gate
- semiconductor film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
- H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
- H10D30/6717—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Description
201230341 六、發明說明: 【發明所屬之技術領域】 本發明的一實施例關於半導體裝置、顯示裝置、及其 製造方法。 【先前技術】 近年來,活躍地發展主動矩陣顯示裝置(例如發光顯 示裝置及電泳顯示裝置),在主動矩陣顯示裝置中,以矩 陣配置的顯示像素中均設置包含薄膜電晶體(TFT)的切 換元件或電流控制元件。關於此發光顯示裝置之一,舉例 而言’可爲電致發光(EL)顯示裝置。 通道形成區形成於氧化物半導體膜中之電晶體(於下 ’稱爲「氧化物半導體電晶體」)形成於透光基底上及用 於顯示裝置的切換元件等等之技術一直硏究中(請參見專 利文獻1 )。 相較於通道形成區由非晶矽膜形成的電晶體,氧化物 半^ »體電晶體具有高的場效遷移率並因而具有高開啓狀態 電流的優點。此外,氧化物半導體電晶體具有關閉狀態電 於通道形成區由非晶矽膜形成的電晶體的關閉狀態電 流之優點。 [參考文獻] [專利文獻] [專利文獻1]日本公開專利申請號20 1 0-5 653 9 201230341 【發明內容】 但是,在使用氧化物半導體電晶體作爲設發光顯示裝 置中的像素中的電晶體之情形中,氧化物半導體電晶體的 開啓狀態電流可能太高。在開啓狀態電流太高的電晶體中 ,即使電晶體的驅動電壓稍微變化,汲極電流仍然會顯著 地變化。當電晶體的汲極電流顯著地變化時,會有發光顯 示裝置的亮度顯著地改變之問題。 因此,設在像素中的氧化物半導體電晶體的開啓狀態 電流需要調整。爲了降低氧化物半導體電晶體的開啓狀態 電流,氧化物半導體電晶體的通道長度可以長。 但是,當氧化物半導體電晶體的通道長度長時,會有 氧化物半導體電晶體佔據的面積增加之另一問題。 在高清晰度顯示裝置中,由一像素佔據的面積小。 因此,在此具有小佔據面積的像素中使用具有大佔據 面積的電晶體之情形中,顯示裝置的孔徑比可能低。 慮及上述,本發明的一實施例之目的是提供開啓狀態 電流降低但不增加佔據面積的氧化物半導體電晶體。 本發明的一實施例之另一目的是提供顯示裝置,在顯 示裝置中,在像素中使用開啓狀態電流降低的氧化物半導 體電晶體,但不降低孔徑比。 此外,由於如上所述般氧化物半導體電晶體具有高的 開啓狀態電流,所以,氧化物半導體電晶體可以用於例如 閘極驅動器或源極驅動器等驅動電路。
S -6 - 201230341 藉由在同一基底上製造開啓狀態電流低的 體電晶體及開啓狀態電流高的氧化物半導體電 降低氧化物半導體電晶體的製造步驟數目並因 成本。 慮及上述,本發明的一實施例之另一目的 底上製造開啓狀態電流低的氧化物半導體電晶 態電流高的氧化物半導體電晶體。 此外,在同一基底上,在像素中製造開啓 的氧化物半導體電晶體及在驅動電路中製造開 高的氧化物半導體電晶體,以此方式製成顯示 中,顯示裝置的製造步驟數目降低並因而降低 因此,,本發明的一實施例之另一目的是 置,其中,在同一基底上,在像素中使用開啓 的氧化物半導體電晶體及在驅動電路中使用開 高的氧化物半導體電晶體》 在氧化物半導體電晶體中,第一閘極電極 電極分別設置在源極電極側和汲極電極側上。 因此,在氧化物半導體膜與第一閘極電極 區域中以及氧化物半導體膜與第二閘極電極彼 域之間,形成氧化物半導體膜與閘極電極未彼 域。在本說明書中,氧化物半導體膜與閘極電 疊的區域稱爲Lcff區。藉由形成LQff區,可以 半導體電晶體的開啓狀態電流。 在像素中使用如此製成的氧化物半導體電 氧化物半導 晶體,能夠 而降低製造 是在同一基 體及開啓狀 狀態電流低 啓狀態電流 裝置的情形 製造成本。 提供顯示裝 狀態電流低 啓狀態電流 及第二閘極 彼此重疊的 此重疊的區 此重疊的區 極未彼此重 降低氧化物 晶體》因而 201230341 降低開啓狀態電流但不增加氧化物半導體電晶體佔據的面 積。 此外,在包含使用開啓狀態電流降低的氧化物半導體 電晶體像素之顯示裝置中,能夠抑制孔徑比的降低。 在未形uff區域的情形中,如上所述般,氧化物半導 體電晶體的開啓狀態電流高。在同一基底上製造開啓狀態 電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物 半導體電晶體。 以上述方式,在同一基底上製造開啓狀態電流低的氧 化物半導體電晶體及開啓狀態電流高的氧化物半導體電晶 體,可以減少製造步驟數目且製造成本因而更低。 使用未形成L。^區的氧化物半導體電晶體(開啓狀態 電流高的氧化物半導體電晶體)作爲包含於驅動電路中的 電晶體,以及,使用形成uff區的氧化物半導體電晶體( 開啓狀態電流低的氧化物半導體電晶體)作爲包含於像素 中的電晶體,因而在同一基底上製造用於像素的氧化物半 導體電晶體及用於驅動電路的氧化物半導體電晶體。 在以上述方式製造顯示裝置的情形中,在同一基底上 ,像素中製造開啓狀態電流低的氧化物半導體電晶體及在 驅動電路中製造開啓狀態電流高的氧化物半導體電晶體之 上述方式來製造顯示裝置,在此情形中,顯示裝置的製造 步驟數目可以降低且製造成本因而較低。 本發明的一實施例是半導體裝置,包含:在絕緣表面 之上形成爲彼此分隔的第一閘極電極和第二閘極電極;氧 -8 - 201230341 化物半導體膜,包含與第一閘極電極重疊而以閘極絕緣膜 介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜介 於其間的區域、以及既未與第一閘極電極重疊也未與第二 閘極電極重疊的區域;與部.份第一閘極電極及部份氧化物 半導體膜重疊的源極電極和汲極電極中之一;與部份第二 閘極電極及部份氧化物半導體膜重疊的源極電極和汲極電 極中之另一者;以及,絕緣膜,覆蓋閘極絕緣膜、第一閘 極電極、第二閘極電極、氧化物半導體膜、源極電極、和 汲極電極。絕緣膜直接接觸氧化物半導體膜。 本發明的一實施例是在絕緣表面之上包含第一電晶體 及第二電晶體的半導體裝置。第一電晶體包含:在絕緣表 面之上形成爲彼此分隔的第一閘極電極和第二閘極電極; 第一氧化物半導體膜,包含與第一閘極電極重疊而以閘極 絕緣膜介於其間的區域、與第二閘極電極重疊而以閘極絕 緣膜介於其間的區域、以及既未與第一閘極電極重疊也未 與第二閘極電極重疊的區域;與部份第一閘極電極及部份 第一氧化物半導體膜重疊的第一源極電極和第一汲極電極 中之一;與部份第二閘極電極及部份第一氧化物半導體膜 重疊的第一源極電極和第一汲極電極中之另一者;以及, 絕緣膜,覆蓋閘極絕緣膜、第一閘極電極、第二閘極電極 、第一氧化物半導體膜、第一源極電極、和第一汲極電極 。絕緣膜直接接觸第一氧化物半導體膜。在絕緣表面之上 的第二電晶體包含:在絕緣表面之上的第三閘極電極;第 二氧化物半導體膜,與第三閘極電極重疊而以閘極絕緣膜 -9- 201230341 介於其間;與部份第三閘極電極及部份第二氧化物半導體 膜重疊的第二源極電極、以及與部份第三閘極電極及部份 第二氧化物半導體膜重疊的第二汲極電極;絕緣膜,覆蓋 閘極絕緣膜、第三閘極電極、第二氧化物半導體膜、第二 源極電極、和第二汲極電極。絕緣膜直接接觸第二氧化物 半導體膜。 本發明的一實施例是顯示裝置,顯示裝置在絕緣表面 之上包含用於驅動像素部的驅動電路、及包含眾多像素的 像素部。眾多像素中的每一像素均包含發光元件、用於控 制電流控制元件的開/關之切換元件、及用於控制發光元 件的電流之電流控制元件。電流控制元件包含:在絕緣表 面之上形成爲彼此分隔的第一閘極電極和第二閘極電極: 氧化物半導體膜,包含與第一閘極電極重疊而以閘極絕緣 膜介於其間的區域、與第二閘極電極重疊而以閘極絕緣膜 介於其間的區域、以及既未與第一閘極電極重疊也未與第 二閘極電極重疊的區域;與部份第一閘極電極及部份氧化 物半導體膜重疊的源極電極和汲極電極中之一;與部份第 二閘極電極及部份氧化物半導體膜重疊的源極電極和汲極 電極中之另一者;以及,絕緣膜,覆蓋閘極絕緣膜、第一 閘極電極、第二閘極電極、氧化物半導體膜、源極電極、 和汲極電極。絕緣膜直接接觸氧化物半導體膜。 本發明的一實施例是顯示裝置,顯示裝置在絕緣表面 之上包含包括眾多像素的像素部、及用於驅動像素部的驅 動電路。眾多像素中的每一像素均包含第一電晶體,第一 $ -10- 201230341 電晶體包含:在絕緣表面之上形成爲彼此分隔的第一閘極 電極和第二閘極電極;第一氧化物半導體膜,包含與第一 閘極電極重疊而以閘極絕緣膜介於其間的區域、與第二閘 極電極重疊而以閘極絕緣膜介於其間的區域、以及既未與 第一閘極電極重疊也未與第二閘極電極重疊的區域;與部 份第一閘極電極及部份第一氧化物半導體膜重疊的第一源 極電極和第一汲極電極中之一;與部份第二閘極電極及部 份第一氧化物半導體膜重疊的第一源極電極和第一汲極電 極中之另一者;以及,絕緣膜,覆蓋閘極絕緣膜、第一閘 極電極、第二閘極電極、第一氧化物半導體膜、第一源極 電極、和第一汲極電極。絕緣膜直接接觸第一氧化物半導 體膜。.驅動電路包含第二電晶體。第二電晶體包含:在絕 緣表面之上的第三閘極電極;第二氧化物半導體膜,與第 三閘極電極重疊而以閘極絕緣膜介於其間:與部份第三閘 極電極及部份第二氧化物半導體膜重疊的第二源極電極、 以及與部份第三閘極電極及部份第二氧化物半導體膜重疊 的第二汲極電極;絕緣膜,覆蓋閘極絕緣膜、第三閘極電 極、第二氧化物半導體膜、第二源極電極、和第二汲極電 極。絕緣膜直接接觸第二氧化物半導體膜。 在本發明的一實施例中’眾多像素中的每一像素均包 含發光元件。 本發明的一實施例是顯示裝置,顯示裝置在絕緣表面 之上包含包括眾多像素的像素部、及用於驅動像素部的驅 動電路。眾多像素中的每一像素均包含:發光元件;用於 -11 - 201230341 控制電流控制元件的開/關之切換元件、及用於控制發光 元件的電流之電流控制元件。電流控制元件包含:第一電 晶體。第一電晶體包含:在絕緣表面之上形成爲彼此分隔 的第一閘極電極和第二閘極電極;第一氧化物半導體膜, 包含與第一閘極電極重疊而以閘極絕緣膜介於其間的區域 、與第二閘極電極重疊而以閘極絕緣膜介於其間的區域、 以及既未與第一閘極電極重疊也未與第二閘極電極重疊的 區域;與部份第一閘極電極及部份第一氧化物半導體膜重 疊的第一源極電極和第一汲極電極中之一;與部份第二閘 極電極及部份第一氧化物半導體膜重疊的第一源極電極和 第一汲極電極中之另一者;以及,絕緣膜,覆蓋閘極絕緣 膜、第一閘極電極、第二閘極電極、第一氧化物半導體膜 、第一源極電極、和第一汲極電極。絕緣膜直接接觸第一 氧化物半導體膜。驅動電路包含第二電晶體。第二電晶體 包含:在絕緣表面之上的第三閘極電極;第二氧化物半導 體膜,與第三閘極電極重疊而以閘極絕緣膜介於其間;與 部份第三閘極電極及部份第二氧化物半導體膜重疊的第二 源極電極、以及與部份第三閘極電極及部份第二氧化物半 導體膜重疊的第二汲極電極;以及,絕緣膜,覆蓋閘極絕 緣膜、第三閘極電極、第二氧化物半導體膜、第二源極電 極、和第二汲極電極。絕緣膜直接接觸第二氧化物半導體 膜。 在本發明的一實施例中,驅動電路是源極驅動器或閘 極驅動器。
S -12- 201230341 根據本發明的一實施例,提供開啓狀態電流降低但不 增加佔據面積的氧化物半導體電晶體。 根據本發明的一實施例,開啓狀態電流降低的氧化物 半導體電晶體用於像素中但不降低孔徑比。 根據本發明的一實施例,在同一基底上製造開啓狀態 電流低的氧化物半導體電晶體及開啓狀態電流高的氧化物 半導體電晶體。 藉由在同一基底上製造開啓狀態電流低的氧化物半導 體電晶體及開啓狀態電流高的氧化物半導體電晶體,可以 減少氧化物半導體電晶體的製造步驟數目且製造成本因而 更低。 根據本發明的一實施例,提供顯示裝置,其中,在同 一基底上,在像素中使用開啓狀態電流低的氧化物半導體 電晶體及在驅動電路中使用開啓狀態電流高的氧化物半導 體電晶體。 在像素中製造開啓狀態電流低的氧化物半導體電晶體 及在驅動電路中製造開啓狀態電流高的氧化物半導體電晶 體’可以減少顯示裝置的製造步驟數目且製造成本因而更 低。 【實施方式】 於下’將參考附圖,詳述本說明書中揭示的發明的實 施例。注意’本說明書中揭示的發明可以以各種不同模式 執行,習於此技藝者容易瞭解,在不悖離本發明的精神及 -13- 201230341 範圍之下,模式及細節可以改變。因此,本發明不應解釋 爲限於實施例說明。注意,在下述附圖中,相同部份或具 有類似功能的部份由相同代號表示,且不重複其說明。 注意’在本說明書揭示的發明中,半導體裝置意指利 用半導體而作用且在其類別包含包括電子電路的電裝置、 顯示裝置、發光裝置、等等、以及安裝有電裝置的電子設 備之元件或裝置。 <具有L。^區的氧化物半導體電晶體> 圖1B中所示的氧化物半導體電晶體100形成於具有絕 緣表面的基底101上。氧化物半導體電晶體100包含作爲第 —閘極電極的閘極電極l〇2a、作爲第二鬧極電極的閘極電 極1 02b、閘極絕緣膜1 2 3、作爲第一氧化物半導體膜的氧 化物半導體膜104、作爲源極電極和汲極電極中之一的電 極105a、以及作爲源極電極和汲極電極中之另一者的電極 105b。 關於基底101,可以使用下述:由熔融法或漂浮法製 造的無鹼玻璃基底,例如硼矽酸玻璃基底、硼矽酸鋁玻璃 基底、或矽酸鋁玻璃基底;陶瓷基底;具有足以耐受此製 程的處理溫度之抗熱性的塑膠基底;等等。或者,可以使 用表面設有絕緣膜之例如不銹鋼等金屬基底。 閘極電極10 2 a及閘極電極10 2b彼此分離地形成於基底 101上。閘極絕緣膜123設於閘極電極l〇2a與閘極電極102b 之上。 -14- 201230341 作爲第一閘極電極的聞極電極102a及作爲第二閘極電 極的閘極電極102b是含有鈦(Ti)、鉬(Mo)、鉻(Cr )、鉬(T a )、鎢(W )、鋁(A1 )、銀(A g )、黃金( Au)、及銅(Cu)中的任意者之導體膜。 閘極電極102a和閘極電極l〇2b均可以具有含有任何上 述元素的導體膜的單層結構或是含有任何上述元素的導體 膜的堆疊結構。 注意,半導體膜或導體膜形成於閘極電極l〇2a和閘極 電極102b上。爲了防止半導體膜或導體膜斷開,閘極電極 102a和閘極電極102b的端部較佳地處理成閘極電極i〇2a和 閘極電極102b均具有推拔狀。 閘極絕緣膜123形成爲覆蓋閘極電極l〇2a和閘極電極 102b ° 閘極絕緣膜123可以具有氧化矽膜、氧氮化矽膜、氮 氧化矽膜、或氮化矽膜的單層結構,或者,可以具有任何 這些膜的堆疊結構。 在本實施例中,氧氮化矽膜意指含有的氧氧(0)比 氮氧(N)更多的膜,以及,在使用拉塞福背散射光譜法 (RBS )及氫前向散射(HFS )以執行測量的情形中,含 有濃度範圍分別爲55原子%至70原子%、0.5原子%至15原 子%、2 5原子%至3 5原子%、及0.1原子%至1 0原子%的氧( 0 )、氮(N)、矽(Si)、及氫(Η)。 此外,氮氧化矽膜意指含有的氮(Ν)比氧(0)更 多的膜,以及,含有濃度範圍分別爲5原子%至30原子%、 -15- 201230341 2 0原子%至5 5原子% ' 2 5原子%至3 5原子%、及1 〇原子%至 30原子%的氧(〇)、氮(Ν)、矽(Si)、及氫(Η)。 注意,氮(Ν)、氧(〇)、矽(Si)、及氫(Η)的 百分比落在上述給定範圍內’其中,含於氧氮化矽或氮氧 化矽中的原子總數定義爲1 00原子%。 關於閘極絕緣膜123,使用銘(Α1)、紀(γ)、鎂 (Mg)、或給(Hf)的氧化物;鋁(A1)、釔(Y)、鎂 (Mg)、或給(Hf)的氮化物;鋁(A1)、釔(Y)、鎂 (Mg)、或給(Hf)的氧氮化物;或是鋁(A1)、釔(Y )、鎂(Mg)、或給(Hf)的氮氧化物。或者,使用包 含氧化物、氮化物、氧氮化物、及氮氧化物中的至少二種 之化合物。 氧化物半導體電晶體100包含在閘極絕緣膜123上的氧 化物半導體膜104,在氧化物半導體膜1〇4中,形成通道形 成區。由於氧化物半導體電晶體100包含具有連續表面的 氧化物半導體膜104,所以,對載子轉移並無障壁,這是 較佳的。 因此,在氧化物半導體膜104與第一閘極電極102a彼 此重疊的區域以及氧化物半導體膜104與第二閘極電極 l〇2b彼此重疊的區域之間,形成氧化物半導體膜104與閘 極電極未彼此重疊的區域。在本說明書中,既未與第一閘 極電極102 a也未與第二閘極電極102b重疊的氧化物半導體 膜104的區域稱爲Lw區109。藉由形成1^。„區,降低氧化 物半導體電晶體的開啓狀態電流。 -16- 201230341 關於氧化物半導體膜104,使用下述的氧化物半導體 〇 在本實施例中使用的氧化物半導體較地含有至少銦( In )或鋅(Zn )。特別地,較佳地含有In和Zn。關於用於 降低包含氧化物半導體的電晶體的電特徵變化之穩定物, 較佳地又含有鎵(Ga)。較佳地含有錫(Sn)作爲穩定 物。較佳地含有給(Hf)作爲穩定物。較佳地含有鋁(A1 )作爲穩定物。 關於其它穩定物,可以含有例如鑭(La)、鈽(Ce) 、鐯(Pr )、銨(Nd)、釤(Sm )、銪(Eu)、金L ( Gd )、铽(Tb)、鏑(Dy)、鈥(Ho)、餌(Er)、铥( Tm )、鏡(Yb )、或餾(Lu )等一或多種類鑭元素。 關於氧化物半導體,舉例而言,可以使用氧化銦、氧 化錫' 氧化鋅、例如In-Zn爲基礎的氧化物、Sn-Zn爲基礎 的氧化物、Al-Zn爲基礎的氧化物、Zn-Mg爲基礎的氧化 物、Sn-Mg爲基礎的氧化物、In-Mg爲基礎的氧化物、或 In-Ga爲基礎的氧化物等二成份金屬氧化物、例如In-Ga-Zn爲基礎的氧化物(也稱爲IGZO) 、Ιη-Α1-Ζη爲基礎的氧 化物、In-Sn-Zn爲基礎的氧化物、Sn-Ga-Zn爲基礎的氧化 物、Al-Ga-Zn爲基礎的氧化物、Sn-Al-Zn爲基礎的氧化物 、In-Hf-Zn爲基礎的氧化物、In-La-Zn爲基礎的氧化物、 In-Ce-Zn爲基礎的氧化物、In-Pr-Zn爲基礎的氧化物、In-Nd-Zn爲基礎的氧化物、In-Sm-Zn爲基礎的氧化物、In-Eu-Zn爲基礎的氧化物、In-Gd-Zn爲基礎的氧化物、In- -17- 201230341
Tb-Zn爲基礎的氧化物、In-Dy-Zn爲基礎的氧化物、In-Ho-Zn爲基礎的氧化物、In-Er-Zn爲基礎的氧化物、In-Tm-Zri爲基礎的氧化物、In-Yb-Zn爲基礎的氧化物、或In-Lu-Zn爲基礎的氧化物等三成分金屬氧化物、例如Ιη-Sn-Ga-Zn爲基礎的氧化物半導體、In-Hf-Ga-Zn爲基礎的氧化 物、In-Al-Ga-Zn爲基礎的氧化物、In-Sn-AUZn爲基礎的 氧化物、In-Sn-Hf-Zn爲基礎的氧化物、或In-Hf-Al-Zn爲 基礎的氧化物等四成分金屬氧化物。 注意,舉例而言,「In-Ga-Zn爲基礎的氧化物」意指 含有In、Ga、及Zn作爲主成分的氧化物,其中,對於in: Ga : Zn的比例並無特別限定。此外,除了 In ' Ga、及Zn 之外,可以含有金屬元素。 關於氧化物半導體,可以使用化學式InM03(Zn〇)m ( m > 0,m非整數)表示的材料。此處,Μ代表選自Ga、Fe 、Μη、或Co之一或更多金屬元素。或者,關於氧化物半 導體,可以使用化學式In2SnO5(ZnO)n(n>0,η是整數) 表示的材料。 舉例而言,使用原子比爲In : Ga : Zn = 1 : 1 : 1 ( = 1/3 : 1/3 : 1/3)或 In : Ga : Zn = 2 : 2 : 1 ( =2/5 : 2/5 : 1/5 )的In-Ga-Zn爲基礎的氧化物、或是成分在上述成分 的附近的任何氧化物。或者,使用原子比爲In : Sn : Zn = 1 : 1 : 1(=1/3: 1/3 : 1/3 ) 、In : Sn : Zn = 2 : 1 : 3 ( = 1/ 3:1/6:1/2)、或 In: Sn: Zn = 2: 1: 5(=1/4: 1/8 :5/8)的In-Sn-Zn爲基礎的氧化物、或是成分在上述成分 201230341 的附近的任何氧化物。 但是,成分不限於上述成分,可以視所需的半導體特 徵(例如,遷移率、臨界電壓、及變異)而使用具有適當 成分的材料。爲了取得所需半導體特徵,較佳的是載子密 度、雜質濃度、缺陷密度、金屬元素對氧的原子比、原子 間距離、密度、等等設定爲適當的。 舉例而言,藉由In-Sn-Zn爲基礎的氧化物,可以相當 容易取得高遷移率。但是,也是在使用In-Ga-Zn爲基礎的 氧化物之情形中,藉由降低塊體中的缺陷密度,可以增加 遷移率。 注意,舉例而言,「包含In、Ga、及Zn的氧化物之原 子比例成分(In: Ga: Zn = a: b: c(a + b + c = l))是在包 含In、Ga、及Zn的氧化物之原子比例成分(In : Ga : Zn = A : B : C ( A + B + C-l ))之附近」的說明意指a、b、 及c滿足下述關係:(a-A)2 + (b-B)2 + (c-C)2$r2,而且,舉 例而言,r可爲0.05。同理可應用至其它氧化物。 氧化物半導體可以是單晶或非單晶。在後一情形中, 氧化物半導體可以是非晶的或多晶的。此外,氧化物半導 體可以具有包含具有晶性的部份之非晶結構或非非晶結構 〇 在非晶狀態的氧化物半導體中,相當容易取得平坦表 面,以致於當使用氧化物半導體來製造電晶體時,能夠降 低介面散射,以及相當容易取得相當高的遷移率。 在具有晶性的氧化物半導體中,可以進一步降低塊體 -19- 201230341 中的缺陷,以及,當表面平坦度增進時,可以取得之遷移 率高於非晶狀態氧化物半導體的遷移率。爲了增進表面平 坦度’氧化物半導體較佳地形成於平坦表面之上。具體而 言,氧化物半導體可以形成於平均表面粗糙度(Ra )小於 或等於1 n m、較佳地小於或等於〇. 3 n m、又較佳地小於或 等於0.1 nm的表面之上。 注意,藉由擴張成三維,中心線平均粗糙度由JIS B 0601定義而能夠將其應用至測量表面,而取得平均表面粗 糙度(Ra) 。Ra可以表示爲「從參考表面至指定表面的偏 移絕對値的平均値」且由下述公式界定。 [公式1]
Ra K2 Of(x,y) _ z。丨dxdy 在上述公式中,So代表要測量的平面(由座標(Xl,yi )、(Xi,y2 ) 、 ( X2,yi )、及(x2,y2 )表示的四點所界 定的長方形區)的面積,Z〇代表要測量的平面的平均高度 。使用原子力力顯微鏡(AFM),測量Ra。 此處,關於具有晶性的氧化物半導體,將說明包含以 C軸對齊的晶體之氧化物(也稱爲C軸對齊晶體(CAAC ) ),C軸對齊晶體當從a-b平面、表面、或介面的方向觀看 時具有三角形或六角形原子配置。在晶體中,金屬原子以 層疊方式配置,或者,金屬原子及氧原子延著c軸以層疊 方式配置,以及,a軸或b軸的方向在a-b平面上變化(晶 -20- 201230341 體圍繞C軸旋轉)。 廣義而言,包含CAAC的氧化物意指包含一相位的非 單晶氧化物,所述相位具有從垂直於a-b平面的方向觀看 時具有三角形、六角形、正三角形、或正六角形的原子配 置,且在所述相位中,當從垂直於c軸方向觀看時金屬原 子以層疊方式配置或是金屬原子及氧原子以層疊方式配置 〇 CAAC不是單晶,但是這並非意指CAAC僅由非晶成分 組成。雖然,CAAC包含晶化部(結晶部),但是,在一 結晶部與另一結晶部之間的邊界在某些情形中並不清楚。 在氧包含於CAAC中的情形中,氮可以取代包含於 CAAC中的部份氧。包含於CAAC中的個glj結晶部的C軸可 以在一方向上對齊(例如,與CAAC形成於上的基底表面 或CAAC的表面相垂直之方向)。或者,包含於CAAC中各 別結晶部的a-b平面的法線可以在一方向上對齊(例如, 與CAAC形成於上的基底表面或CAAC的表面相垂直之方向 )0 CAAC視其成分等而變成導體、半導體、或絕緣體。 CAAC視其成分等而使可見光透射或不透射。 關於此CAAC的實施例,有形成爲膜狀且當從與膜的 表面或支撐基底的表面垂直的方向觀測時具有三角形或六 角形的原子配置之晶體,其中,當從膜的剖面觀測時,金 屬原子以層疊方式配置或是金屬原子與氧原子(氮原子) 以層疊方式配置。 -21 - 201230341 將參考圖11A至11E、圖12A至12C、及圖13A至13C, 詳述CAAC的晶體結構之實施例。在圖11A至11E、圖12A 至12C、及圖13A至13C中,除非另外指明,否則,垂直方 向相當於c軸方向及垂直於c軸方向的平面相當於a_b平面 。當簡單地使用「上半部」及「下半部」說明時,它們意 指在a-b平面上方的上半部、以及在a-b平面下方的下半部 (相對於a-b平面的上半部及下半部)。此外,在圖11A至 11E中,由圓圈圍繞的Ο代表四配位〇,由雙圓圏圍繞的〇 代表三配位〇。 圖11A顯示包含一個六配位In原子及接近In原子的六 個四配位氧(於下稱爲四配位〇 )原子的結構。此處’包 含一金屬原子及接近其的氧原子的結構稱爲小基團。圖 11A中的結構事實上爲八面體結構,但是,爲了簡明起見 而顯示爲平面結構。注意,三個四配位〇原子存在於圖 11A中的上半部及下半部中。在圖11A中所示的小基團中 ,電荷爲〇。 圖11B顯示包含一個五配位Ga原子、接近Ga原子的三 個三配位氧(於下稱爲三配位〇)原子、及接近〇3原子的 二個四配位0原子之結構。所有三配位〇原子存在於a-b平 面上。一個四配位〇原子存在於圖11B中的上半部及下半 部。由於In原子具有五個配位基’所以’ In原子也具有圖 ΠΒ中所示的結構。在圖中所示的小基團中’電荷爲〇 〇 圖11C顯示包含一個四配位Zn原子及接近Zn原子的四 -22- 201230341 個四配位〇原子。在圖lie中’一四配位〇原子存在於上半 部,三個四配位〇原子存在於下半部中。或者’在圖HC 中,三個四配位〇原子存在於上半部中以及一個四配位〇 原子存在於下半部中。在圖lie中所示的小基團中’電荷 爲0。 圖11D顯示包含一個六配位Sn原子及接近Sn原子的六 個四配位〇原子。在圖11D中,三個四配位〇原子存在於於 上半部及下半部中。在圖11D中所示的小基團中,電荷爲 + 1 〇 圖11E顯示包含二個Zn原子的小基團。在圖11E中, 一個四配位〇原子存在於上半部及下半部中。在圖11E中 所示的小基團中,電荷爲-1。 此處,眾多小基團形成中基團,以及,眾多中基團形 成大基團(也稱爲單一胞)。 現在,將說明小基團之間的接合規則。相對於圖11 A 中的六配位In原子之上半部中的三個〇原子均在向下方向 上具有三個接近的In原子,以及,在下半部中的三個〇原 子在向上方向上均具有三個接近的In原子。相對於五配位 Ga原子的上半部中的一個0原子在向下方向具有一個接近 的Ga原子,以及,在下半部中的一個0原子在向上方向上 具有一個接近的Ga原子。相對於四配位Zn原子的上半部 中的一個0原子在向下方向上具有一個接近的Zn原子,以 及,在下半部中的三個0原子在向上方向上均具有三個接 近的Zn原子。依此方式,在金屬原子上方的四配位0原子 -23 - 201230341 的數目等於接近每一四配位0原子且在每一四配位〇原子 的下方之金屬原子數目。類似地,在金屬原子下方的四配 位0原子的數目等於接近每一四配位0原子且在每一四配 位0原子的上方之金屬原子數目。由於四配位0原子的軸 數爲4,所以,接近〇原子且在〇原子的下方之金屬原子數 目與接近0原子且在0原子的上方之金屬原子數目之總合 爲4。因此,當在金屬原子上方的四配位0原子的數目與 在另一金屬原子下方的四配位0原子的數目之總合爲4時 ,二種包含金屬原子的小基團可以接合。舉例而言,在六 配位金屬(In或Sn )原子經由下半部中的三個四配位〇原 子接合的情形中,其接合至五配位金屬(Ga或In)原子或 四配位金屬(Zn)原子。 軸數爲4、5、或6的金屬原子經由c軸方向上的四配位 0而接合至另一金屬。上述之外,還可藉由結合眾多小基 團以致於層疊結構的總電荷爲〇,而以不同方式形成中基 團。 圖12A顯示包含於In-Sn-Zn-Ο爲基礎的材料之層疊結 構中的中基團的模型。圖12B顯示包含三個中基團的大基 團。注意,圖12C顯示從c軸方向觀測的圖12B中的層疊結 構的情形中之原子配置。
在圖12A中,爲簡明起見而省略三配位〇原子,以及 ,以圓圈顯示四配位〇原子;圓圈數目顯示四配位〇原子 的數目。舉例而言,存在於相對於Sn原子的上半部及下半 部中的三個四配位0原子以圓圏3表示。類似地’在圖12A 201230341 中’存在於相對於In原子的上半部及下半部中的一個四配 位0原子以圓圈1表示。圖12A也顯示接近下半部中的一個 四配位〇原子及上半部中的三個四配位Ο原子的Zn原子、 以及接近上半部中的一個四配位Ο原子及下半部中的三個 四配位〇原子之Zn原子。 在包於圖12A中的In-Sn-Zn-Ο爲基礎的材料的層疊結 構中,從頂部依序地,接近上半部及下半部中的三個四配 位〇原子之Sn原子接合至接近上半部及下半部中的一個四 配位〇原子之In原子、In原子接合至接近上半部中的三個 四配位〇原子之Zn原子、Zn原子經由相對於Zn原子的下半 部中的一個四配位◦原子而接合至接近上半部及下半部中 的三個四配位〇原子之In原子、In原子接合至包含二個Zn 原子且接近上半部中的一個四配位〇原子的小基團,以及 ,小基團經由相對於小基團的下半部中的一個四配位〇原 子而接合至接近上半部及下半部中的三個四配位〇原子之 Sη原子。眾多這些中基團接合,以致於形成大基團。 此處,將三配位0原子的一鍵的電荷及四配位〇原子 的一鍵的電荷分別假定爲-0.667和-0.5。舉例而言’(六 配位或五配位)In原子的電荷、(四配位)Zn原子的電荷 、及(五配位或六配位)Sn原子的電荷分別爲+3、+2、 及+4。因此,包含Sn原子的小基團中的電荷爲+1。因此 ,需要抵消+1的-1電荷以形成包含s n原子的層疊結構。關 於具有_1的電荷之結構,可爲如圖11Ε所示之包含二個Zn 原子的小基團。舉例而言’藉由包含二個Zn原子的一個小 -25- 201230341 基團,可以抵消包含Sn原子的一個小基團的電荷,以致於 層疊結構的總電荷爲〇。 當圖12B中所示的大基團重複時,取得In-Sn-Zn-Ο爲 基礎的晶體(In2SnZn3〇8)。注意’取得的In-Sn-Zn-0爲 基礎的晶體之層疊結構表示爲成分公式In2SnZn207(Zn0)m (m爲0或自然數)。 上述規則也應用至下述氧化物:例如In-Sn-Ga-Zn爲 基礎的氧化物等四成分金屬氧化物;例如In-Ga-Zn爲基礎 的氧化物(也稱爲IGZO ) 、In-Al-Zn爲基礎的氧化物、
Sn-Ga-Zn爲基礎的氧化物、Al-Ga-Zn爲基礎的氧化物、 Sn-Al-Zn爲基礎的氧化物、In-Hf-Zn爲基礎的氧化物、In-La-Zn爲基礎的氧化物、In-Ce-Zn爲基礎的氧化物、In-Pr-Zn爲基礎的氧化物、In-Nd-Zn爲基礎的氧化物、Ιη-Sm-Zn 爲基礎的氧化物、In-Eu-Zn爲基礎的氧化物、In-Gd-Zn爲 基礎的氧化物、In-Tb-Zn爲基礎的氧化物、In-Dy-Zn爲基 礎的氧化物、In-Ho-Zn爲基礎的氧化物、In-Er-Zn爲基礎 的氧化物、In-Tm-Zn爲基礎的氧化物、In-Yb-Zn爲基礎的 氧化物、或In-Lu-Zn爲基礎的氧化物等三成分金屬氧化物 :例如In-Zn爲基礎的氧化物、Sn-Zn爲基礎的氧化物、 Al-Zn爲基礎的氧化物、Zn-Mg爲基礎的氧化物、Sn-Mg爲 基礎的氧化物、In-Mg爲基礎的氧化物、或In-Ga爲基礎的 氧化物等二成分金屬氧化物:等等。 舉例而言,圖13A顯示包含於In-Ga-Ζη-Ο爲基礎的材 料的層疊結構中的中基團的模型。 -26- 201230341 在圖13A中包含於In-Ga-Zn-Ο爲基礎的材料的層疊結 構中的中基團中,從頂部依序地,接近上半部及下半部中 的三個四配位〇原子之In原子接合至接近上半部中的一個 四配位〇原子之Zn原子、Zn原子經由相對於Zn原子的下半 部中的三個四配位〇原子而接合至接近上半部及下半部中 的一個四配位Ο原子之Ga原子、Ga原子經由相對於Ga原子 的下半部中的一個四配位〇原子而接合至接近上半部及下 半部中的三個四配位0原子之In原子。眾多這些中基團接 合,以致於形成大基團。 圖13B顯示包含三個中基團的大基團。注意,圖13C 顯示從c軸方向觀測的圖13B中的層疊結構之情形中之原 子配置。 此處,由於(六配位或五配位)In原子的電荷、(四 配位)Zn原子的電荷、及(五配位)Ga原子的電荷分別 爲+3、+2、+3,所以,包含In原子、Zn原子 '及Ga原子 中任何原子的小基團的電荷爲0。結果,具有這些小基團 的結合之中基團的總電荷總是〇。 爲了形成In-Ga-Zn-Ο爲基礎的材料之層疊結構,不僅 使用圖13A中所示的中基團,也可使用In原子、Zn原子、 及Ga原子的配置不同於圖13A中的配置之中基團,以形成 大基團。 此外,In-Sii-Zn爲基礎的氧化物稱爲ITZO。使用具有 原子比爲 In : Sn : Zn=l : 2 : 2、2 : 1 : 3、1 : 1 : 1、20 : 45 : 3 5、等等成分的氧化物靶。
S -27- 201230341 注意,在本說明書中的氧化物半導體膜中,以二次離 子質譜儀(SIMS)法測得的鈉(Na)濃度爲5xl〇16 cm·3 或更低、較佳地lxlO16 cm·3或更低、更佳地爲lxl〇15 cnT3 或更低。在本說明書中的氧化物半導體膜中,以SIMS測 得的鋰(Li)濃度爲5xl〇15 cm·3或更低、較佳地lxl〇15 cnT3或更低。在本說明書中的氧化物半導體膜中,以SIMS 測得的鉀(K )濃度爲5xl015 cm_3或更低、較佳地lxl〇15 cirT3或更低。 在例如鈉(Na )、鋰(Li )、或鉀(K )等鹼金屬或 是鹼土金屬的濃度高的情形中,可能產生電晶體特徵劣化 及電晶體特徵變異。因此,爲了抑制此電晶體特徵劣化及 電晶體特徵變異,氧化物半導體膜中的鹼金屬及鹼土金屬 的濃度較佳落在上述給定範圍之內。 特別地,在接觸氧化物半導體膜的絕緣膜是氧化物絕 緣膜的情形中,鈉(Na )擴散至絕緣膜中且變成鈉離子( Na+ )。此外,鈉(Na )可以切斷金屬與氧之間的鍵或是 可以進入氧化物半導體膜中的鍵。 在鈉(Na )在絕緣膜中變成鈉離子(Na+ )的情形中 、在鈉(Na)切斷氧化物半導體膜中的金屬與氧之間的鍵 的情形中、或是在鈉(Na)進入氧化物半導體膜中的鍵的 情形中,會有電晶體特徵劣化(例如,電晶體變成常開( 臨界電壓偏移至負側)或遷移率降低)的風險。此外,此 鈉(Na )的行爲造成電晶體特徵變異。 特別是在氧化物半導體膜中的氫濃度充份低的情形中 -28- 201230341 ,導因於鹼金屬及鹼土金屬的電晶體特徵劣化及電晶體特 徵變異是顯著的。因此’在氧化物半導體膜中的氫濃度爲 5xl〇19 cm·3或更低,特別是5xl018 cm·3或更低的情形中, 鹼金屬的濃度較佳地設定於上述値。 作爲源極電極和汲極電極之一的電極105a與部份閘極 電極102a和部份氧化物半導體膜104重疊。作爲源極電極 和汲極電極之另一者的電極〗〇5 b與部份閘極電極l〇2b和部 份氧化物半導體膜104重疊。 關於電極l〇5a和電極105b,可以使用含有選自鋁(A1 )、鉻(Cr )、鉬(Ta )、鈦(Ti )、鉬(Mo )、及鎢 (W)的元素之導體膜;含有任何上述元素的合金膜;含 有任何上述元素組合的合金膜;等等。 注意,單一鋁(A1 )膜具有例如低抗熱性及腐蝕傾向 等缺點。因此,當鋁(A1)用於電極l〇5a和電極105b時, 使用鋁(A1 )與具有抗熱性的導體材料之結合。 關於與鋁(A1 )結合使用的具有抗熱性的導體材料, 使用含有選自鈦(Ti )、钽(Ta )、鎢(W )、鉬(Mo ) 、鉻(Cr)、銳(Nd)、及航(Sc)的元素之材料;或 是含有任何上述元素的合金;含有任何上述元素組合的合 金材料;或是含有任何上述元素的氮化物。 絕緣膜126形成爲覆蓋第一閘極電極的閘極電極102a 、作爲第二閘極電極的閘極電極1 〇 2 b、閘極絕緣膜1 2 3、 氧化物半導體膜104、作爲源極電極和汲極電極中之一的 電極105a、作爲源極電極和汲極電極中之另一者的電極 -29- 201230341 l〇5b。絕緣膜126是形成爲直接接觸氧化物半導體膜1〇4、 及作爲氧化物半導體膜1 04的保護膜之絕緣膜。 以類似於閘極絕緣膜1 2 3的方式,絕緣膜1 2 6可以具有 氧化矽膜、氧氮化矽膜、氮氧化矽膜、或氮化矽膜的單層 結構’或者,可以具有任何這些膜的堆叠結構。注意,設 置保護膜以防止例如有機物、金屬、及濕氣等存在於空氣 中的污染雜質進入,保護膜爲緻密膜。 圖1A是氧化物半導體電晶體1〇〇的上視圖,圖1B是圖 1 A中的A-A'剖面視圖。 在電極105a與電極105b (源極電極與汲極電極)之間 的氧化物半導體膜104中的區域相當於通道形成區。因此 ,如圖1 A所示,在電極105 a的邊緣與電極105 b之間的距離 相當於通道長度L。此外,電極105a或電極l〇5b之垂直於 通道長度的一側之長度相當於通道寬度W。 因此,氧化物半導體膜1 04既未與通道形成區中的閘 極電極102a重疊也未與閘極電極102b重疊的區域是Uff區 109。在通道長度方向上的Uff區109的長度是長度F。 當長度F太短時,亦即在通道長度方向上的[。^區109 的長度太短時,無法取得降低開啓狀態電流的效果,而當 長度F太長時,增加通道形成區的電阻。因此,在通道長 度方向上的Uffg 109的長度之長度F較佳地大於或等於 Ιμηι且小於或等於20μηι。 藉由形成[。^區109,可以降低氧化物半導體電晶體 1 〇〇的開啓狀態電流。因此,能夠提供開啓狀態電流降低 201230341 卻不增加佔據面積的氧化物半導體電晶體1 00。 以此方式藉由區109的形成而降低開啓狀態電流的 氧化物半導體電晶體100可以用於顯示裝置中的像素中。 稍後將說明在像素中使用氧化物半導體電晶體100的顯示 裝置。 注意,雖然在本實施例中以底部閘極型電晶體作爲氧 化物半導體電晶體1 00來作說明,但是,本發明的一實施 例不限於其此。只要頂部閘極型氧化物半導體電晶體因爲 能夠取得降低開啓狀態電流的效果而包含下述,則頂部閘 極型氧化物半導體電晶體也是較佳的:形成爲彼此分隔的 第一閘極電極和第二閘極電極、以及與第一閘極電極和第 二閘極電極重疊而以閘極絕緣膜介於其間的區域及即未與 第一閘極電極也未與第二閘極電極重疊的區域。 <在同一基底上不具有L^f區的氧化物半導體電晶體 以及具有L。^區的氧化物半導體電晶體> 圖2A和2B是上視圖,顯示未形成L〇ff區的氧化物半導 體電晶體110及形成Lm區109的氧化物半導體電晶體100, 圖2 C是其剖面視圖。 圖2C顯示圖2B中的A-A'剖面視圖及圖2A中的B-B'剖 面視圖。注意,圖2B與圖1 A相同,延A-A1取得的圖2C的 剖面視圖與圖1B相同。圖2B及2C中所示的氧化物半導體 電晶體1 〇〇的詳細說明與上述說明相同,因而省略其詳細 說明。 -31 - 201230341 圖2A及2C中所示的氧化物半導體電晶體110形成於具 有絕緣表面的基底101上。 氧化物半導體電晶體1 10形成於基底101上,以及包含 作爲第三閘極電極的閘極電極1 1 2和閘極絕緣膜1 2 3。閘極 電極112的材料與閘極電極l〇2a和閘極電極l〇2b的材料相 同。 氧化物半導體電晶體110包含作爲第二氧化物半導體 膜的氧化物半導體膜114,氧化物半導體膜114形成於閘極 電極1 1 2上而以閘極絕緣膜1 2 3夾於其間。在氧化物半導體 膜114中,形成通道形成區。用於氧化物半導體膜Π4的材 料與用於氧化物半導體膜104的材料相同。 氧化物半導體電晶體110包含作爲源極電極和或汲極 電極之一且與部份閘極電極112和部份氧化物半導體膜114 重疊的電極115a、以及作爲源極電極和或汲極電極中之另 —者且與部份閘極電極1 1 2和部份氧化物半導體膜1 1 4重疊 的電極115b»用於電極115a和電極115b的材料與用於電極 105 a和電極105b的材料相同。 如同在氧化物半導體電晶體100中,在氧化物半導體 電晶體1 1 〇中’絕緣膜1 26形成爲覆蓋閘極電極1 1 2、閘極 絕緣膜123、氧化物半導體膜114、作爲源極電極和或汲極 電極之一的電極115a、以及作爲源極電極和或汲極電極中 之另一者的電極115b»絕緣膜126是形成爲接觸氧化物半 導體膜114且作爲氧化物半導體膜Π4的保護膜之絕緣膜。 氧化物半導體電晶體1 10未包含Lm區並因而具有高的 -32- 201230341 開啓狀態電流。具有高的開啓狀態電流之氧化物半導體電 晶體1 1 〇可以用於顯示裝置的驅動電路中。稍後將說明驅 動電路中使用氧化物半導體電晶體110的顯示裝置。 注意’雖然圖2A至2C中,氧化物半導體電晶體100的 閘極電極102a、閘極電極102b、氧化物半導體膜104、電 極105a、及電極105b的形狀、以及氧化物半導體電晶體 110的閘極電極112、氧化物半導體膜114、電極115a、及 電極115b的形狀是長方形的,但是,本實施例不限於此。 氧化物半導體電晶體1 00及氧化物半導體電晶體1 1 〇的閘極 電極、氧化物半導體膜、源極電極、及汲極電極等元件的 形狀可以是如圖1 0A至1 0C中所示的曲線形狀。以低開啓 狀態電流的觀點而言,在氧化物半導體電晶體中形成Uff 區的情形中,包含具有曲線形狀的閘極電極、氧化物半導 體膜、源極電極、和汲極電極之氧化物半導體電晶體是較 佳的。未形成L。^區的氧化物半導體電晶體由於具有高的 開啓狀態電流,所以可以用於驅動電路。 雖然本實施例中以底部閘極型電晶體作爲氧化物半導 體電晶體1〇〇和氧化物半導體電晶體1 10來作說明,但是, 本實施例不限於此。以低開啓狀態電流的觀點而言,形成 包含L〇ff區的頂部閘極型氧化物半導體電晶體是較佳的。 未形成Lcff區的氧化物半導體電晶體由於具有高的開啓狀 態電流所以可以用於驅動電晶體。 於下說明無L。^區形成的氧化物半導體電晶體1 1 〇及 Uff區109形成的氧化物半導體電晶體1〇〇形成於相同基底 -33- 201230341 1 0 1上的製造方法。 首先,在具有絕緣表面的基底101上,形成閘極電極 112、閘極電極l〇2a、和鬧極電極102b (請參見圖3Α)。 以濺射法或真空濺射法形成導體膜以及蝕刻導體膜, 以此方式形成閘極電極1 1 2、閘極電極1 02a、和閘極電極 102b。或者,以噴墨法排放導體奈米漆及烘烤導體奈米漆 ,以形成閘極電極1 1 2、閘極電極1 0 2 a、和閘極電極1 0 2 b 〇 接著,形成閘極絕緣膜123以覆蓋基底101、閘極電極 112、閘極電極l〇2a、和閘極電極102b (請參見圖3B)。 然後,形成氧化物半導體膜124以覆蓋閘極絕緣膜123 (請參見圖3C)。使用用於氧化物半導體膜104的材料作 爲靶,以濺射法形成氧化物半導體膜1 24。 然後,以蝕刻來處理氧化物半導體膜1 24,以致於在 閘極電極1 1 2上形成氧化物半導體膜1 1 4而以閘極絕緣膜 123介於其間,以及在閘極電極l〇2a和閘極電極102b上形 成氧化物半導體膜104而以閘極絕緣膜123介於其間(請參 見圖4A )。因此,經由相同步驟,使用相同材料,可以 形成氧化物半導體膜Π4及氧化物半導體膜1 04,氧化物半 導體電晶體1 1 〇的通道形成區係形成於氧化物半導體膜1 1 4 中,氧化物半導體電晶體1 〇〇的通道形成區係形成於氧化 物半導體膜104中。 在圖4A中,在閘極電極102a與閘極電極l〇2b之間的氧 化物半導體膜104的區域,亦即,氧化物半導體膜104未與 201230341 閘極電極重疊的區域,是Lw區109。1:。^區109的存在可 以降低氧化物半導體電晶體1 00的開啓狀態電流。 導體膜125形成爲覆蓋絕緣膜123、氧化物半導體膜 1 14、及氧化物半導體膜104 (請參見圖4B )。使用電極 105a和電極105b的材料作爲靶,以濺射法執行導體膜125 的形成。 接著,蝕刻導體膜125,以致於形成電極115a和電極 115b和電極105a和電極105b,電極115a和電極115b是氧化 物半導體電晶體110的源極電極和汲極電極,電極105a和 電極105b是氧化物半導體電晶體1.00的源極電極和汲極電 極。如上所述般,製造氧化物半導體電晶體1 1 0和氧化物 半導體電晶體1〇〇 (請參見圖4C)。 然後,形成作爲保護膜的絕緣膜126以覆蓋氧化物半 導體電晶體1 1 〇和氧化物半導體電晶體1 00 (請參見圖2C ) 0 由於氧化物半導體電晶體110未具有1^。^區,所以,開 啓狀態電流高。另一方面,氧化物半導體電晶體1 00具有 Uff區109,因而降低開啓狀態電流。 如此,在相同基底1 0 1上製造開啓狀態電流低的氧化 物半導體電晶體1〇〇及開啓狀態電流高的氧化物半導體電 晶體11 〇。 注意,在本實施例中,對氧化物半導體膜1 24執行蝕 刻,以致於形成氧化物半導體膜1 1 4和氧化物半導體膜1 04 ,然後,形成及蝕刻導體膜125,以致於形成電極115a、 -35- 201230341 電極115b、電極105a、及電極105b。但是,本實施例不限 於上述製程。可以形成氧化物半導體膜124及導體膜125, 然後使用相同的掩罩以蝕刻氧化物半導體膜1 24及導體膜 1 25。使用相同掩罩以蝕刻氧化物半導體膜1 24及導體膜 125,可以降低掩罩數目及製造步驟數目。 以上述方式在相同基底1 〇 1上製造開啓狀態電流低的 氧化物半導體電晶體1 〇〇及開啓狀態電流高的氧化物半導 體電晶體1 1 〇,可以降低氧化物半導體電晶體的製造步驟 數目且製造成本因而較低。 注意,雖然在本實施例中,以製造底部閘極型電晶體 爲例來說明開啓狀態電流低的氧化物半導體電晶體1 〇 〇及 開啓狀態電流高的氧化物半導體電晶體1 1 〇,但是,本發 明的一實施例不限於此。也是在使用頂部閘極型電晶體作 爲氧化物半導體電晶體1 〇〇和氧化物半導體電晶體1 1 0的情 形中,可以在同一基底上同時製造這些電晶體。因此’氧 化物半導體電晶體的製造步驟的數目可以降低,導致製造 成本降低。 <顯示裝置> 在本實施例中,說明發光顯示裝置的實施例作爲根據 本發明的一實施例之顯示裝置。關於包含於顯示裝置中的 顯示元件,此處說明利用電致發光的發光元件。利用電致 發光的發光元件根據發光材料爲有機化合物或無機化合物 而分類。一般而言,前者稱爲有機EL元件’後者稱爲無 201230341 機EL元件》 在有機EL元件中,藉由施加電壓至發光元件,電子 和電洞分別從成對的電極注入含有發光的有機化合物之層 ,以及電流流動。載子(電子和電洞)復合,因此,發光 有機化合物受激發。發光有機化合物從受激發狀態返回至 基態,藉以發光。歸功於此機制,發光元件稱爲電流激發 發光元件。 無機EL元件根據它們的元件結構而分類成散佈型無 機EL元件以及薄膜無機EL元件。散佈型無機EL元件具有 的發光層中發光材料粒子散佈於接合劑中,且其發光機制 是利用施子能階及受子能階之施子-受子復合型發光。薄 膜無機EL元件具有一結構,其中,發光層夾於介電層與 介電層之間,這些介電層又夾於電極與電極之間,且其發 光機制是利用金屬離子的內殼電子遷躍之局部型發光。注 意,此處以有機EL元件爲例說明發光元件。 在圖5A中,顯示主動矩陣EL顯示裝置作爲關於根據 本發明的一實施例之發光顯示裝置實施例。圖5A中所示 的發光顯示裝置包含在具有絕緣表面的基底101上的像素 部1 3 1、及閘極驅動器1 3 2和源極驅動器1 3 4,像素部1 3 1包 含眾多像素1 3 6,閘極驅動器1 3 2和源極驅動器1 3 4是用於 驅動像素部1 3 1的驅動電路。 像素部1 3 1經由從源極驅動器1 3 4延伸的眾多源極線 1 3 5而連接至源極驅動器1 3 4。像素部1 3 1也經由從閘極驅 動器132延伸的眾多閘極線133而連接至閘極驅動器132。 -37- 201230341 像素部1 3 1包含對應於源極線1 3 5和閘極線1 3 3之以矩陣配 置的眾多像素1 3 6。 每一像素136包含電晶體141、電晶體142、發光元件 144、電容器143、源極線135、閘極線133、以及電源線 137(請參見圖5B)。 電晶體1 4 1的源極和汲極之一電連接至源極線1 3 5 °電 晶體141的源極和汲極中之另一者電連接至電容器143以及 電晶體142的閘極電極。電晶體141的閘極電連接至閘極線 133。電晶體141作爲控制電晶體142的開/關之切換元件。 電晶體142的源極和汲極之一電連接至發光元件144» 電晶體142的源極和汲極中之另一者電連接至電容器143的 另一端以及電源線137。電晶體142的閘極電連接至電晶體 141的源極和汲極中之另一者及電容器143的一端。電晶體 142作爲用於控制發光元件144中流動的電流之電流控制元 件。 電容器143的一端電連接至電晶體141的源極和汲極中 之另一者及電晶體142的閘極。電容器143的另一端電連接 至電晶體1 42的源極和汲極中之另一者及電源線1 3 7。 發光元件144電連接至電晶體142的源極和汲極中之一 〇 關於像素1 3 6中使用的電晶體1 4 1和電晶體1 4 2,可以 使用參考圖1A和1B以及圖2B和2C所述的氧化物半導體電 晶體1 0 0。 當使用具有Ldfg 109的氧化物半導體電晶體100作爲 201230341 像素1 3 6中使用的電晶體1 4 1和電晶體1 4 2時,可以取得具 有降低的開啓狀態電流卻未增加佔據面積之電晶體1 4 1和 電晶體1 4 2。 如上所述般在發光顯示裝置的像素1 3 6中使用開啓狀 態電流降低的氧化物半導體電晶體,因而能夠抑制發光顯 示裝置的孔徑比降低。 此外,由於即使當電晶體142的驅動電壓改變時,汲 極電流量的改變仍然小,所以,特別較佳的是使用開啓狀 態電流降低的電晶體作爲電晶體1 42,電晶體1 42是發光元 件1 44的電流控制電晶體。理由如下所述。 本實施例的發光顯示裝置的亮度視發光元件144和電 晶體142的電流而定。因此,發光元件144和電晶體142的 特徵對於發光顯示裝置的亮度是重要的。 參考圖9A及9B,說明下述二情形之間的特徵差異: 使用通道長度長且開啓狀態電流因而低的電晶體作爲圖 5 A及5B中所示之電晶體142的情形以及使用通道長度短且 開啓狀態電流因而高的電晶體作爲圖5 A及5B中所示的電 晶體142之情形。 在圖5A及5B中,連接至電源線137之電晶體142的源 極和汲極中之一的電壓稱爲電壓VA,以及,連接至發光 元件144的電晶體142的源極和汲極中之另一者的電壓稱爲 電壓V E。 圖9A及9B顯示具有低開啓狀態電流(具有長通道長 度)的電晶體以及具有高開啓狀態電流\具有短通道長度 -39- 201230341 )的電晶體之電壓VE相對於汲極電流Id的特徵曲線(於下 也稱爲「VE-ID特徵曲線」)、以及發光元件144的電壓特 徵曲線。注意,此時,在具有低開啓狀態電流(具有長通 道長度)的電晶體的閘極與源極之間的電壓Vgs等於具有 高開啓狀態電流(具有短通道長度)的電晶體的閘極與源 極之間的電壓。 在圖9A中,顯示發光元件144的電壓特徵之曲線稱爲 曲線CE。 此外,顯示具有低開啓狀態電流(具有長通道長度) 的電晶體的V E -1D特徵的曲線稱爲曲線C !,曲線C i與曲線 CE交會的點的電壓稱爲電壓V!,以及’曲線Ci與曲線CE交 會的點的電流稱爲電流Idl。 此外,顯示具有高開啓狀態電流(具有短通道長度) 的電晶體的V e · ID特徵的曲線稱爲曲線C s,曲線C s與曲線 CE交會的點的電壓稱爲電壓Vs,·以及’曲線Cs與曲線CE交 會的點的電流稱爲電流Ids。 曲線C !及曲線C s均具有飽合區S和線性區R。飽合區S 是汲極電流Id相對於電壓VE幾乎未改變的區域。線性區R 是汲極電流Id相對於電壓VE線性地改變的區域。 電壓Vi是具有低開啓狀態電流(具有長通道長度)的 電晶體的驅動電壓,電壓^是具有高開啓狀態電流(具有 短通道長度)的電晶體的驅動電壓。 在圖9B中,顯示發光元件144劣化及發光元件144中流 動的電流變低之情形中的電壓特徵。 -40- 201230341 在圖9B中,曲線CE1顯示尙未開始劣化之發光元件144 的電壓特徵,曲線CE2顯示已劣化之發光元件144的電壓特 徵。 顯示具有低開啓狀態電流(具有長通道長度)的電晶 體的Ve-Id特徵的曲線稱爲曲線C| ’曲線Ci與曲線Cgi交會 的點的電壓稱爲驅動電壓Vu,以及,顯示具有高開啓狀 態電流(具有短通道長度)的電晶體的VE-ID特徵的曲線 稱爲曲線Cs,曲線Cs與曲線CEi交會的點的電壓稱爲驅動 電壓V s 1。 類似地,顯示具有低開啓狀態電流(具有長通道長度 )的電晶體的V E - I D特徵的曲線稱爲曲線c 1,曲線C 1與曲 線cE2交會的點的電壓稱爲驅動電壓vu,以及,顯示具有 高開啓狀態電流(具有短通道長度)的電晶體的VE-ID特 徵的曲線稱爲曲線cs ’曲線cs與曲線CE2交會的點的電壓 稱爲驅動電壓VS2。 當發光元件144劣化及發光元件144中流動的電流變低 時’施加至發光元件144的電壓値需要增加。因此,驅動 電壓vl2及驅動電壓Vs2的値高於驅動電壓Vu及驅動電壓 vsl的値。此外,當驅動電壓vl2及驅動電壓vs2的値變高時 ,驅動電壓vl2及驅動電壓vs2可能進入線性區R。 圖9B顯不具有筒開啓狀態電流(具有短通道長度)的 驅動電壓Vs2在線性區R中的情形。當驅動電壓在線性區R 時’汲極電流可能因驅動電壓的稍微改變而顯著地變化。 另一方面’具有低開啓狀態電流(具有長通道長度) -41 - 201230341 的電晶體的驅動電壓Vu不在線性區R而在飽合區S中。 因此,具有低開啓狀態電流(具有長通道長度)的電 晶體即使驅動電壓改變時仍然具有抑制汲極電流變化的效 果。 因此’具有低開啓狀態電流(具有長通道長度)的電 晶體特別適用於電晶體142 ’即使驅動電晶體〗42的驅動電 壓改變時汲極電流改變量仍然小。 關於用於驅動包含眾多像素136的像素部131之閘極驅 動器1 3 2和源極驅動器1 3 4中使用的電晶體,可以使用圖 2A及2C中所示的氧化物半導體電晶體1 10。 藉由使用氧化物半導體電晶體110作爲閘極驅動器132 和源極驅動器134中使用的電晶體,在相同基底ι〇1上製造 開啓狀態電流高的氧化物半導體電晶體1 1 〇以及開啓狀態 電流低的氧化物半導體電晶體1 00。 在相同基底1 〇 1上形成開啓狀態電流高的氧化物半導 體電晶體1 1 0以及開啓狀態電流低的氧化物半導體電晶體 1 〇 〇可以減少氧化物半導體電晶體11 〇和氧化物半導體電晶 體100的製造步驟,導致製造成本降低。 根據本實施例,取得顯示裝置,其中,在相同基底 1 〇 1上’開啓狀態電流低的氧化物半導體電晶體! 00用於像 素1 3 6中,開啓狀態電流高的氧化物半導體電晶體1 ! 〇用於 驅動電路中(閘極驅動器1 3 2和源極驅動器1 3 4 )。 關於包含眾多像素136的像素部131中使用的電晶體以 及驅動電路(閘極驅動器1 3 2和源極驅動器1 3 4 )中使用的 201230341 電晶體,在相同基底101上製造氧化物半導體電晶體100以 及氧化物半導體電晶體1 1 0。因此,能夠減少發光顯示裝 置的製造步驟並因而降低製造成本。 圖6A至6C顯示發光元件144和作爲電晶體142的氧化 物半導體電晶體100的剖面。 圖6A中所示的發光顯示裝置包含基底1〇1、作爲電晶 體142的氧化物半導體電晶體100、絕緣膜126、絕緣膜127 、分隔壁128、電極107、發光層152、以及電極153。電極 107電連接至氧化物半導體電晶體100的源極電極和汲極電 極中之另一者。發光元件144包含電極107、發光層152、 及電極1 5 3。 爲了取出發光元件144發射的光,發光元件144的陽極 和陰極中至少之一具有透光性。電晶體及發光元件形成於 基底上。發光元件可以具有頂部發光結構,其中,經由與 基底側相反的側上的表面取出發光;底部發光結構,其中 ,經由與基底側上的表面取出發光;或者,雙發光結構, 其中,經由與基底側相反的側上的表面以及基底側上的表 面取出發光。根據本發明的一實施例之像素結構可以應用 至具有任何這些發光結構的發光元件。 圖6A顯示具有頂部發光結構的發光元件144。 使用例如丙烯酸、聚醯亞胺、或聚醯胺等有機樹脂或 使用矽烷、較佳地形成絕緣膜1 27。 在本實施例中,在像素1 3 6中的電晶體1 42 (氧化物半 導體電晶體1〇〇 )是η通道電晶體。因此,電極107較佳地 -43- 201230341 作爲陰極。具體而言’使用例如Ca、Al、CaF、MgAg、或 AlLi等具有低功函數的金屬材料。 使用有機樹脂膜、無機樹脂膜、或有機聚矽烷,形成 分隔壁128。特別較佳的是使用感光材料形成分隔壁128以 在電極1 07上具有開口,以致於開口的側壁形成爲具有連 續曲率的傾斜表面。 發光層152可以形成爲具有單層結構或包含複數層的 堆疊結構。 電極153形成爲陽極以覆蓋發光層152。電極153可以 由透光導體膜形成,使用具有透光性的導體材料形成透光 導體膜。 關於具有透光特性的導體材料,可爲含有氧化鎢的氧 化銦、含有氧化鎢的銦鋅氧化物、含有氧化鈦的氧化銦、 含有氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、及 添加氧化矽的銦錫氧化物。 由電極107、發光層152、及電極153的重疊形成發光 元件144。爲了防止氧、氫、濕氣、二氧化碳、等等進入 發光元件1 44 ’可以形成保護膜以覆蓋電極1 5 3和分隔壁 128。關於保護膜,可以形成氮化矽膜、氮氧化矽膜、 DLC膜、等等。 在圖6A中所示的發光元件144的情形中,使用具有遮 光性的金屬材料以形成作爲陰極的電極丨07,以及,使用 具有透光性的導體材料以形成作爲陽極的電極153。因此 ’如箭頭所示,光從圖6A中所示的發光元件144發射朝向 201230341 電極153側。圖6A中所示的發光元件144是具有頂部發光 結構的發光元件。 由於圖6A中所示的發光元件是具有頂部發光結構的 發光元件’所以’難以增加發光顯示裝置的孔徑比。但是 ,根據本實施例,電晶體142的開啓狀態電流最佳化,以 及,可以有利地使用根據本實施例的發光顯示裝置。 圖6B顯示具有底部發光結構的發光元件144。 在圖6B中’使用上述具有透光性的導體材料以形成電 連接至像素136中的電晶體142 (氧化物半導體電晶體100 )之電極1 08。 在具有透光性的電極108上形成作爲發光元件144的陰 極之電極154’發光層152和作爲陽極的電極153依序地堆 疊於電極154上。 關於作爲陰極的電極154,如同圖6A中所示的電極 107中一般,可以使用各式各樣的材料,只要其是具有低 功函數的導體材料即可。注意,電極154形成爲具有能使 光透射的厚度(較佳地約5nm至30nm)。舉例而言,使用 具有20 nm厚度的鋁膜作爲電極154。 在電極1 53具有透光性的情形中,形成反射或阻擋光 的遮光膜155以覆蓋電極153。關於遮光膜155,舉例而言 ,可以使用使光反射的金屬等等;但是,遮光膜1 5 5不限 於金屬膜。舉例而言,可以使用添加黑顔料的樹脂。 由電極154、發光層152、及電極153的重疊形成發光 元件144。爲了防止氧、氫、濕氣、二氧化碳、等等進入 -45- 201230341 發光元件1 44,可以形成保護膜以覆蓋遮光膜1 5 5和分隔壁 128。關於保護膜,可以形成氮化矽膜、氮氧化矽膜、 DLC膜、等等》 在圖6B中所示的發光元件144的情形中,作爲陰極的 電極154的厚度小至足以使光透射。此外,在電極154之下 形成具有透光性的電極108。此外,形成遮光膜155以覆蓋 作爲陽極的電極153。 因此,如箭頭所示,光從圖6B中所示的發光元件144 發射朝向電極154側。圖6B中所示的發光元件144是具有底 部發光結構的發光元件。 雖然圖6B中所示的發光元件是具有頂部發光結構的發 光元件’但是,根據本施例,發光顯示裝置的孔徑比可以 增加。此外,根據本實施例,電晶體1 4 2的開啓狀態電流 最佳化’以及,可以有利地使用根據本實施例的發光顯示 裝置。 圖6C顯v具有雙發光結構的發光元件144。 在圖6C中,如同圖6B中一般,使用上述具有透光性 的導體材料以形成電連接至像素136中的電晶體142 (氧化 物半導體電晶體100)之電極108。 在圖6C中所示的發光元件144中,如同圖6B中一般, 在具有透光性的電極108上形成作爲發光元件144的陰極之 電極154’發光層152和作爲陽極的電極153依序地堆疊於 電極154上。 關於作爲陰極的電極154,如同圖6A中所示的電極 -46- 201230341 107中一般’可以使用各式各樣的材料,只要其是具有低 功函數的導體材料即可。注意,電極154形成爲具有能使 光透射的厚度(較佳地約5nm至30nm)。舉例而言,使用 具有20 nm厚度的鋁膜作爲電極154。 由電極154、發光層152、及電極153的重疊形成發光 元件144。爲了防止氧 '氫、濕氣、二氧化碳、等等進入 發光元件144,可以形成保護膜以覆蓋電極153和分隔壁 128。關於保護膜’可以形成氮化矽膜、氮氧化矽膜、 DLC膜、等等。 在圖6C中所示的發光元件144的情形中,作爲陰極的 電極154的厚度小至足以使光透射。此外,在電極154之下 形成具有透光性的電極108。此外,也使用具有透光性的 導體材料來形成作爲陽極的電極153。 因此,如箭頭所示,光從圖6C中所示的發光元件144 發射朝向電極154側及電極153側等二側。圖6C中所示的發 光元件1 44是具有底部發光結構的發光元件。 此外,較佳的是以具有高氣密性及小排氣性的覆蓋材 料或保護膜(例如接合膜或紫外光可固化樹脂膜)來封裝 (密封的)如此形成的發光元件1 44,以致於發光元件1 44 不會曝露至外部空氣。 注意,雖然此處以有機EL元件作爲發光元件144來說 明,但是,也可以設置無機EL元件作爲發光元件144。 此外,假使需要時,氧化物半導體電晶體1 00可以設 有用於屏蔽LDffg 109的遮光膜或是用於屏蔽整個氧化物半 201230341 導體電晶體100的遮光膜。此遮光膜可以增進光取出效率 <顯示面板〉 圖7A及7B是上視圖及剖面視圖’顯示本實施例的顯 示裝置之一模式的顯示面板。圖7B相當於圖7A的C-C1剖 面視圖。 密封材料162設置成圍繞形成於第一基底1〇1上的像素 部1 3 1、閘極驅動器1 3 2 a、閘極驅動器1 3 2 b、源極驅動器 134a、以及源極驅動器134b。此外,第二基底161設置在 像素部131、閘極驅動器132a、閘極驅動器132b、源極驅 動器134a、及源極驅動器134b上。像素部131、閘極驅動 器132a、閘極驅動器132b、源極驅動器134a、以及源極驅 動器134b與塡充物169 —起由第一基底101、第二基底161 、及密封材料162密封。 關於第一基底1 0 1上的像素部1 3 1中使用的電晶體,以 上述方式,使用參考圖1A及1B以及圖2B及2C中所述的氧 化物半導體電晶體100 » 藉由使用具有L^f區109的氧化物半導體電晶體1〇〇作 爲像素部1 3 1中使用的電晶體,可以降低像素部1 3 1中使用 的電晶體的開啓狀態電流,卻不增加佔據面積。 在氧化物半導體電晶體100用於像素部131中的顯示面 板中,可以抑制顯示面板的孔徑比。 關於閘極驅動器132a、閘極驅動器132b、源極驅動器 201230341 134a、及源極驅動器134b中使用的電晶體,以上述方式, 使用參考圖2A及2C所述的氧化物半導體電晶體1 10。 因此,取得顯示面板,其中,在相同基底1 0 1上,在 像素部1 3 1中使用開啓狀態電流低的氧化物半導體電晶體 1〇〇以及在閘極驅動器132a、閘極驅動器132b、源極驅動 器134a、以及源極驅動器134b中使用開啓狀態電流高的氧 化物半導體電晶體110。因此,顯示面板的製造步驟減少 並因而降低製造成本。 訊號及電位經由可撓印刷電路(FPC ) 167a和可撓印 刷電路(FPC ) 167b而供應至閘極驅動器132a、閘極驅動 器132b、源極驅動器134a、以及源極驅動器134b。 關於圖7B中所示的顯示面板的發光元件144,使用圖 6 A中所示具有頂部發光結構的發光元件。在顯示面板中 ’由與電極107相同的導體膜形成連接端165,由與包含於 發光元件144中的電極153相同的導體膜形成佈線166。 注意’不侷限於圖6 A中所示的具有頂部發光結構的 發光元件’可以使用圖6B中所示的具有底部發光結構的發 光元件或是圖6C中所示的具有雙發光結構的發光元件作爲 發光元件144。 在圖7B中所示的顯示面板中使用具有圖6B中所示的 具有底部發光結構的發光元件之情形中,與電極1 〇 8或電 極154相同的導體膜可以用於連接端165以及與電極15 3相 同的導體膜可以用於佈線丨66。 在圖7B中所示的顯示面板中使用具有圖6(:中所示的 -49- 201230341 具有雙發光結構的發光元件之情形中’與電極108或電極 154相同的導體膜可以用於連接端165以及與電極153相同 的導體膜可以用於佈線1 66。 連接端165經由各向異性導體膜168而電連接至包含於 FPC 1 67a中的端子。 在圖6A中所示的具有頂部發光結構的發光元件或圖 6C中所示的具有雙發光結構的發光元件作爲發光元件144 之情形中,位於從發光元件144取出光的方向上的第二基 底1 6 1需要具有透光性。在該情形中’例如玻璃板、塑膠 板、聚酯膜、或丙烯酸膜等透光材料用於第二基底161。 關於塡充物1 69,除了例如氮或氬等惰性氣體之外, 也可以使用紫外光可固化樹脂或熱固樹脂。舉例而言,可 以使用聚氯乙烯(PVC )、丙烯酸樹脂、聚醯亞胺、環氧 樹脂、聚矽氧樹脂、聚乙烯丁醛(PVB )、或乙烯乙酸乙 烯酯(EVA)。在本實施例中,以氮用於塡充物169。 在需要時,可以在發光元件144的發光表面之上適當 地設置例如極化板、圓形極化板(包含橢圓形極化板)、 延遲板(四分之一波板或半波板)、或濾光器的光學膜。 此外,極化板或圓形極化板可以設有抗反射膜。舉例而言 ’執行抗眩光處理,藉由表面之上的凸部來將反射光散光 以致降低眩光。 根據本.實施例,如上所述般取得抑制開啓狀態電流降 低及佔據面積增加的氧化物半導體電晶體。 此外’根據本實施例,在顯示裝置的像素中使用開啓 -50- 201230341 電流降低的氧化物半導體電晶體,因而抑制顯示裝置的孔 徑比降低。 根據本實施例,在同一基底上製造開啓狀態電流低的 氧化物半導體電晶體及開啓狀態電流高的氧化物半導體電 晶體。 此外,根據本實施例,取得顯示裝置,其中,在相同 基底上,在像素中使用開啓狀態電流低的氧化物半導體電 晶體及在驅動電路中使用開啓狀態電流高的氧化物半導體 電晶體。 [實例1] 在本實例中,說明在通道長度方向上1^^區109的長度 F改變的情形中氧化物半導體電晶體的特徵變化。更具體 而言,說明閘極-源極電壓Vgs相對於汲極電流Id特徵( 於下也稱爲「Vgs-Id特徵」)對長度F的相依性。 圖8顯示長度F改變的情形中氧化物半導體電晶體的 Vgs-Id。關於本實例的氧化物半導體電晶體,使用上述實 施例中所述的氧化物半導體電晶體1 00。此外,長度F爲 Ομιη,亦即Lw區不存在之氧化物半導體鼋晶體具有與上 述實施例中的氧化物半導體電晶體1 1 0相同的結構。注意 ,在本實例中,使用氧化銦、氧化鎵、及氧化鋅(銦鎵鋅 氧化物:IGZO )形成的氧化物作爲氧化物半導體電晶體 100中的氧化物半導體膜104的材料以及氧化物半導體電晶 體110中的氧化物半導體膜114的材料。 -51 - 201230341 本實例中測量的多個氧化物半導體電晶體具有彼此不 同的通道長度L以及不同的通道寬度W。汲極電流Id視通 道長度L及通道寬度W而變。因此’在本實例中’汲極電 極Id根據通道長度L對通道寬度W的比例而歸一化。 [。^區不存在的氧化物半導體電晶體稱爲電晶體1,電 晶體1的通道長度L稱爲通道長度L!,以及,電晶體1的通 道寬度W稱爲W!。 在通道長度方向上Lw區109的長度F爲3μιη的氧化物 半導體電晶體稱爲電晶體2。電晶體2的通道長度L稱爲通 道長度L2,以及,電晶體2的通道寬度W稱爲W2,以及, 電晶體2的測量到的汲極電流Id稱爲Id2。類似地,在通道 長度方向上長度F爲1〇μιη的氧化物半導體電晶體稱爲電晶 體3,電晶體3的通道長度L、通道寬度W、及測量到的汲 極電極Id分別稱爲通道長度L3、通道寬度W3、以及汲極電 流Id3(請參見表1)。 [表1]
通道長度L 通道寬度W F 汲極電流Id 名稱 長度 長度 長度 測量到 歸一化 (μηι) (μηι) (μηι) 的Id 的Id 電晶體1 L, 20 Wl 10 0 電晶體2 U 9 w2 11 3 Id2 Id2' 電晶體3 U 21 w3 11 15 Id3 W 電晶體2的汲極電流id2以及電晶體3的汲極電流Id3根 據Li/W,比例而歸一化,Li/W,比例是電晶體1的通道寬度 201230341
Wia電晶體1的通道長度1^之比例。 關於電晶體2,測量到的汲極電流Id稱爲汲極電極Id2 ’以及歸一化的汲極電流稱爲汲極電流I d 2 '。當測量到的 汲極電流Id2根據LWI比例而歸一化時,滿足公式id2,: Id2 = W2/L2: W"Li。因此’滿足公式 Id2' = id2x(W2/L2) X (I^/W!)。關於電晶體3,執行類似的歸一化(請參見表 1 ) 0 圖8顯示電晶體1的vgs-ld特徵、電晶體2的歸一化Vgs-Id特徵、以及電晶體3的歸一化Vgs-Id特徵。在圖8中,點 虛線表Tpc電晶體1的Vgs-Id特徵’長短父錯的虛線表示電晶 體2的Vgs-Id特徵、實線表示電晶體3的Vgs-Id特徵。 如圖8所示,隨著通道長度方向上的Lw區109的長度F 愈長,歸一化的汲極電流Id’愈低》 因此’根據本實例,能夠確認藉由1^^區1 09的存在而 降低開啓狀態電流的效果。 因此’根據本發明的一實施例,能夠提供開啓狀態電 流降低但不增加佔據面積之氧化物半導體電晶體。 此外,根據本發明的一實施例,在像素中使用開啓狀 態電流降低的氧化物半導體電晶體但不降低孔徑比。 再者’根據本發明的一實施例,在同一基底上製造開 啓狀態電流低的氧化物半導體電晶體以及開啓狀態電流高 的氧化物半導體電晶體。 藉由在同一基底上製造開啓狀態電流低的氧化物半導 體電晶體以及開啓狀態電流高的氧化物半導體電晶體,可 -53- 201230341 以降低氧化物半導體電晶體的製造步驟數目且製造成本因 而較低》 根據本發明的一實施例,提供顯示裝置,其中,在同 一基底上,開啓狀態電流低的氧化物半導體電晶體用於像 素中以及開啓狀態電流高的氧化物半導體電晶體用於驅動 電路中。 在像素中製造開啓狀態電流低的氧化物半導體電晶體 以及在驅動電路中製造開啓狀態電流高的氧化物半導體電 晶體,可以降低顯示裝置的製造步驟數目且製造成本因而 更低。 本申請案根據2010年9月15日向日本專利局申請的日 本專利申請序號20 1 0-207009之申請案,其內容於此一倂 列入參考。 【圖式簡單說明】 在附圖中, 圖1 A是半導體裝置的上視圖,圖1B是其剖面視圖; 圖2A及2B是半導體裝置的上視圖,圖2C是其剖面視 圖; 圖3 A至3 C是剖面視圖,顯示半導體裝置的製程; 圖4 A至4 C是剖面視圖,顯示半導體裝置的製程: 圖5 A是顯示裝置的方塊圖,圖5B是像素的電路圖; 圖6A至6C是顯示裝置的剖面視圖: 圖7 A是顯示面板的上視圖,圖7 B是其剖面視圖; 201230341 圖8顯示氧化物半導體電晶體的Vgs-圖9 A及9B顯示通道長度彼此不同白
圖10A及10B是半導體裝置的上視圖 視圖;
Id特徵曲線; 勺電晶體的特徵曲 ,圖10C是其剖面 ) :及 圖1 1 A至1 1 E顯示氧化物材料的結構 圖UA至UC顯示氧化物材料的結構 圖UA至UC顯示氧化物材料的 」稻構 【主要元件符號說明】 100:氧化物半導體電晶體 101 :基底 1 0 2 a :閘極電極 102b :閘極電極 104 :氧化物半導體膜 1 0 5 a :電極 1 05b :電極 1 07 :電極 I 0 8 :電極 10 9· L 〇 f f 區 II 〇 :氧化物半導體電晶體 11 2 :閘極電極 11 4 :氧化物半導體膜 1 15a :電極 ,55、 201230341 115b:電極 123 :閘極絕緣膜 124 :氧化物半導體膜 125 :導體膜 1 2 6 :絕緣膜 1 2 7 :絕緣膜 1 2 8 :分隔壁 1 3 1 :像素部 1 3 2 a :閘極驅動器 1 3 2 b :閘極驅動器 1 3 3 :閘極線 1 3 4 :源極驅動器 134a :源極驅動器 1 3 4 b :源極驅動器 1 3 5 ·源極線 1 3 6 :像素 1 3 7 :電源線 1 4 1 :電晶體 142 :電晶體 1 43 :電容器 144 :發光元件 152 :發光層 1 53 :電極 1 54 :電極 -56- 201230341 1 5 5 :遮光膜 1 6 1 :基底 162 :密封材料 1 6 5 :連接端 1 6 6 :佈線 167a :可撓印刷電路 1 6 7 b :可撓印刷電路 1 6 8 :各向異性導體膜 1 6 9 :塡充物 -57
Claims (1)
- 201230341 七、申請專利範圍: 1.—種半導體裝置,包括: 在絕緣表面之上形成爲彼此分隔的第一閘極電極和第 二閘極電極; 氧化物半導體膜,包含與該第一閘極電極重疊而以閘 極絕緣膜介於其間的區域、與該第二閘極電極重疊而以該 閘極絕緣膜介於其間的區域、以及既未與該第一閘極電極 重疊也未與該第二閘極電極重疊的區域; 與部份該第一閘極電極及部份該氧化物半導體膜重疊 的源極電極和汲極電極中之一; 與部份該第二閘極電極及部份該氧化物半導體膜重疊 的該源極電極和該汲極電極中之另一者;以及 絕緣膜,覆蓋該閘極絕緣膜、該第一閘極電極、該第 二閘極電極、該氧化物半導體膜、該源極電極、和該汲極 電極,該絕緣膜直接接觸該氧化物半導體膜。 2 ·如申請專利範圍第1項之半導體裝置,其中,該源 極電極和該汲極電極包含選自鋁、鉻、鉬、鈦、鉬、及鎢 之金屬。 3. 如申請專利範圍第1項之半導體裝置,其中,該氧 化物半導體膜包含銦、鎵、及鋅。 4. 一種半導體裝置,包括: 在絕緣表面之上的第一電晶體,包含: 在該絕緣表面之上形成爲彼此分隔的第一閘極電 極和第二閘極電極; S -58- 201230341 第一氧化物半導體膜’包含與該第一閘極電極重 疊而以閘極絕緣膜介於其間的區域、與該第二閘極電極重 疊而以該閘極絕緣膜介於其間的區域'以及既未與該第一 閘極電極重疊也未與該第二閘極電極重疊的區域; 與部份該第一閘極電極及部份該第一氧化物半導 體膜重疊的第一源極電極和第一汲極電極中之一; 與部份該第二閘極電極及部份該第一氧化物半導 體膜重疊的該第一源極電極和該第一汲極電極中之另一者 :以及 絕緣膜,覆蓋該閘極絕緣膜、該第一閘極電極、 該第二閘極電極、該第一氧化物半導體膜、該第一源極電 極、和該第一汲極電極,該絕緣膜直接接觸該第一氧化物 半導體膜,以及 在該絕緣表面之上的第二電晶體,包含: 在該絕緣表面之上的第三閘極電極; 第二氧化物半導體膜,與該第三閘極電極重疊而 以該閘極絕緣膜介於其間; 與部份該第三閘極電極及部份該第二氧化物半導 體膜重疊的第二源極電極、以及與部份該第三閘極電極及 部份該第二氧化物半導體膜重疊的第二汲極電極;以及 該絕緣膜,覆蓋該閘極絕緣膜、該第三閘極電極 、該第二氧化物半導體膜、該第二源極電極、和該第二汲 極電極,該絕緣膜直接接觸該第二氧化物半導體膜。 5 .如申請專利範圍第4項之半導體裝置,其中,該第 -59- 201230341 一源極電極、該第一汲極電極、該第二源極電極、和該第 二汲極電極包含選自鋁、鉻、鉅、鈦、鉬、及鎢之金屬。 6 ·如申請專利範圍第4項之半導體裝置,其中,該第 一氧化物半導體膜及該第二氧化物半導體膜包含銦、鎵、 及鋅。 7.—種顯示裝置,包括: 在絕緣表面之上用於驅動像素部的驅動電路;以及 在該絕緣表面之上之包含眾多像素的像素部,該眾多 像素中的每一像素均包含: 發光元件; 用於控制電流控制元件的開/關之切換元件;及 用於控制該發光元件的電流之電流控制元件,該 電流控制元件包含: 在該絕緣表面之上形成爲彼此分隔的第一閘 極電極和第二間極電極; 氧化物半導體膜,包含與該第一閘極電極重 疊而以閘極絕緣膜介於其間的區域、與該第二閘極電極重 疊而以該閘極絕緣膜介於其間的區域、以及既未與該第一 閘極電極重疊也未與該第二閘極電極重疊的區域: 與部份該第一閘極電極及部份該氧化物半導 體膜重疊的源極電極和汲極電極中之一; 與部份該第二閘極電極及部份該氧化物半導 體膜重疊的該源極電極和該汲極電極中之另一者;以及, 絕緣膜,覆蓋該閘極絕緣膜、該第一閘極電 5 -60- 201230341 極、該第二閘極電極、該氧化物半導體膜、該源極電極、 和該汲極電極,該絕緣膜直接接觸該氧化物半導體膜。 8. 如申請專利範圍第7項之顯示裝置,其中,該源極 電極和該汲極電極包含選自銘、銘、鉬、鈦、|目、及纟|之 金屬。 9. 如申請專利範圍第7項之顯示裝置,其中,該氧化 物半導體膜包含銦、鎵、及鋅。 10. 如申請專利範圍第7項之顯示裝置,其中,該驅動 電路是源極驅動器或閘極驅動器。 11. 一種顯示裝置,包括: 在絕緣表面之上包含眾多像素的像素部,該眾多像素 中的每一像素均包含第一電晶體,第一電晶體包含: 在該絕緣表面之上形成爲彼此分隔的第一閘極電 極和第二閘極電極; 第一氧化物半導體膜,包含與該第一閘極電極重 疊而以閘極絕緣膜介於其間的區域、與該第二閘極電極重 疊而以該閘極絕緣膜介於其間的區域、以及既未與該第一 閘極電極重疊也未與該第二閘極電極重疊的區域; 與部份該第一閘極電極及部份該第一氧化物半導 體膜重疊的第一源極電極和第一汲極電極中之一; 與部份該第二閘極電極及部份該第一氧化物半導 體膜重疊的該第一源極電極和該第一汲極電極中之另一者 ;以及, 絕緣膜,覆蓋該閘極絕緣膜、該第一閘極電極、 -61 - 201230341 該第二閘極電極、該第一氧化物半導體膜、該第一源極電 極、和該第一汲極電極,該絕緣膜直接接觸該第一氧化物 半導體膜,以及 在該絕緣表面之上用於驅動該像素部的驅動電路,該 驅動電路包含第二電晶體,該第二電晶體包含: 在該絕緣表面之上的第三閘極電極; 第二氧化物半導體膜,與該第三閘極電極重疊而 以該閘極絕緣膜介於其間; 第二源極電極,與部份該第三閘極電極及部份該 第二氧化物半導體膜重疊的第二源極電極、以及與部份該 第三閘極電極及部份該第二氧化物半導體膜重疊的第二汲 極電極;以及, 絕緣膜,覆蓋該閘極絕緣膜、該第三閘極電極、 該第二氧化物半導體膜、該第二源極電極、和該第二汲極 電極,該絕緣膜直接接觸該第二氧化物半導體膜。 12. 如申請專利範圍第11項之顯示裝置,其中,該第 一源極電極、該第一汲極電極、該第二源極電極、和該第 二汲極電極包含選自鋁、鉻、钽、鈦、鉬、及鎢之金屬》 13. 如申請專利範圍第11項之顯示裝置,其中,該第 一氧化物半導體膜及該第二氧化物半導體膜包含銦、鎵、 及辞。 1 4 .如申請專利範圍第1 1項之顯示裝置,其中,該驅 動電路是源極驅動器或閘極驅動器。 15. —種顯示裝置,包括: -62- 201230341 在絕緣表面之上之包含眾多像素的像素部,該眾多像 素中的每一像素均包含: 發光元件: 用於控制電流控制元件的開/關之切換元件;及 用於控制該發光元件的電流之該電流控制元件, 該電流控制元件包含: 在該絕緣表面之上形成爲彼此分隔的第一閘 極電極和第二閘極電極; 第一氧化物半導體膜,包含與該第一閘極電 極重疊而以該閘極絕緣膜介於其間的區域、與該第二閘極 電極重疊而以該閘極絕緣膜介於其間的區域、以及既未與 該第一閘極電極重疊也未與該第二閘極電極重疊的區域; 與部份該第一閘極電極及部份該第一氧化物 半導體膜重疊的第一源極電極和第一汲極電極中之一; 與部份該第二閘極電極及部份該第一氧化物 半導體膜重疊的第一源極電極和第一汲極電極中之另一者 ;以及, 絕緣膜,覆蓋該閘極絕緣膜、該第一閘極電 極、該第二閘極電極、該第一氧化物半導體膜、該第一源 極電極、和該第一汲極電極,該絕緣膜直接接觸該第一氧 化物半導體膜,以及, 在該絕緣表面之上用於驅動該像素部的驅動電路,該 驅動電路包含電晶體,該電晶體包含: 在該絕緣表面之上的第三閘極電極; -63- 201230341 第二氧化物半導體膜,與該第三閘極電極重疊而 以該閘極絕緣膜介於其間; 第二源極電極,與部份該第三閘極電極及部份該 第二氧化物半導體膜重疊的第二源極電極、以及與部份該 第三閘極電極及部份該第二氧化物半導體膜重疊的第二汲 極電極;以及 該絕緣膜,覆蓋該閘極絕緣膜、該第三閘極電極 、該第二氧化物半導體膜、該第二源極電極、和該第二汲 極電極,該絕緣膜直接接觸該第二氧化物半導體膜。 16. 如申請專利範圍第15項之顯示裝置,其中,該第 一源極電極、該第一汲極電極、該第二源極電極、和該第 二汲極電極包含選自鋁、鉻、鉅、鈦、鉬、及鎢之金屬。 17. 如申請專利範圍第15項之顯示裝置,其中,該第 一氧化物半導體膜及該第二氧化物半導體膜包含銦、鎵、 及鋅。 18. 如申請專利範圍第15項之顯示裝置,其中,該驅 動電路是源極驅動§&或聞極驅動器。 -64 -
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010207009 | 2010-09-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201230341A true TW201230341A (en) | 2012-07-16 |
| TWI573279B TWI573279B (zh) | 2017-03-01 |
Family
ID=45805764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100133015A TWI573279B (zh) | 2010-09-15 | 2011-09-14 | 半導體裝置及顯示裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8405092B2 (zh) |
| JP (4) | JP5869811B2 (zh) |
| KR (2) | KR20140054465A (zh) |
| TW (1) | TWI573279B (zh) |
| WO (1) | WO2012035984A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9298057B2 (en) | 2012-07-20 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| US9917110B2 (en) | 2014-03-14 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI621270B (zh) * | 2013-02-07 | 2018-04-11 | 群創光電股份有限公司 | 薄膜電晶體元件與薄膜電晶體顯示裝置 |
| US12057459B2 (en) | 2014-02-07 | 2024-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9087744B2 (en) * | 2010-11-05 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving transistor |
| JP6076617B2 (ja) * | 2011-05-13 | 2017-02-08 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2013251255A (ja) * | 2012-05-04 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法 |
| TWI644434B (zh) * | 2013-04-29 | 2018-12-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR102269460B1 (ko) | 2013-06-27 | 2021-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP6410496B2 (ja) | 2013-07-31 | 2018-10-24 | 株式会社半導体エネルギー研究所 | マルチゲート構造のトランジスタ |
| CN105742294B (zh) * | 2016-03-23 | 2019-01-15 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN109478514A (zh) | 2016-07-26 | 2019-03-15 | 株式会社半导体能源研究所 | 半导体装置 |
| WO2018138619A1 (en) | 2017-01-30 | 2018-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP7183061B2 (ja) * | 2019-01-31 | 2022-12-05 | 株式会社ジャパンディスプレイ | 表示装置及びトランジスタ |
Family Cites Families (150)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| US4907041A (en) * | 1988-09-16 | 1990-03-06 | Xerox Corporation | Intra-gate offset high voltage thin film transistor with misalignment immunity |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3395259B2 (ja) * | 1993-07-07 | 2003-04-07 | セイコーエプソン株式会社 | 半導体装置 |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| KR100306801B1 (ko) * | 1998-06-25 | 2002-05-13 | 박종섭 | 박막트랜지스터및그의제조방법 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| US7022556B1 (en) * | 1998-11-11 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Exposure device, exposure method and method of manufacturing semiconductor device |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| JP2000214800A (ja) * | 1999-01-20 | 2000-08-04 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
| US6506635B1 (en) * | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
| JP2001196594A (ja) | 1999-08-31 | 2001-07-19 | Fujitsu Ltd | 薄膜トランジスタ、液晶表示用基板及びその製造方法 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2002072963A (ja) * | 2000-06-12 | 2002-03-12 | Semiconductor Energy Lab Co Ltd | 発光モジュールおよびその駆動方法並びに光センサ |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP4678933B2 (ja) * | 2000-11-07 | 2011-04-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP4310076B2 (ja) * | 2001-05-31 | 2009-08-05 | キヤノン株式会社 | 結晶性薄膜の製造方法 |
| JP2005322935A (ja) | 2001-06-01 | 2005-11-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003229578A (ja) * | 2001-06-01 | 2003-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置およびその作製方法 |
| US6897477B2 (en) | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| KR100980008B1 (ko) * | 2002-01-02 | 2010-09-03 | 삼성전자주식회사 | 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법 |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
| US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4314843B2 (ja) * | 2003-03-05 | 2009-08-19 | カシオ計算機株式会社 | 画像読取装置及び個人認証システム |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP2004296963A (ja) * | 2003-03-28 | 2004-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| JP4748954B2 (ja) * | 2003-07-14 | 2011-08-17 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP4112527B2 (ja) * | 2003-07-14 | 2008-07-02 | 株式会社半導体エネルギー研究所 | システムオンパネル型の発光装置の作製方法 |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US7268485B2 (en) * | 2003-10-07 | 2007-09-11 | Eastman Kodak Company | White-emitting microcavity OLED device |
| KR100987859B1 (ko) * | 2003-11-03 | 2010-10-13 | 엘지디스플레이 주식회사 | 다결정실리콘 액정표시소자 및 그 제조방법 |
| KR100585410B1 (ko) * | 2003-11-11 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법 |
| JP4588312B2 (ja) * | 2003-12-02 | 2010-12-01 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| JP4566575B2 (ja) * | 2004-02-13 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR100603835B1 (ko) * | 2004-05-24 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치용 어레이 기판 |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| RU2358354C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Светоизлучающее устройство |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| EP1815530B1 (en) | 2004-11-10 | 2021-02-17 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| KR100998527B1 (ko) | 2004-11-10 | 2010-12-07 | 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 | 비정질 산화물 및 전계 효과 트랜지스터 |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7582904B2 (en) * | 2004-11-26 | 2009-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and method for manufacturing thereof, and television device |
| KR101086487B1 (ko) * | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI481024B (zh) | 2005-01-28 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| KR100731750B1 (ko) * | 2005-06-23 | 2007-06-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법 |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101577231B (zh) | 2005-11-15 | 2013-01-02 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| JP2008134625A (ja) * | 2006-10-26 | 2008-06-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、表示装置及び電子機器 |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
| JP4755143B2 (ja) * | 2007-06-05 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI412125B (zh) * | 2007-07-17 | 2013-10-11 | Creator Technology Bv | 電子元件及電子元件之製法 |
| US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
| TWI491048B (zh) * | 2008-07-31 | 2015-07-01 | Semiconductor Energy Lab | 半導體裝置 |
| TWI770659B (zh) | 2008-07-31 | 2022-07-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| JP5627071B2 (ja) * | 2008-09-01 | 2014-11-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| KR101529575B1 (ko) * | 2008-09-10 | 2015-06-29 | 삼성전자주식회사 | 트랜지스터, 이를 포함하는 인버터 및 이들의 제조방법 |
| WO2010032386A1 (ja) * | 2008-09-17 | 2010-03-25 | シャープ株式会社 | 半導体装置 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| KR101291384B1 (ko) | 2008-11-21 | 2013-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20100075195A (ko) * | 2008-12-24 | 2010-07-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US8383470B2 (en) * | 2008-12-25 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor (TFT) having a protective layer and manufacturing method thereof |
| KR101648927B1 (ko) * | 2009-01-16 | 2016-08-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP5663214B2 (ja) * | 2009-07-03 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TWI634642B (zh) * | 2009-08-07 | 2018-09-01 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| WO2011027656A1 (en) * | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101979327B1 (ko) * | 2009-09-16 | 2019-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 이의 제조 방법 |
| WO2011034012A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
| EP3540772A1 (en) | 2009-09-16 | 2019-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
-
2011
- 2011-08-25 KR KR1020147010616A patent/KR20140054465A/ko not_active Ceased
- 2011-08-25 KR KR1020137009088A patent/KR101426515B1/ko not_active Expired - Fee Related
- 2011-08-25 WO PCT/JP2011/069855 patent/WO2012035984A1/en not_active Ceased
- 2011-09-09 US US13/228,495 patent/US8405092B2/en active Active
- 2011-09-12 JP JP2011198077A patent/JP5869811B2/ja active Active
- 2011-09-14 TW TW100133015A patent/TWI573279B/zh not_active IP Right Cessation
-
2013
- 2013-02-26 US US13/777,106 patent/US8884302B2/en not_active Expired - Fee Related
-
2016
- 2016-01-08 JP JP2016002350A patent/JP2016119482A/ja not_active Withdrawn
-
2017
- 2017-09-06 JP JP2017171089A patent/JP6509978B2/ja not_active Expired - Fee Related
-
2019
- 2019-04-03 JP JP2019071244A patent/JP2019165228A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI718580B (zh) * | 2012-07-20 | 2021-02-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| US11531243B2 (en) | 2012-07-20 | 2022-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| TWI883446B (zh) * | 2012-07-20 | 2025-05-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| TWI666497B (zh) * | 2012-07-20 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| TWI666499B (zh) * | 2012-07-20 | 2019-07-21 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| TWI679480B (zh) * | 2012-07-20 | 2019-12-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| US10514579B2 (en) | 2012-07-20 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| US10514580B2 (en) | 2012-07-20 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| US12210257B2 (en) | 2012-07-20 | 2025-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| US9298057B2 (en) | 2012-07-20 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| US11209710B2 (en) | 2012-07-20 | 2021-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| TWI804808B (zh) * | 2012-07-20 | 2023-06-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置及具有該顯示裝置的電子裝置 |
| US11899328B2 (en) | 2012-07-20 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the display device |
| TWI621270B (zh) * | 2013-02-07 | 2018-04-11 | 群創光電股份有限公司 | 薄膜電晶體元件與薄膜電晶體顯示裝置 |
| US12057459B2 (en) | 2014-02-07 | 2024-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI867595B (zh) * | 2014-02-07 | 2024-12-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI913027B (zh) * | 2014-02-07 | 2026-01-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US9917110B2 (en) | 2014-03-14 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US8405092B2 (en) | 2013-03-26 |
| JP6509978B2 (ja) | 2019-05-08 |
| JP2012084864A (ja) | 2012-04-26 |
| TWI573279B (zh) | 2017-03-01 |
| KR20140054465A (ko) | 2014-05-08 |
| WO2012035984A1 (en) | 2012-03-22 |
| JP5869811B2 (ja) | 2016-02-24 |
| US20120061666A1 (en) | 2012-03-15 |
| JP2019165228A (ja) | 2019-09-26 |
| JP2018029188A (ja) | 2018-02-22 |
| KR101426515B1 (ko) | 2014-08-05 |
| US8884302B2 (en) | 2014-11-11 |
| JP2016119482A (ja) | 2016-06-30 |
| US20130168670A1 (en) | 2013-07-04 |
| KR20130105856A (ko) | 2013-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201230341A (en) | Semiconductor device and display device | |
| JP7672475B2 (ja) | 表示装置 | |
| JP7550278B2 (ja) | 表示装置 | |
| JP7602679B2 (ja) | 半導体装置 | |
| JP7214031B2 (ja) | 発光装置 | |
| KR102322732B1 (ko) | 산화물 반도체막 및 반도체 장치 | |
| TWI476915B (zh) | 半導體裝置及其製造方法 | |
| TWI575663B (zh) | 半導體裝置 | |
| CN101523610B (zh) | 薄膜晶体管及其制造方法以及显示装置 | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| TWI608623B (zh) | 電晶體及半導體裝置 | |
| TW200845397A (en) | Thin-film transistor and method of manufacturing same | |
| TW201140844A (en) | Semiconductor device and manufacturing method thereof | |
| TW201030967A (en) | Organic light emitting display device and method of manufacturing the same | |
| TW201427011A (zh) | 半導體裝置 | |
| JP2017011173A (ja) | 多層構成の薄膜トランジスタ及びその製造方法並びにアクティブマトリクス駆動ディスプレイ | |
| KR20130060123A (ko) | 스퍼터링 타깃의 제조 방법 및 반도체 장치의 제작 방법 | |
| KR20110080118A (ko) | 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |