TW201241978A - Flip chip device - Google Patents

Flip chip device Download PDF

Info

Publication number
TW201241978A
TW201241978A TW100111956A TW100111956A TW201241978A TW 201241978 A TW201241978 A TW 201241978A TW 100111956 A TW100111956 A TW 100111956A TW 100111956 A TW100111956 A TW 100111956A TW 201241978 A TW201241978 A TW 201241978A
Authority
TW
Taiwan
Prior art keywords
substrate
dielectric layer
flip chip
chip device
bump
Prior art date
Application number
TW100111956A
Other languages
English (en)
Inventor
Ching-Long Hsu
Chih-Chao Wang
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW100111956A priority Critical patent/TW201241978A/zh
Priority to CN2011102195104A priority patent/CN102738088A/zh
Publication of TW201241978A publication Critical patent/TW201241978A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Description

201241978 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種覆晶裝置,特別是關於一種具有介質 層之覆晶裝置》 【先前技術】 在應用覆晶(COG)技術的顯示裝置中,透明基板的電極 端子係與驅動1C連接而驅動顯示裝置。覆晶技術通常是指 1C晶片(如驅動1C)可直接與透明基板連接而無需其他類似 撓性電路(Flexible Printed Circuit)的元件。通常電極端子 可傳輸自1C晶片的訊號至透明基板的電極,而使透明基板 的電極可驅動顯示裝置。1C晶片的接觸墊係透過凸塊連接 電極端子並輸出訊號而驅動顯示裝置。 隨著近年來電子機器裝置(電子裝置)小型化、薄型化之 發展’半導體元件中更高密度封裝技術的需求很大。目前 使用引線架以封裝半導體裝置之方法已無法迎合高密度封 裝之需求。此外’在諸多用以接合半導體元件之晶粒黏接 材料中,以使用樹脂糊膠為主之方法係為目前之主流。 由於覆晶封裝技術係將半導體元件封裝在最小面積内, 可與目前小尺寸高密度之電子機器裝置之發展相呼應,故 頗受曝目。該覆晶封裝所用之半導體元件之鋁電極上形成 有凸塊’且該凸塊係與電路基板上之配線電性連接。至於 凸塊之組成,主要是使用焊錫,且該焊錫凸塊係形成在鋁 電極端子上’而該鋁電極端子則曝露且藉由層積或電鍍而 電性連接於晶片之内部配線。 201241978 如果此種以覆晶連接方式之半導體裝置係以如此方式來 處理,則用以連接之電極端子會曝露於大氣,若經歷例如 迴焊(solder reflow)步驟等後續製程之受熱歷程 history)中’會有巨大應力作用於凸塊之連接部,因為晶片 與基板之熱膨服係數差異甚大,而產生封裝可靠性方面的 問題》 ,為解決此問題,75採用-種方法,係在凸塊連接於基板 後,用樹脂糊膠或黏合膜填入半導體元件與基板間之間 隙,然後使之可硬化並固定,而將半導體元件敎:減 板上,以改善連接部之可靠性。 -般而言m封裝之半導體元件具有許多電極端 子’且因電路設計上的問題’該等電極端子係配設在半導 體元件周圍。因此’在填充樹脂糊膠時,如果利用毛細管 現象將液態樹脂從該等半導體元件之兩電極間之間隙注 入’則樹脂不能充分擴散,很容易產生未填充部份,而導 致各種操作上之缺失,例如半導體元件之動作容易不穩 定、及耐座可靠性很低的問題。而且,當晶片尺寸更小時, 基板會因溢流之液態樹脂而污毕 T采 冋時,當電極間距很窄 時’樹脂不容易注入。此外,* & α + 卜在覆日日連接式半導體元件内 填入樹脂,要花太長時間,B U , 疋故不利於固化步驟的量產問 題。 囚此在榎晶接合技術中, 、方性導電接合(anisotropic conductive bonding)是政由 ,、 種重要且不易被取代的方 法,相較於上述焊接方式, 異方性導電接合係能以低溫低 201241978 壓°的條件達到高密度的電性連通。然而,目前所採用的 異方性導電接合膠膜(A c F )係在一半固化樹脂内封設有複 ^個等球徑的導電球,並且該些導電球的分散密度必須相 當均勻,故異方性導電接合膠膜的成本很高。此外,當覆 晶壓合力量過大,導電球通常無法順利地電性接觸晶片凸 塊與基板的接觸墊;再者,當覆晶壓合力量過大,導電球 表面的電鍍層易於破裂,導致電性斷路,因此可作業參數 範圍顯得狹窄,故覆晶接合良率與產品可靠性需要作進一 步的改善。 【發明内容】 本發明之一目的係提供一種能有效減少異方性導電接合 膠膜並減少成本的覆晶裝置,可避免覆晶壓合力量過大時 晶片凸塊與基板的導線(或接觸墊)接觸不良的問題。此外, 本發明亦可避免過多異方性導電接合膠膜電性連接晶片與 基板所造成的短路問題。因此本發明可避免使用過多不必 要的異方性導電接合膠膜,纟同時具有相同的接合功效, 進而達到節省成本的目的。 為達上述目的,本發明揭示一種覆晶裝置,其包含一含 有表面及凸出該表面之至少一凸塊的第一基板、含有至少 一導線之一第二基板以及具有一預設高度之一介質層。該 介質層連接該第一基版與該第二基板,使該第一基板與該 第二基板之間形成-絕緣空間,且該介質層環繞該絕緣空 間。 為達上述目的,本發明揭示另一種覆晶裝置,其包含一 201241978 第一基板、一第二基板以及一介質層。該第一基板含有一 表面以及凸出該表面之複數個凸塊,該些凸塊沿該表面邊 緣間隔排列。該第二基板含有至少一導線,上述該些凸塊 的部分投影面積位於該至少一導線内,該介質層設置於該 第一基板與該第二基板之間,並連接該第一基板與該第二 基板。由於該介質層具有一預設高度,因此該第一基板與 該第二基板之間形成一絕緣空間,且該介質層環繞該絕緣 空間,此外該介質層的表面積重疊該些凸塊的投影面積。 【實施方式】 在下文中本發明的實施例係配合所附圖式以闡述細節。 說明書所提及的「一實施例」、「實施範例」、「本實施例」 等等,意指包含在本發明之該實施例所述有關之特殊特 性、構造、或特徵。說明書中各處出現之「此實施例中」 的片語,並不必然全部指相同的實施例。 圖4為圖3沿切線A_A,的剖面圖。由圖4可以清楚地觀 察到介質層薄膜3係由介質層13及膠帶23所組成。相較 於習知技術所示之圖i,可以觀察到圖丨之介質層薄膜2 係由整片的異方性導電膠膜21及膠帶22所組成,因此習 知技術之介質層薄膜2與本發明的介質層薄膜3最大的差 異在於本發明的介質層13並非整片。具體而言,本發明的 介質層13並非覆蓋全部膠帶23,而是在膠帶23上環繞以 形成一絕緣空間4 〇 較佳為異方性導電膠 131及導電粒子132。 如圖4所示之實施例中,介質層13 膜13’異方性導電膠膜13包含膠材 201241978 異方性導電膠13為-種内部分佈有導電粒子132的黏著膠 膜,其主要的功能在於可提供兩種接合物體垂直方向的電 |·生導通於水平方向貝j具有絕緣效果。自於其具有低操 作度、黏著製程簡單及良好的接著能力等優點’並同時 具有導電及絕緣的效果’現今已被廣泛地運用在液晶顯示 器的模組構裝上,做為元件間的互連材料。 一般而s,導電粒子132通常係由金(Au)等導電材質所 構成,且導電粒子132通常是由一層金屬箔層(圖未示)包 覆或電鍍於絕緣粒子(圖未示)所構成。因此若覆晶壓合力 里過大,導電粒子132表面的金屬箔層或電鍍層將容易破 裂而造成電性斷路。本發明之異方性導電膠膜丨3環繞一絕 緣空間4,該絕緣空間4可避免覆晶壓合力量過大時,導 電粒子132表面的金屬箔層因為互相碰撞而損壞。這是因 為絕緣空間4提供導電粒子132及膠材ηι位移的空間, 因此‘異方性導電膠膜13受到強大的壓合力時,可以往絕 緣空間4擴展’而不至於彼此過度碰撞。 參照圖3所示之第一基板u(如半導體晶片)於其邊緣四 周具有複數個凸塊112,凸塊112彼此間隔排列^具體而 s ’凸塊112係沿該表面邊緣間隔排列。而這些凸塊1丄2 係與異方性導電膠膜13相對應設置。在此實施例中,第一 基板11與異方異方性導電膠膜13的連接製程為捲帶自動 接合(Tape Automated Bonding ;以下簡稱TAB )製程來進 行連接。 TAB製程黏接時’第一基板11(如驅動晶片)係以覆晶方 201241978 式透過一異方性導電膠膜13為黏接媒介。藉此,將其接點 固定於第二基板12(如軟帶式基板)表面接點之相對應位 置°並施加壓力,壓合第一基板11及第二基板12兩者, 使兩者各自之接點受到擠壓,進而接觸位於接點之間的導 電粒子’而導通各接點之間。使第一基板11及第二基板 12形成電路連接。 如圖5所示之第一基板11、異方性導電膠膜13及第二 基板12的結合實施例中,第一基板11含有一表面111以 及凸出該表面之至少一凸塊112。具體而言,表面ill 為第一基板11的下表面,凸塊112凸出表面並具有兩接觸 點113。在其他實施例(圖未示)中,凸塊的接觸點丨丨3可因 應不同的設計需求或強度需求而設計成不同數目的接觸點 113或甚至省略接觸點113。 在此實施例中,第一基板11的凸塊112相對應於介質層 13(異方性導電膠膜)設置。換言之,該些凸塊112的垂直 投影面積位於該介質層13内。當介質層薄膜3與第一基板 11藉由異方性導電膠膜13連接後,即可將膠帶23移除, 膠帶移除後第一基板11及異方性導電膠膜13可藉由異方 性導電膠膜13與第二基板12的至少一導線121電性連 接,而產生如圖6所示的覆晶裝置10。其中,為了使不同 物件之間的黏著能力及導通性能達到最佳的效果,在不同 物件連接時,可採用相同或不同特性的異方性導電膠膜13 進行黏合,而使得電子裝置在製造的過程的每一次接合製 程中’所使用的異方性導電膠膜可能為相同或不同型號。 201241978 而二圖:所示之覆晶裝置10的實施例中,各層的順序由上 ::為含有表面⑴及凸出表面⑴之至少一凸塊ιΐ2 土板11、具有-預設高度之介質層13以及含有至 i 一 Ιϊ121之第二基板12。換言之,介質層13設置於 土 U之凸塊112下方,而第二基板12的導線121 :設置於介質層13的下方。且該些凸塊112的部分投影面 積位於該至少一導線121内。 在此實施例中,介質層13的面積略大於凸塊ιΐ2或導線 121的面積,然而在其他實施例(圖未示)中,介質層13的 面積亦可因應设計的需求而設計成略小於或等於凸塊112 或導線121的面積。另外’在此實施例中’介質層13的表 面積重疊於該些凸力112的投影面積,然而在其他實施例 (圖未不)中’介質層13的表面積亦可部分重疊於該些凸塊 112的投影面積即可。 在圖6所示之實施例中,第-基板11係選自晶片及半導 體線路板,而第二基板12係選自玻璃線路板、電路薄膜、 面板、軟性電路板及印刷電路板,且介質層13可為異方性 導電膠膜,但於其他實施例中,介質層13亦可為其他可導 電的材質。在此實施例中,異方性導電膠膜13電性連接該 二凸塊112及該些導線121,且該介質層13設置於該些凸 塊112及該些導線121之間。 由於異方性導電膠膜13具有一預設高度,因此可使第__ 基板11與第二基板12之間間隔至少上述預設高度,也因 此於該第-基板11與該第二基板12之間形成—絕緣空間 -10- 201241978 4,同時該介質層13(異方性導電膠膜)環繞該絕緣空間4。 若將圖6的實施例相較於圖1及圖2的先前技術而言, 先前技術的介質層21並無此絕緣空間4 ’因此當覆晶裝置 如圖2所示壓合時,介質層21可能於中間攏起而使上下基 板接觸,是故產生短路。由於本發明的異方性導電膠膜13 環繞一絕緣空間4,因此當覆晶裝置10壓合時並不會產生 中間攏起的現象,是故可避免因中間攏起而使上下基板接 觸的短路現象。 綜上所述,本發明之介質層13環繞而形成一絕緣空間, 此一設計可避免介質層因壓合時所產生的中間攏起現象, 是故可避免因中間攏起而使上下基板接觸的短路缺陷。此 外此一設計能避免使用過多不必要的異方性導電接合膠 膜,並同時具有相同的接合功效,進而達到節省成本的目 的。 本發明之技術内容及技術特點已揭示如上,然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修[因此,本發明之保護範圍 應不限於實施例所揭示者,而應包括各種不背離本發明之 替換及修飾’並為以下之中請專利範圍所涵蓋。 【圖式簡單說明】 圖1係習知介質層之示意圖; 圖2係習知的覆晶裝置之剖面圖; 一基板與介質層接合 圖3顯示根據本發明一實施例之第 之俯視圖; 201241978 圖4係圖3本發明一實施例之第一基板與介質層接合之 切線A-A'之剖面圖; 圖5係本發明一實施例之第一基板、第二基板與介質層 接合之剖面圖;以及 圖6係本發明一實施例之完成覆晶裝置的剖面圖。 【主要元件符號說明】 2 介質層薄膜 3 介質層薄膜 4 絕緣空間 10 覆晶裝置 11 第一基板 111 表面 112 凸塊 113 接觸點 12 第二基板 121 導線 13 介質層 13 異方性導電膠膜 131 膠材 13 2 導電粒子 21 異方性導電膠膜 21 介質層 22 膠帶 -12- 201241978 23 膠帶

Claims (1)

  1. 201241978 七、申請專利範圍: 1 · 一種覆晶裝置,包含: 一第一基板,含有一表面以及凸出該表面之至少一凸 塊, 一第二基板,含有至少一導線;以及 一介質層,具有一預設高度,該第一基板與該第二基 板之間形成一絕緣空間,且該介質層環繞該絕緣空間。 2 ·根據晴求項1之覆晶裝置’其中該第—基板係選自晶片及 半導體線路板。 3. 根據請求項1之覆晶裝置’其中該第二基板係選自玻璃線 路板、電路薄膜 '面板、軟性電路板及印刷電路板。 4. 根據請求項1之覆晶裝置’其中該介質層為異方性導電膝 膜。 5. 根據請求項i之覆晶裝置,其中該介質層電性連接該至少 一凸塊及該至少一導線,且該介質層設置於該至少一凸塊 及該至少一導線之間。 6. —種覆晶裝置,包含: 第一基板,含有一表面以及凸出該表面之複數個凸 塊,該些凸塊沿該表面邊緣間隔排列; 一第二基板,含有至少一導線,該些凸塊的部分投影 面積位於該至少一導線内;以及 一介質層,具有一預設高度,該第一基板與該第二基 板之間形成一絕緣空間,且該介質層環繞該絕緣空間, 而該介質層的表面積重疊該些凸塊的投影面積。 201241978 7. 根據請求項6之覆晶裝置,其中該第一基板係選自晶片及 半導體線路板。 8. 根據請求項6之覆晶裝置,其中該第二基板係選自玻璃線 路板、電路薄膜、面板、軟性電路板及印刷電路板。 9. 根據請求項6之覆晶裝置,其中該介質層為異方性導電膠 膜。 10. 根據請求項6之覆晶裝置,其中該介質層電性連接該至少 一凸塊及該至少一導線,且該介質層設置於該至少一凸塊 及該至少一導線之間。 15
TW100111956A 2011-04-07 2011-04-07 Flip chip device TW201241978A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100111956A TW201241978A (en) 2011-04-07 2011-04-07 Flip chip device
CN2011102195104A CN102738088A (zh) 2011-04-07 2011-07-28 覆晶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111956A TW201241978A (en) 2011-04-07 2011-04-07 Flip chip device

Publications (1)

Publication Number Publication Date
TW201241978A true TW201241978A (en) 2012-10-16

Family

ID=46993317

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111956A TW201241978A (en) 2011-04-07 2011-04-07 Flip chip device

Country Status (2)

Country Link
CN (1) CN102738088A (zh)
TW (1) TW201241978A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340256B2 (en) * 2016-09-14 2019-07-02 Innolux Corporation Display devices
CN109143699A (zh) * 2018-10-08 2019-01-04 惠科股份有限公司 一种显示面板及其制造方法和显示装置
US10818634B2 (en) 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device
WO2020184267A1 (ja) 2019-03-08 2020-09-17 デクセリアルズ株式会社 接続構造体の製造方法、及び接続構造体、並びにフィルム構造体、及びフィルム構造体の製造方法
KR102601787B1 (ko) * 2019-03-08 2023-11-13 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법, 및 접속 구조체, 그리고 필름 구조체, 및 필름 구조체의 제조 방법
CN111463229A (zh) * 2020-04-09 2020-07-28 业成科技(成都)有限公司 微型led显示面板及电子设备
CN116508116A (zh) * 2021-11-26 2023-07-28 京东方科技集团股份有限公司 导电胶膜及其制作方法、电子设备及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286299A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
US20100148359A1 (en) * 2008-12-14 2010-06-17 Nanette Quevedo Package on Package Assembly using Electrically Conductive Adhesive Material

Also Published As

Publication number Publication date
CN102738088A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
TW201241978A (en) Flip chip device
US6518649B1 (en) Tape carrier type semiconductor device with gold/gold bonding of leads to bumps
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2008192984A (ja) 半導体装置及びその製造方法
CN100440494C (zh) 半导体器件及其制造方法
KR20170082135A (ko) 고정된 도전볼 폴리머 필름층을 포함한 이방성 전도 필름 및 그 제조방법
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
CN117747556A (zh) 具有粘合层的封装结构及其封装方法
CN2735377Y (zh) 覆晶结构
CN209374438U (zh) 简易型电路板与芯片的封装结构
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
CN100371808C (zh) 玻璃覆晶结构
JPH11265910A (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JP3951407B2 (ja) 半導体チップ搭載用部材の製造法および半導体装置の製造方法
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2003124258A (ja) 半導体チップの実装方法、および半導体チップの実装構造