TW201310512A - 半導體裝置用a1合金膜 - Google Patents

半導體裝置用a1合金膜 Download PDF

Info

Publication number
TW201310512A
TW201310512A TW101117566A TW101117566A TW201310512A TW 201310512 A TW201310512 A TW 201310512A TW 101117566 A TW101117566 A TW 101117566A TW 101117566 A TW101117566 A TW 101117566A TW 201310512 A TW201310512 A TW 201310512A
Authority
TW
Taiwan
Prior art keywords
alloy film
semiconductor device
heat treatment
film
atom
Prior art date
Application number
TW101117566A
Other languages
English (en)
Other versions
TWI523087B (zh
Inventor
奧野博行
釘宮敏洋
橫田嘉宏
前田剛彰
Original Assignee
神戶製鋼所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神戶製鋼所股份有限公司 filed Critical 神戶製鋼所股份有限公司
Publication of TW201310512A publication Critical patent/TW201310512A/zh
Application granted granted Critical
Publication of TWI523087B publication Critical patent/TWI523087B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/02—Alloys based on aluminium with silicon as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C22C21/12—Alloys based on aluminium with copper as the next major constituent
    • C22C21/14—Alloys based on aluminium with copper as the next major constituent with silicon
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/04—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一種半導體裝置用Al合金膜，即使在曝露於高溫下之情形，仍會抑制小丘(hillock)的產生且耐熱性優良，且膜本身的電阻率被抑制得較低。本發明係有關一種半導體裝置用Al合金膜，進行以500℃保持30分鐘之加熱處理後，滿足下述(a)~(c)所有條件，且膜厚為500nm~5μm；(a)鋁基(Al matrix)之最大粒徑為800nm以下、(b)小丘(hillock)密度為1×109個/m2未滿、(c)電阻率為10μΩcm以下。

Description

半導體裝置用Al合金膜
本發明係有關半導體裝置用Al合金膜，例如用於半導體裝置之半導體元件，特別是用於半導體元件之例如電極或電氣配線之Al合金膜。
近年來，IGBT(絕緣閘極型雙極性電晶體)或功率MOSFET(功率MOS型場效應電晶體)等絕緣閘極(MOS)型半導體裝置，係作為控制大電力之功率元件而普及當中。
一面參照圖1，說明一般之IGBT構造。p型之集極層連接有集極電極。集極層上形成有n型之基極層。n型之基極層上部形成有p型之本體區域，其內部形成有n型之射極層。位於2個射極層間之n型基極層區域係為通道區域，在該通道區域上形成有閘極絕緣膜及閘極電極。此外，射極層之上部形成有射極電極。一般來說，該些n型區域或p型區域之形成方式，可能是在Si等所構成之基板上原本就含有P或B，或是針對每個區域以決定好的摻雜量、加速電壓、注入角度將P或As、B離子植入後，對每個區域以決定好的溫度、時間進行活性化之熱處理來形成。
IGBT的射極電極上面，連接有金屬製之引線(wire)或引線帶(ribbon)，透過它們連接至外部端 子。集極電極層係隔著焊料層而直接固定並連接至電路基板等。
通道區域在p型之IGBT中，對射極電極施加負偏壓、對背面電極施加正偏壓，與此同時，對閘極電極施加正偏壓，藉此，會在通道區域形成反轉層，射極層與n型基極層藉由反轉層連接而電流流通。該電流會流至集極電極。
針對上述射極電極等，例如使用純Al或Al-Si合金等Al系膜。
而上述IGBT之製程中，形成射極電極後，從基板的背面進行集極層之離子植入。接著進行450℃以下之熱處理，藉此謀求被植入離子的活性化。因此，上述射極電極等會受到熱處理所產生之熱應力。此外，IGBT在實際使用環境中，有時會反覆處於約250~350℃下，在該情形下，上述電極等也會受到熱應力。
然而，在製程時之熱處理溫度例如高於約450℃時，或是在實際使用環境中反覆處於200~350℃左右的高溫時，於構成上述電極等之Al系膜上，會產生稱做小丘(hillock)之突起狀形狀異常，或是發生合金添加元素的異常析出、相接觸的薄膜間發生原子相互擴散，薄膜本身會劣化。因此一直以來，頂多僅能進行450℃以下之熱處理，實際使用溫度也只能設在低溫。
舉例來說，專利文獻1中記載施以800~950℃之熱處理，目的在於將集極層活性化。但如此高溫之熱處理，僅 限於在配線膜形成前。在配線膜已成膜之狀態中，僅施以450℃左右之熱處理，並未記載以更高溫進行熱處理。此外，也完全未評估實際使用環境時之耐熱性。
先前技術文獻 專利文獻
專利文獻1：日本特開2007-242699號公報
如上述般，在已形成Al系膜之狀態下，為了集極層活性化而進行熱處理時，一旦升高熱處理溫度，則會發生熱應力導致Al系膜產生突起狀形狀異常(小丘)等問題。但，若把熱處理溫度設得較低，則集極層之活性化便需要2小時左右的長時間，或者有活性化不充分的風險。
因此，習知方式是將上述Al系膜之膜厚增厚，且頂多將熱處理溫度上限設在450℃左右。然而，近來強烈要求IGBT等功率半導體元件的特性提升，以更高溫進行熱處理將集極層充分活性化等有其必要性，故作為上述Al系膜，需要能耐受熱處理溫度之高溫化者。
此外，如上述般，依據半導體元件的使用環境或動作環境，Al系膜可能會斷續性地承受高達350℃左右的熱，對於這樣的熱負荷，講求可發揮優良耐熱性之Al系膜。
又，針對Al系膜，除耐熱性外還需要低電阻率。Al系膜所含之合金元素的添加量一旦變多，則Al系膜本身 的電阻率會增加，故在半導體裝置之製程中受到熱歷程當中，亦講求電阻率充分減低。
此外，以往從上述確保耐熱性的觀點看來，必須將Al系膜增厚，但其成膜效率差且花費材料成本，故亦講求Al系膜之薄膜化。
本發明係有鑑於上述事情而創作者，其目的在於實現一種半導體裝置用Al合金膜，無論是在半導體裝置之製程中曝露於高溫下，或在實際使用環境下被反覆加熱時，皆能抑制小丘之發生，耐熱性優良，且膜本身的電阻率可抑制地較低，更可謀求薄膜化。
此外，本發明的其他目的在於提供一種濺鍍靶材，其用來形成具備上述Al合金膜之半導體裝置(具體來說，例如半導體元件，更具體來說是半導體元件之例如電極或電氣配線)，及用來形成上述Al合金膜。
本發明提供以下之半導體裝置用Al合金膜、濺鍍靶材、半導體裝置、半導體元件、半導體元件之電極、半導體元件之電氣配線、及半導體構造。
(1)一種半導體裝置用Al合金膜，其特徵為：進行以500℃保持30分鐘之加熱處理後，滿足下述(a)~(c)所有條件，且膜厚為500nm~5μm；
(a)鋁基(Al matrix)之最大粒徑為800nm以下
(b)小丘(hillock)密度為1×109個/m2未滿
(c)電阻率為10μΩcm以下。
(2)一種半導體裝置用Al合金膜，其特徵為：反覆5次進行以300℃保持5小時之加熱處理後，滿足下述(a)~(c)所有條件，且膜厚為500nm~5μm；
(a)鋁基(Al matrix)之最大粒徑為800nm以下
(b)小丘(hillock)密度為1×109個/m2未滿
(c)電阻率為10μΩcm以下。
(3)如(1)或(2)項之半導體裝置用Al合金膜，其中，作為金屬成分，係包含從Ta、Nb、Re、Zr、W、Mo、V、Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，以及Si及Ge的至少一者。
(4)如(3)項之半導體裝置用Al合金膜，其中，更包含Ni及Co的至少一者。
(5)如(3)或(4)項之半導體裝置用Al合金膜，其中，更包含Cu。
(6)如(3)~(5)項任一項之半導體裝置用Al合金膜，其中，前述X群元素之含有量為0.1~5原子%。
(7)如(3)~(6)項任一項之半導體裝置用Al合金膜，其中，前述Si及Ge的至少一者之含有量為0.1~3原子%。
(8)如(4)~(7)項任一項之半導體裝置用Al合金膜，其中，前述Ni及Co的至少一者之含有量為0.1~3原子%。
(9)如(5)~(8)項任一項之半導體裝置用Al合金膜，其中，前述Cu之含有量為0.1~2原子%。
(10)一種濺鍍靶材，係為用來形成(1)~(9)項任一項之半導體裝置用Al合金膜之濺鍍靶材，其特徵為：包含0.1~5原子%之從Ta、Nb、Re、Zr、W、Mo、V、Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，且包含0.1~3原子%之Si及Ge的至少一者。
(11)如(10)項之濺鍍靶材，其中，更包含0.1~3原子%之Ni及Co的至少一者。
(12)如(10)或(11)項之濺鍍靶材，其中，更包含0.1~2原子%之Cu。
(13)如(10)~(12)項任一項之濺鍍靶材，其中，剩餘部分為Al及不可避雜質。
(14)一種半導體裝置，其特徵為：具備如(1)~(9)項任一項之半導體裝置用Al合金膜。
(15)一種半導體元件，其特徵為：具備如(1)~(9)項任一項之半導體裝置用Al合金膜。
(16)一種半導體元件之電極，其特徵為：由(1)~(9)項任一項之半導體裝置用Al合金膜所構成。
(17)一種半導體元件之電氣配線，其特徵為：由(1)~(9)項任一項之半導體裝置用Al合金膜所構成。
(18)一種半導體構造，係在基板上至少具備如 (1)~(9)項任一項之半導體裝置用Al合金膜之半導體構造，其特徵為：前述基板與前述Al合金膜直接接觸。
(19)如(18)項之半導體構造，其中，前述基板為Si基板、SiC基板、或GaN基板。
按照本發明，因Al合金膜之耐熱性(特別是高溫耐熱性)優良，故例如在具備其作為半導體元件之電極、電氣配線之例如IGBT之製程中，能對其以高溫進行用於集極層之離子活性化等之熱處理。此外，實際使用環境中，即使在反覆處於約250~350℃溫度的情形下，仍可抑制特性劣化。再者，能實現電阻率小，且可謀求薄膜化之Al合金膜。其結果，能夠實現具備上述Al合金膜而特性提升之功率半導體元件，或具備該半導體元件而發揮優良特性之上述IGBT等半導體裝置。
本發明團隊為解決前述課題而反覆鑽研。其結果，發現作為Al合金膜，只要滿足本發明所規定之條件(特別是鋁基(Al matrix)之最大粒徑在800nm以下)，則即使在半導體元件之製程中受到高溫熱處理，或在實際使用環境中反覆受到熱處理後，令人驚訝的是小丘密度仍被抑制在1×109個/m2未滿而發揮優良耐熱性，且電阻率被抑制 在10μΩcm以下。以下詳述本發明。
本發明之Al合金膜，其膜厚為500nm~5μm，且進行以500℃保持30分鐘之加熱處理(以下或稱為「加熱形態1」)後，具有滿足下述(a)~(c)所有條件之特徵。
(a)鋁基(Al matrix)之最大粒徑為800nm以下
(b)小丘(hillock)密度為1×109個/m2未滿
(c)電阻率為10μΩcm以下
本發明之Al合金膜，無論在前述加熱形態1(以500℃保持30分鐘之加熱處理)之前有無熱處理，或無論在加熱形態1之前被施加之熱處理條件為何，均滿足上述(a)~(c)所有條件。故本發明之Al合金膜，即使在半導體裝置製程中曝露於450~600℃高溫，其後更被施以前述加熱形態1之加熱處理的情形下，仍滿足上述(a)~(c)所有條件。
另，上述加熱形態1之加熱環境，係為惰性氣體(N2)環境或真空環境。
上述(a)所示之鋁基(Al matrix)最大粒徑，較佳是在700nm以下，更佳為500nm以下。該鋁基(Al matrix)之最大粒徑，係以後述實施例所示之方法予以測量。
上述(b)係規定在Al合金膜之表面因加熱而形成之小丘(因熱應力而形成於Al合金膜之突起狀形狀異常)的密度。本發明中，小丘密度較佳是5×108個/m2未滿，更佳為1×108個/m2以下。該小丘密度係以後述實施例所 示之方法予以測量。
上述(c)所示之電阻率較佳是在9.0μΩcm以下，更佳是在8.0μΩcm以下，再佳是在7.0 μΩcm以下，非常佳是在6.0μΩcm以下。該電阻率係以後述實施例所示之方法予以測量。
本發明之Al合金膜膜厚為500nm~5μm。若是為了成膜效率或裝置小型化而謀求薄膜化時，以4μm以下為佳，以3μm以下為更佳。另，從獲得更高耐熱性之Al合金膜的觀點看來，膜厚以700nm以上為佳，更佳是在1μm以上。
此外，本發明之半導體裝置用Al合金膜，其膜厚為500nm~5μm，且反覆5次進行以300℃保持5小時之加熱處理(以下或稱為「加熱形態2」)後，具有滿足上述(a)~(c)所有條件之特徵。
該反覆5次以300℃保持5小時之加熱處理，係考量實際使用環境。本發明之Al合金膜，無論在前述加熱形態2(反覆5次以300℃保持5小時之加熱處理)之前有無熱處理，或無論在該加熱形態2之前被施加之熱處理條件為何，均滿足上述(a)~(c)所有條件。故本發明之Al合金膜，即使在半導體裝置製程中曝露於450~600℃高溫，其後更被施以前述加熱形態2之加熱處理的情形下，仍滿足上述(a)~(c)所有條件。
另，上述加熱形態2之加熱環境，係為惰性氣體(N2)環境或真空環境。
施以該加熱形態2之Al合金膜的相關上述(a)~(c)及膜厚之細節，與前述加熱形態1之情形相同。
欲得到前述Al合金膜，推薦做出下述成分組成之Al合金膜。亦即，推薦做出Al-X群元素-Si及/或Ge合金膜，其作為金屬成分，係包含從Ta、Nb、Re、Zr、W、Mo、V、Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，以及包含Si及/或Ge。
在此，上述X群之元素(X群元素)，係由熔點大概1600℃以上之高熔點金屬所構成，為對高溫下之耐熱性提升有所助益之元素。這些元素可以單獨添加，亦可2種以上併用。
上述X群元素之含有量(單獨含有時為單獨之量，2種以上併用時為合計量)較佳為0.1~5原子%。X群元素之含有量若未滿0.1原子%，則上述作用無法有效發揮，故以0.1原子%作為X群元素含有量之較佳下限。X群元素之含有量更佳是在0.2原子%以上，再佳是在0.3原子%以上。另一方面，X群元素之含有量若超過5原子%，則Al合金膜之電阻率會變得過高，且會產生配線加工時容易發生殘渣等問題，故以5原子%作為X群元素含有量之較佳上限。X群元素之含有量更佳是在3.0原子%以下，再佳是在2.0原子%以下。
此外，上述Si及/或Ge元素與上述X群元素複合添加，藉此，有助於提升高溫耐熱性。又，還具有抑制Al合金膜與Si基板等之間的原子相互擴散之作用，此作用 是上述X群元素所沒有的。
為了使Si及/或Ge之上述作用有效發揮，Si及/或Ge(單獨含有時為單獨之量，2種併用時為合計量)較佳為0.1~3原子%。Si及/或Ge之含有量若未滿0.1原子%，則對耐熱性提升沒有助益，擴散抑制效果無法有效發揮，故以0.1原子%作為Si及/或Ge含有量之較佳下限。Si及/或Ge之含有量更佳是在0.3原子%以上，再佳是在0.5原子%以上。另一方面，若超過3原子%，則Al合金膜本身的電阻率會變得過高，會產生配線加工時容易發生殘渣等問題，故以3原子%作為Si及/或Ge含有量之較佳上限。Si及/或Ge之含有量更佳是在2.5原子%以下，再佳是在2.0原子%以下。
此外，本發明之Al合金膜，除上述X群元素以及Si及/或Ge外，亦可含有Ni及/或Co，或Cu。
Ni及/或Co係為可進一步提升耐熱性之元素。它們可以單獨添加，亦可兩者皆添加。為了有效發揮此種作用，Ni及/或Co之含有量(單獨時為單獨之含有量，含有兩者時為合計量)以0.1~3原子%為佳。上述元素之含有量若未滿0.1原子%時，則無法獲得所求效果，故以0.1原子%作為較佳之下限值。另一方面，Ni及/或Co之含有量若超過3原子%，則Al合金膜的電阻率會升高。上述元素的更佳上限值為1.0原子%，再佳之上限值為0.6原子%。
Cu亦為可進一步提升耐熱性之元素。為了有效發揮 此種作用，Cu之含有量以0.1~2原子%為佳。Cu之含有量若未滿0.1原子%時，則難以令其發揮上述效果，故以0.1原子%作為較佳之下限值。更佳之下限值為0.3原子%，再佳之下限值為0.5原子%。另一方面，Cu之含有量若超過2原子%，則Al合金膜的電阻率會升高。上述元素的更佳上限值為1.5原子%，再佳之上限值為1.0原子%。
作為本發明之Al合金膜，例如為含有上述X群元素以及Si及/或Ge，剩餘部分為Al及不可避雜質者；或是含有上述X群元素以及Si及/或Ge、Ni及/或Co、或Cu，剩餘部分為Al及不可避雜質者。
作為不可避雜質，例如有Fe、O、C、N、Ar，分別容許含有未滿0.1重量%。
上述Al合金膜係以濺鍍法，利用濺鍍靶材(以下或稱為「靶材」)來形成為理想。這是因為相較於離子鍍法(ion plating)或電子束蒸鍍法、真空蒸鍍法所形成之薄膜，能較容易地形成成分或膜厚之膜面內均一性優良之薄膜。
此外，以上述濺鍍法形成上述Al合金膜時，作為上述靶材，若使用包含前述元素且與所求之Al合金膜為相同組成之Al合金濺鍍靶材，便沒有組成偏差的疑慮，能夠形成所求成分組成之Al合金膜。
本發明中，與前述Al合金膜相同組成之濺鍍靶材亦包含於本發明之範圍內。詳言之，作為上述靶材，係為包含0.1~5原子%之從Ta、Nb、Re、Zr、W、Mo、V、 Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，且包含0.1~3原子%之Si及/或Ge，剩餘部分為Al及不可避雜質者；除此之外，亦可為更包含0.1~3原子%之Ni及/或Co、或包含0.1~2原子%之Cu，剩餘部分為Al及不可避雜質者。
作為不可避雜質，例如有Fe、O、C、N、Ar，分別容許含有未滿0.1重量%。
上述靶材之形狀，包含因應濺鍍裝置之形狀或構造而加工成任意形狀(矩型板狀、圓形板狀、環形板狀、圓筒狀等)者。
作為上述靶材之製造方法，例如有溶解鑄造法或粉末燒結法、利用噴覆成型法(spray forming)從Al基合金所構成之鑄錠(ingot)製造而得之方法、製造Al基合金所構成之預製件(最終得到緻密體前之中間體)後，藉由緻密化手段將該預製件緻密化而得之方法。
本發明亦包含具備上述Al合金膜之半導體裝置。若將本發明之Al合金膜用於該半導體裝置之，特別是半導體元件，更進而用於半導體元件的電極或電氣配線(例如前述IGBT之射極電極等)，可充分發揮上述效果。
本發明之Al合金膜，在半導體裝置(特別是半導體元件)中可能會連接至Si基板、SiC基板、或GaN基板。在此情形下，前述Al合金膜與前述基板可直接連接，亦可在前述Al合金膜與前述基板之間，存在有氧化矽或氮化矽等層間絕緣膜層、及/或Si、SiC、GaN等所 構成之薄膜半導體層所形成之部分。
本發明中，在基板上至少具備前述半導體裝置用Al合金膜之半導體構造中，即使前述基板(例如Si基板、SiC基板、或GaN基板)與前述Al合金膜直接接觸的情形下，仍會抑制該基板與Al合金膜之間的原子相互擴散，發揮優良之半導體特性。
本發明之半導體裝置(例如IGBT之特別是半導體元件)的製程中，本發明之半導體裝置用Al合金膜形成後，亦可對該Al合金膜施加450~600℃之高溫熱處理。如上所述，本發明之半導體裝置用Al合金膜，其耐熱性優良，故即使曝露於上述高溫的情形下，也會抑制小丘產生。
具備本發明半導體裝置用Al合金膜之半導體裝置或半導體元件，能以上述高溫進行熱處理，除此之外，可用一般採行之方法來製造。
實施例
以下列舉實施例以便更具體地說明本發明，但本發明並非由下述實施例所限制，在可運用於前後文要旨之範圍內，當然亦可適當加以變更而實施，該些變更均包含於本發明之技術範圍內。
(實施例1)
將表1及表2所示之各種合金組成之Al合金膜(膜 厚=500nm)，以DC磁電管濺鍍法，在環境氣體=氬、壓力=2mTorr、基板溫度=25℃(室溫)的條件下成膜。作為基板，係使用單晶矽基板(面方位100)(基板尺寸為直徑4英吋)。
另，上述各種合金組成之Al合金膜之形成，係使用以真空溶解法製作之各種組成之Al合金靶材，作為濺鍍靶材。
此外，實施例中所用之各種Al合金膜的各合金元素含有量，係以ICP發光分析(感應耦合電漿發光分析)法來求得。
針對上述方式成膜之Al合金膜，施以下述加熱處理後，測量耐熱性、Al合金膜之電阻率、鋁基(Al matrix)之最大粒徑。詳細如下所示。
(1)加熱處理後之耐熱性
針對成膜後之Al合金膜，在惰性氣體(N2)環境下，如表1及表2所示，模擬半導體元件製程中對配線材料之熱處理，進行以450℃、500℃、550℃、600℃之各溫度保持30分鐘之加熱處理(第1次熱處理)，接著如表1及表2所示，進行以500℃保持30分鐘之加熱處理(第2次熱處理，加熱形態1)。接著，以光學顯微鏡(倍率：500倍)觀察加熱處理後之Al合金膜表面性狀，測量小丘密度(個/m2)。另，該測量係以直徑0.1μm以上之小丘為對象。
接著，根據表3所示之判斷基準來評估耐熱性。本實施例中以◎、○及△為合格。結果揭示於表1及表2。
(2)加熱處理後之Al合金膜電阻率(配線電阻)
針對成膜後之Al合金膜上形成有10μm寬度之線寬/線距(Line/Space)圖樣者，在惰性氣體(N2)環境下，如表1及表2所示，模擬半導體元件製程中對配線材料之熱處理，進行以450℃、500℃、550℃、600℃之各溫度保持30分鐘之加熱處理(第1次熱處理)，接著如表1及表2所示，進行以500℃保持30分鐘之加熱處理(第2次熱處理，加熱形態1)後，以4端子法測量電阻率。
接著，根據表3所示之判斷基準來評估電阻率。本實施例中以◎、○及△為合格。結果揭示於表1及表2。
(3)加熱處理後之鋁基(Al matrix)最大粒徑
針對成膜後之Al合金膜，在惰性氣體(N2)環境下，如表1及表2所示，模擬半導體元件製程中對配線材料之熱處理，進行以450℃、500℃、550℃、600℃之各溫度保持30分鐘之加熱處理(第1次熱處理)，接著進行以500℃保持30分鐘之加熱處理(第2次熱處理)。接著，以平面TEM(穿透式電子顯微鏡，倍率15萬倍)觀察加熱處理後之Al合金膜表面。觀察時，於各樣本之任意位置對3視野(一視野為1.2μm×1.6μm)進行，以3視野中觀察到鋁基(Al matrix)粒徑(投影直徑)之最大值 作為最大粒徑。
接著，根據表3所記載之判斷基準來評估粒徑，本實施例中以◎、○及△為合格。結果揭示於表1及表2。
可以如下方式考察表1及表2。亦即，No.1~4為習知之Al-Si或被認為耐熱性高之Al-Nd、Al-Ta所構成之Al合金膜，但在這些例子中，特別是以高溫進行第1次熱處理時，施以熱處理後之鋁基(Al matrix)最大粒徑很大，小丘過度產生而超出規定範圍。相較於此，No.5~66為滿足本發明要件者，在第2次加熱處理後，鋁基(Al matrix)最大粒徑仍小，此外小丘的產生亦受到抑制，更得到電阻率為小者。
此外，有關熱處理條件與鋁基(Al matrix)結晶粒徑之關係，將實施例1所得之結果傾向揭示於圖2(a)~(i)。圖2(a)~(d)為針對本發明之Al合金膜施以第1次熱處理後之物(圖2(a)為450℃ 30分鐘之熱處理條件、圖2(b)為500℃ 30分鐘之熱處理條件、圖2(c)為550℃ 30分鐘之熱處理條件、圖2(d)為600℃ 30分鐘之熱處理條件)、圖2(e)~(h)為將圖2(a)~ (d)之物分別以500℃ 30分鐘之條件施以第2次熱處理後之物。圖2(i)為針對相當於比較例之Al合金膜，以500℃ 30分鐘之條件施以熱處理後之物。在該圖2(a)~(h)中，本發明之Al合金膜，在第1次熱處理後其鋁基(Al matrix)的結晶粒，於每一種加熱溫度(450℃、500℃、550℃、600℃)下皆小，且施以500℃ 30分鐘之熱處理作為第2次熱處理後，鋁基(Al matrix)的結晶粒徑相較於第1次熱處理後仍幾乎無改變，鋁基(Al matrix)的結晶粒仍小。相對於此，如圖2(i)所示般，相當於比較例之Al合金膜，其施以500℃ 30分鐘間加熱保持之熱處理作為第1次熱處理後，鋁基(Al matrix)的結晶粒明顯地粗大化。
(實施例2)
將表4及表5所示之各種合金組成之Al合金膜(膜厚=500nm)，以DC磁電管濺鍍法，在環境氣體=氬、壓力=2mTorr、基板溫度=25℃(室溫)的條件下成膜。作為基板，係使用單晶矽基板(面方位100)(基板尺寸為直徑4英吋)。
另，上述各種合金組成之Al合金膜之形成，係使用以真空溶解法製作之各種組成之Al合金靶材，作為濺鍍靶材。
此外，實施例中所用之各種Al合金膜的各合金元素含有量，係以ICP發光分析(感應耦合電漿發光分析)法 來求得。
針對上述方式成膜之Al合金膜，施以下述加熱處理後，測量耐熱性、Al合金膜之電阻率、鋁基(Al matrix)之最大粒徑。詳細如下所示。
(1)加熱處理後之耐熱性
針對成膜後之Al合金膜，係在惰性氣體(N2)環境下，模擬在半導體元件製程中對配線材料施加之熱處理，如表4及表5所示般，進行以450℃、500℃、550℃、600℃各溫度保持30分鐘之加熱處理(第1次熱處理)。接著模擬實際使用環境時所施加之熱處理，如表4及表5所示般，反覆5次施以300℃保持5小時之加熱處理(第2次熱處理，即加熱形態2，針對一部分試料，加熱處理次數定為10次或30次)。接著，以光學顯微鏡(倍率：500倍)觀察加熱處理後之Al合金膜表面性狀，測量小丘密度(個/m2)。另，該測量係以直徑0.1μm以上之小丘為對象。
接著，根據表3所示之判斷基準來評估耐熱性。本實施例中以◎、○及△為合格。結果揭示於表4及表5。
(2)加熱處理後之Al合金膜電阻率(配線電阻)
針對成膜後之Al合金膜上形成有10μm寬度之線寬/線距(Line/Space)圖樣者，係在惰性氣體(N2)環境下，模擬在半導體元件製程中對配線材料施加之熱處理， 如表4及表5所示般，進行以450℃、500℃、550℃、600℃各溫度保持30分鐘之加熱處理(第1次熱處理)。接著模擬實際使用環境時所施加之熱處理，如表4及表5所示般，反覆5次施以300℃保持5小時之加熱處理(第2次熱處理，即加熱形態2，針對一部分試料，加熱處理次數定為10次或30次)後，以4端子法來測量電阻率。
接著，根據表3所示之判斷基準來評估電阻率。本實施例中以◎、○及△為合格。結果揭示於表4及表5。
(3)加熱處理後之鋁基(Al matrix)最大粒徑
針對成膜後之Al合金膜，係在惰性氣體(N2)環境下，模擬在半導體元件製程中對配線材料施加之熱處理，如表4及表5所示般，進行以450℃、500℃、550℃、600℃各溫度保持30分鐘之加熱處理(第1次熱處理)後，模擬實際使用環境時所施加之熱處理，如表4及表5所示般，反覆5次施以300℃保持5小時之加熱處理(第2次熱處理，即加熱形態2，針對一部分試料，加熱處理次數定為10次或30次)。接著，以平面TEM(穿透式電子顯微鏡，倍率15萬倍)觀察加熱處理後之Al合金膜表面。觀察時，於各樣本之任意位置對3視野(一視野為1.2μm×1.6μm)進行，以3視野中觀察到鋁基(Al matrix)粒徑(投影直徑)之最大值作為最大粒徑。
接著，根據表3所記載之判斷基準來評估粒徑，本實施例中以◎、○及△為合格。結果揭示於表4及表5。
可以如下方式考察表4及表5。亦即，No.1~4並非滿足本發明要件者，在反覆施以熱處理後，鋁基(Al matrix)的最大粒徑很大，且小丘過度產生而超出規定範圍。相較於此，No.5~68為滿足本發明要件者，在第2次加熱處理後，鋁基(Al matrix)最大粒徑仍小，小丘密度小，且得到電阻率為小者。
另，在表5中，針對Al-0.1Ni-0.5Ge-1.0Si-0.5Ta，對於其第2次熱處理之反覆次數為10次(No.48)、30次(No.49)時亦進行了評估，像這樣即使增加反覆次數，也如同反覆次數為5次時般，顯示了良好之特性。
(實施例3)
將表6所示之各種合金組成之Al合金膜，如表6所示般改變其膜厚(膜厚=600nm~4μm)，以DC磁電管濺鍍法，在環境氣體=氬、壓力=2mTorr、基板溫度=25℃(室溫)的條件下成膜。作為基板，係使用單晶矽基板(面方位100)(基板尺寸為直徑4英吋)。
另，上述各種合金組成之Al合金膜之形成，係使用以真空溶解法製作之各種組成之Al合金靶材，作為濺鍍靶材。
此外，實施例中所用之各種Al合金膜的各合金元素含有量，係以ICP發光分析(感應耦合電漿發光分析)法來求得。
針對以上述方式成膜之Al合金膜，如同實施例2 般，施以熱處理後(實施例3中，第2次熱處理之反覆次數如表6所示，均為5次)，測量耐熱性、Al合金膜之電阻率、鋁基(Al matrix)之最大粒徑。結果揭示於表6。
可以如下方式考察表6。亦即，No.1~4並非滿足本發明要件者，在施以熱處理後，鋁基(Al matrix)的最大粒徑很大，且小丘過度產生而超出規定範圍。相較於此，No.5~8為滿足本發明要件者，即使在第2次加熱處理後，在任一種膜厚之情形下，鋁基(Al matrix)最大粒徑仍小，小丘密度小，且得到電阻率為小者。
另，在實施例1~3中，第1次熱處理中任一種溫度之保持時間均為30分，但將該保持時間設為200分的情形下，仍會得到相同結果。
以上已詳細地且參照特定之實施態樣說明本申請案，但所屬技術領域者當然明白，在不脫離本發明精神與範圍內可施加種種變更或修正。
本申請案係基於2011年5月17日申請之日本發明專利(特願2011-110791)，該內容作為參照而涵括於此。
產業上利用之可能性
按照本發明，因Al合金膜之耐熱性(特別是高溫耐熱性)優良，故例如在具備其作為半導體元件之電極、電氣配線之例如IGBT之製程中，能對其以高溫進行用於集極層之離子活性化等之熱處理。此外，實際使用環境中，即使在反覆處於約250~350℃溫度的情形下，仍可抑制特性劣化。再者，能實現電阻率小，且可謀求薄膜化之Al合金膜。其結果，能夠實現具備上述Al合金膜而特性提升之功率半導體元件，或具備該半導體元件而發揮優良特 性之上述IGBT等半導體裝置。
〔圖1〕圖1為一般之IGBT構造示意概略剖面圖。
〔圖2〕圖2(a)~(i)為熱處理條件與Al合金膜之鋁基(Al matrix)結晶粒徑之間的關係模型示意說明圖。圖2(a)~(d)為針對本發明之Al合金膜施以第1次熱處理後之物(圖2(a)為450℃ 30分鐘之熱處理條件、圖2(b)為500℃ 30分鐘之熱處理條件、圖2(c)為550℃ 30分鐘之熱處理條件、圖2(d)為600℃ 30分鐘之熱處理條件)、圖2(e)~(h)為將圖2(a)~(d)之物分別以500℃ 30分鐘之條件施以第2次熱處理後之物。圖2(i)為針對相當於比較例之Al合金膜，以500℃ 30分鐘之條件施以熱處理後之物。

Claims (19)

  1. 一種半導體裝置用Al合金膜，其特徵為：進行以500℃保持30分鐘之加熱處理後，滿足下述(a)~(c)所有條件，且膜厚為500nm~5μm；(a)鋁基(Al matrix)之最大粒徑為800nm以下(b)小丘(hillock)密度為1×109個/m2未滿(c)電阻率為10μΩcm以下。
  2. 一種半導體裝置用Al合金膜，其特徵為：反覆5次進行以300℃保持5小時之加熱處理後，滿足下述(a)~(c)所有條件，且膜厚為500nm~5μm；(a)鋁基(Al matrix)之最大粒徑為800nm以下(b)小丘(hillock)密度為1×109個/m2未滿(c)電阻率為10μΩcm以下。
  3. 如申請專利範圍第1或2項之半導體裝置用Al合金膜，其中，作為金屬成分，係包含從Ta、Nb、Re、Zr、W、Mo、V、Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，以及Si及Ge的至少一者。
  4. 如申請專利範圍第3項之半導體裝置用Al合金膜，其中，更包含Ni及Co的至少一者。
  5. 如申請專利範圍第3項之半導體裝置用Al合金膜，其中，更包含Cu。
  6. 如申請專利範圍第3項之半導體裝置用Al合金膜，其中，前述X群元素之含有量為0.1~5原子%。
  7. 如申請專利範圍第3項之半導體裝置用Al合金膜，其中，前述Si及Ge的至少一者之含有量為0.1~3原子%。
  8. 如申請專利範圍第4項之半導體裝置用Al合金膜，其中，前述Ni及Co的至少一者之含有量為0.1~3原子%。
  9. 如申請專利範圍第5項之半導體裝置用Al合金膜，其中，前述Cu之含有量為0.1~2原子%。
  10. 一種濺鍍靶材，係用來形成申請專利範圍第1或2項之半導體裝置用Al合金膜之濺鍍靶材，其特徵為：包含0.1~5原子%之從Ta、Nb、Re、Zr、W、Mo、V、Hf、Ti、Cr及Pt所構成之群(X群)中所選擇之至少一種元素(X群元素)，且包含0.1~3原子%之Si及Ge的至少一者。
  11. 如申請專利範圍第10項之濺鍍靶材，其中，更包含0.1~3原子%之Ni及Co的至少一者。
  12. 如申請專利範圍第10項之濺鍍靶材，其中，更包含0.1~2原子%之Cu。
  13. 如申請專利範圍第10項之濺鍍靶材，其中，剩餘部分為Al及不可避雜質。
  14. 一種半導體裝置，其特徵為：具備如申請專利範圍第1或2項之半導體裝置用Al合金膜。
  15. 一種半導體元件，其特徵為：具備如申請專利範圍第1或2項之半導體裝置用Al合金膜。
  16. 一種半導體元件之電極，其特徵為：由申請專利範圍第1或2項之半導體裝置用Al合金膜所構成。
  17. 一種半導體元件之電氣配線，其特徵為：由申請專利範圍第1或2項之半導體裝置用Al合金膜所構成。
  18. 一種半導體構造，係在基板上至少具備如申請專利範圍第1或2項之半導體裝置用Al合金膜之半導體構造，其特徵為：前述基板與前述Al合金膜直接接觸。
  19. 如申請專利範圍第18項之半導體構造，其中，前述基板為Si基板、SiC基板、或GaN基板。
TW101117566A 2011-05-17 2012-05-17 Al alloy film for semiconductor devices TWI523087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110791A JP5524905B2 (ja) 2011-05-17 2011-05-17 パワー半導体素子用Ａｌ合金膜

Publications (2)

Publication Number Publication Date
TW201310512A true TW201310512A (zh) 2013-03-01
TWI523087B TWI523087B (zh) 2016-02-21

Family

ID=47177005

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117566A TWI523087B (zh) 2011-05-17 2012-05-17 Al alloy film for semiconductor devices

Country Status (7)

Country Link
US (1) US9153536B2 (zh)
EP (1) EP2711973A4 (zh)
JP (1) JP5524905B2 (zh)
KR (1) KR20140000718A (zh)
CN (1) CN103534789B (zh)
TW (1) TWI523087B (zh)
WO (1) WO2012157688A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6188217B2 (ja) * 2013-12-09 2017-08-30 昭和電工株式会社 半導体素子の製造方法。
JP6191587B2 (ja) 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
CN104532066A (zh) * 2014-12-11 2015-04-22 徐国华 一种耐热抗氧化的铝质输电导线
JP6434859B2 (ja) * 2015-05-18 2018-12-05 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP6549552B2 (ja) 2016-12-27 2019-07-24 トヨタ自動車株式会社 スイッチング素子の製造方法
JP6616280B2 (ja) * 2016-12-27 2019-12-04 トヨタ自動車株式会社 スイッチング素子
JP6847020B2 (ja) * 2017-11-17 2021-03-24 株式会社 日立パワーデバイス 半導体チップおよびパワーモジュールならびにその製造方法
WO2020003667A1 (ja) * 2018-06-28 2020-01-02 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
JP6735930B2 (ja) * 2018-06-28 2020-08-05 株式会社アルバック アルミニウム合金ターゲット及びその製造方法
KR102329427B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329426B1 (ko) * 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
TW202243178A (zh) * 2021-04-23 2022-11-01 元太科技工業股份有限公司 電子裝置及其線路結構

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019891A (en) * 1988-01-20 1991-05-28 Hitachi, Ltd. Semiconductor device and method of fabricating the same
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3438945B2 (ja) * 1993-07-27 2003-08-18 株式会社神戸製鋼所 Ａｌ合金薄膜
KR0186206B1 (ko) * 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP2000235961A (ja) * 1999-02-16 2000-08-29 Matsushita Electric Ind Co Ltd 導電性薄膜材料及びこれを用いた薄膜トランジスタ用配線
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP4022891B2 (ja) * 2003-11-20 2007-12-19 日立金属株式会社 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4826290B2 (ja) 2006-03-06 2011-11-30 トヨタ自動車株式会社 半導体素子の製造方法
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
WO2008047726A1 (fr) 2006-10-13 2008-04-24 Kabushiki Kaisha Kobe Seiko Sho Substrat de transistor en film mince et dispositif d'affichage
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2008270034A (ja) 2007-04-23 2008-11-06 Hitachi Ltd 画像表示装置
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010053A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置およびスパッタリングターゲット
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP4611418B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 表示装置の製造方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
WO2009104769A1 (ja) 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
WO2010001998A1 (ja) 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP2010065317A (ja) 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
KR20110065564A (ko) 2008-11-05 2011-06-15 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010135300A (ja) 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US20110318607A1 (en) 2009-03-02 2011-12-29 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy reflective film, automobile light, illuminator, ornamentation, and aluminum alloy sputtering target
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP5681368B2 (ja) 2010-02-26 2015-03-04 株式会社神戸製鋼所 Ａｌ基合金スパッタリングターゲット

Also Published As

Publication number Publication date
JP5524905B2 (ja) 2014-06-18
KR20140000718A (ko) 2014-01-03
EP2711973A4 (en) 2014-09-17
WO2012157688A1 (ja) 2012-11-22
CN103534789B (zh) 2016-06-01
JP2012243876A (ja) 2012-12-10
TWI523087B (zh) 2016-02-21
EP2711973A1 (en) 2014-03-26
US9153536B2 (en) 2015-10-06
US20150171016A1 (en) 2015-06-18
CN103534789A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
TWI523087B (zh) Al alloy film for semiconductor devices
JP4783525B2 (ja) 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
TWI432589B (zh) Aluminum alloy film for display device
TWI248978B (en) Ag-based interconnecting film for flat panel display, Ag-base sputtering target and flat panel display
JP6630414B2 (ja) フラットパネルディスプレイ用配線膜、およびＡｌ合金スパッタリングターゲット
CN1479802A (zh) 铝合金薄膜和具有该薄膜的配线电路以及形成此薄膜的靶材
WO1995016797A1 (fr) Materiau en molybdene-tungstene pour cablage, cible en molybdene-tungstene pour cablage, procede de fabrication et couche mince de cablage en molybdene-tungstene
JP2010238800A (ja) 表示装置用Ａｌ合金膜、薄膜トランジスタ基板および表示装置
JP2005171378A (ja) 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP5491947B2 (ja) 表示装置用Ａｌ合金膜
JP6250614B2 (ja) Ｃｕ積層膜、およびＣｕ合金スパッタリングターゲット
TWI247812B (en) Aluminum alloy film for wiring and sputter target material for forming the film
JP2012243878A (ja) 半導体電極構造
TWI654339B (zh) Wiring film
US10246770B2 (en) Silicide alloy film for semiconductor device electrode, and production method for silicide alloy film
JP2012243877A (ja) 半導体電極構造
US20090035173A1 (en) Electrically Conductive Material
JP4264397B2 (ja) フラットパネルディスプレイ用Ａｇ基合金配線電極膜およびＡｇ基合金スパッタリングターゲット、並びにフラットパネルディスプレイ
JP6434859B2 (ja) パワー半導体素子用Ａｌ合金膜
JP2007226058A (ja) 液晶ディスプレイパネル及びその製造方法並びにＣｕ合金スパッタリングターゲット
JP2001125123A (ja) 液晶ディスプレイ用電極・配線材及びスパッタリングターゲット
JP2021169654A (ja) Ａｌ合金蒸着膜、ディスプレイ用配線膜、ディスプレイ装置、スパッタリングターゲット及びＡｌ合金蒸着膜の製造方法
JP2012109465A (ja) 表示装置用金属配線膜
JP2014129596A (ja) Ｃｕ配線保護膜、及びＣｕ合金スパッタリングターゲット
JP2017092331A (ja) デバイス用配線膜、およびＡｌ合金スパッタリングターゲット材料

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees