TW201310546A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201310546A
TW201310546A TW101124095A TW101124095A TW201310546A TW 201310546 A TW201310546 A TW 201310546A TW 101124095 A TW101124095 A TW 101124095A TW 101124095 A TW101124095 A TW 101124095A TW 201310546 A TW201310546 A TW 201310546A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
forming
region
insulating film
Prior art date
Application number
TW101124095A
Other languages
English (en)
Inventor
堀井拓
增田健良
Original Assignee
住友電氣工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電氣工業股份有限公司 filed Critical 住友電氣工業股份有限公司
Publication of TW201310546A publication Critical patent/TW201310546A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0115—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors to silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之MOSFET(100)之製造方法包括如下步驟：於活化層(7)上形成閘極氧化膜(91)；於閘極氧化膜(91)上形成閘極電極(93)；形成相對於活化層(7)歐姆接觸之源極接觸電極(92)；以及於形成源極接觸電極(92)後，以覆蓋閘極電極(93)之方式形成包含二氧化矽之層間絕緣膜(94)；且形成源極接觸電極(92)之步驟包括如下步驟：以與活化層(7)接觸之方式形成含有鋁之金屬層；以及使金屬層合金化。

Description

半導體裝置之製造方法
本發明係關於一種半導體裝置之製造方法，更確定而言，係關於一種可於隔著包含二氧化矽之層間絕緣膜而配置有含有鋁之電極與閘極電極之情形時，抑制該含有鋁之電極與閘極電極短路之半導體裝置之製造方法。
MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金氧半場效電晶體)之源極電極或IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極性電晶體)之發射電極(emitter electrode)等電極存在隔著包含二氧化矽之層間絕緣膜與閘極電極鄰接而配置之情形。又，作為MOSFET之源極電極或IGBT之發射電極，存在採用含有鋁(Al)之金屬膜作為電極之情形(例如，參照國際公開WO 2009/128382號說明書(專利文獻1)及國際公開WO 2009/128419號說明書(專利文獻2))。
先前技術文獻 專利文獻
專利文獻1：國際公開WO2009/128382號說明書
專利文獻2：國際公開WO2009/128419號說明書
此處，於採用含有Al之電極作為上述構造之MOSFET之源極電極或IGBT之發射電極之情形時，存在產生該含有 Al之電極與閘極電極之間短路等不良情況之情形。
本發明係為了應對此種問題而完成者，其目的在於提供一種可抑制上述短路之產生之半導體裝置之製造方法。
按照本發明之半導體裝置之製造方法包括如下步驟：於半導體層上形成閘極絕緣膜；於閘極絕緣膜上形成閘極電極；形成相對於半導體層歐姆接觸之歐姆接觸電極(ohmic contact electrode)；以及於形成歐姆接觸電極後，以覆蓋閘極電極之方式形成包含二氧化矽之層間絕緣膜。而且，形成歐姆接觸電極之步驟包括如下步驟：以與半導體層接觸之方式形成含有鋁之金屬層；以及使該金屬層合金化。
本發明者對上述短路之產生原因及其對策進行了詳細研究後，獲得如下見解而完成了本發明。
通常，MOSFET或IGBT等具有閘極電極之半導體裝置之製造方法中係於形成作為活化層而發揮功能之半導體層後，依序形成應成為閘極絕緣膜之絕緣膜、絕緣膜上之閘極電極及覆蓋閘極電極之層間絕緣膜。而且，於形成貫通層間絕緣膜、及應成為閘極絕緣膜之絕緣膜而到達至半導體層之接觸孔後，以與自接觸孔露出之半導體層上接觸之方式，形成與半導體層歐姆接觸之源極電極或發射電極等歐姆接觸電極。此處，於形成包含含有Al之合金之歐姆接觸電極之情形時，在形成含有Al之金屬層後，對該金屬層進行加熱而形成含有Al之合金，藉此形成歐姆接觸電極。
於以此種順序形成歐姆接觸電極之情形時，在形成上述 金屬層時，於構成接觸孔之側面之層間絕緣膜之壁面亦形成含有Al之金屬層。而且，藉由其後之用以合金化之加熱，金屬膜中所含有之Al侵入至構成層間絕緣膜之二氧化矽中，且所侵入之Al與層間絕緣膜發生反應。其結果，存在層間絕緣膜之絕緣功能變得不充分而產生閘極電極與歐姆接觸電極之短路之情形。
相對於此，於本發明之半導體裝置之製造方法中，在形成含有Al之歐姆接觸電極後，即在用以含有Al之金屬膜之合金化之加熱處理後，以覆蓋閘極電極之方式形成包含二氧化矽之層間絕緣膜。因此，避免其後在形成於層間絕緣膜之接觸孔之壁面上附著含有Al之金屬膜。其結果，避免於合金化時Al與層間絕緣膜發生反應，從而抑制上述短路之產生。如此，根據本發明之半導體裝置之製造方法，可提供一種能抑制上述短路之產生之半導體裝置之製造方法。
於上述半導體裝置之製造方法中，形成上述歐姆接觸電極之步驟亦可更包括藉由乾式蝕刻對金屬層進行加工之步驟。藉此，可於量產步驟中使上述金屬膜相對容易地成形為所需之歐姆接觸電極之形狀。
於上述半導體裝置之製造方法中，亦可更包括於藉由乾式蝕刻對金屬層進行加工之步驟之前，於閘極電極之表層部形成氧化層之步驟。藉此，可於上述金屬膜之乾式蝕刻時抑制同時蝕刻之前形成之閘極電極之情況。
於上述半導體裝置之製造方法中，上述半導體層亦可包 含碳化矽。作為構成半導體裝置之半導體材料，藉由採用作為寬能帶隙(Wide Bandgap)半導體之碳化矽，而可實現半導體裝置之導通電阻之降低、耐壓之提高等。
於上述半導體裝置之製造方法中，金屬層亦可含有鋁、鈦及矽。含有鋁、鈦及矽之電極對於p型及n型中之任一導電型之包含碳化矽之半導體層均能以較低之接觸電阻與其接觸。因此，此種電極作為採用碳化矽作為半導體材料之半導體裝置之歐姆接觸電極而較佳。
由以上之說明明確可知，根據本發明之半導體裝置之製造方法，可提供一種即便於採用含有Al之歐姆接觸電極之情形時，亦可抑制閘極電極與歐姆接觸電極之短路之產生的半導體裝置之製造方法。
以下，基於圖式對本發明之實施形態進行說明。再者，於以下之圖式中，對相同或相當之部分標示相同之參照編號，而不重複其說明。
參照圖1，作為本發明之一實施形態中之半導體裝置(DiMOSFET)之MOSFET 100包括：碳化矽基板1，其導電型為n型(第1導電型)；緩衝層2，其包含碳化矽，且導電型為n型；漂移層3，其包含碳化矽，且導電型為n型；一對p型主體區域4，其導電型為p型(第2導電型)；n+區域5，其導電型為n型；及p+區域6，其導電型為p型。
緩衝層2係形成於碳化矽基板1之一主面1A上，且藉由包 含n型雜質而導電型成為n型。漂移層3係形成於緩衝層2上，且藉由包含n型雜質而導電型成為n型。包含於漂移層3之n型雜質例如為N(氮)，且以低於緩衝層2中所包含之n型雜質之濃度(密度)含有。緩衝層2及漂移層3係形成於碳化矽基板1之一主面1A上之磊晶成長層(epitaxial growth layer)。
一對p型主體區域4係以於磊晶成長層中包含與碳化矽基板1側之主面為相反側之主面3A之方式彼此分離而形成，且藉由包含p型雜質(導電型為p型之雜質)而導電型成為p型。包含於p型主體區域4之p型雜質例如為鋁(Al)、硼(B)等。
n+區域5包含上述主面3A，且係以由p型主體區域4包圍之方式形成於一對p型主體區域4之各者之內部。n+區域5以高於漂移層3中所包含之n型雜質之濃度(密度)包含n型雜質，例如P等。p+區域6包含上述主面3A，且係以由p型主體區域4包圍，並且與n+區域5鄰接之方式，形成於一對p型主體區域4之各者之內部。p+區域6以高於p型主體區域4中所包含之p型雜質之濃度(密度)包含p型雜質，例如Al等。上述緩衝層2、漂移層3、p型主體區域4、n+區域5及p+區域6構成作為半導體層之活化層7。
進而，參照圖1，MOSFET 100包括作為閘極絕緣膜之閘極氧化膜91、閘極電極93、作為歐姆接觸電極之一對源極接觸電極92、層間絕緣膜94、源極配線95、及汲極電極96。
閘極氧化膜91係以與主面3A接觸，且自一n+區域5之上部表面延伸至另一n+區域5之上部表面為止之方式形成於磊晶成長層之主面3A上，且包含二氧化矽(SiO2)。
閘極電極93係以自一n+區域5上延伸至另一n+區域5上為止之方式，與閘極氧化膜91接觸而配置。又，閘極電極93包含例如添加有雜質之多晶矽等導電體。
源極接觸電極92係分別自一對n+區域5上向遠離閘極氧化膜91之方向延伸而到達至p+區域6上為止，並且與主面3A接觸而配置。而且，源極接觸電極92藉由包含含有Al之金屬層(合金層)，例如含有Al、Ti(鈦)及Si(矽)之金屬層(合金層)，而以較低之接觸電阻與n+區域5及p+區域6之兩者接觸，即歐姆接觸。此處，源極接觸電極92與n+區域5之接觸電阻例如為1×10-5 Ωcm2以下，源極接觸電極92與p+區域6之接觸電阻為1×10-3 Ωcm2以下。
層間絕緣膜94係以於漂移層3之主面3A上包圍閘極電極93，且自一p型主體區域4上延伸至另一p型主體區域4上為止之方式形成，且包含作為絕緣體之二氧化矽(SiO2)。
源極配線95係於漂移層3之主面3A上包圍層間絕緣膜94，且延伸至源極接觸電極92之上部表面上為止。又，源極配線95包含Al等導電體，且經由源極接觸電極92而與n+區域5電性連接。
汲極電極96係接觸於與碳化矽基板1中形成有漂移層3之側為相反側之主面而形成。該汲極電極96包含與上述源極接觸電極92相同之材料、或者NixSiy等可與碳化矽基板1歐 姆接觸之材料，且與碳化矽基板1電性連接。
其次，對MOSFET 100之動作進行說明。參照圖1，於閘極電極93之電壓小於閾值電壓之狀態，即斷開狀態下，即便對汲極電極施加電壓，位於閘極氧化膜91之正下方之p型主體區域4與漂移層3之間之pn接面(p-n junction)亦成為反向偏壓，從而成為非導通狀態。另一方面，若對閘極電極93施加閾值電壓以上之電壓，則於p型主體區域4之與閘極氧化膜91接觸之附近即通道區域內形成反轉層。其結果，n+區域5與漂移層3電性連接，從而於源極配線95與汲極電極96之間流通電流。
此處，MOSFET 100包括含有Al之電極作為源極接觸電極92，更具體而言，包括含有Al、Ti及Si之電極作為源極接觸電極92。因此，源極接觸電極92不僅以較低之接觸電阻與n+區域5接觸，而且亦以較低之接觸電阻與p+區域6接觸。其結果，於MOSFET 100中，藉由源極接觸電極92與n+區域5之較低之接觸電阻而確保較低之導通電阻，並且藉由源極接觸電極92與p+區域6之較低之接觸電阻而更確實地保持p型主體區域4之電位。而且，MOSFET 100係藉由以下說明之本實施形態之半導體裝置之製造方法而製造，藉此抑制閘極電極93與源極接觸電極92之短路之產生。
參照圖2，於作為本實施形態中之半導體裝置之MOSFET 100之製造方法中，首先作為步驟(S10)，實施基板準備步驟。於該步驟(S10)中，參照圖3，準備包含碳化 矽之碳化矽基板1。
其次，作為步驟(S20)，實施磊晶成長步驟。於該步驟(S20)中，參照圖3，藉由磊晶成長而於碳化矽基板1之一主面1A上依序形成包含碳化矽之緩衝層2及漂移層3。
其次，作為步驟(S30)，實施離子注入步驟。於該步驟(S30)中，參照圖3及圖4，首先實施用以形成p型主體區域4之離子注入。具體而言，例如藉由將Al離子注入至漂移層3而形成p型主體區域4。繼而，實施用以形成n+區域5之離子注入。具體而言，例如藉由將P(磷)離子注入至p型主體區域4，而於p型主體區域4內形成n+區域5。進而，實施用以形成p+區域6之離子注入。具體而言，例如藉由將Al離子注入至p型主體區域4，而於p型主體區域4內形成p+區域6。上述離子注入係可於例如漂移層3之主面上形成遮罩層而實施，該遮罩層包含二氧化矽(SiO2)，且於應實施離子注入之所需之區域具有開口。
其次，作為步驟(S40)，實施活化退火步驟。於該步驟(S40)中，實施如下熱處理，即，於例如氬等惰性氣體環境中加熱至1700℃，並保持30分鐘。藉此，使於上述步驟(S30)中所注入之雜質活化。
繼而，作為步驟(S50)，實施閘極絕緣膜形成步驟。於該步驟(S50)中，參照圖4及圖5，藉由實施於例如氧環境中加熱至1300℃並保持60分鐘之熱處理，而形成氧化膜(閘極氧化膜)91。
亦可於該步驟(S50)後實施NO退火步驟。於該步驟中，採用一氧化氮(NO)氣體作為環境氣體，實施於該環境氣體 中進行加熱之熱處理。作為該熱處理之條件，可採用以例如1100℃以上1300℃以下之溫度保持1小時左右之條件。藉由此種熱處理，而向氧化膜91與漂移層3之界面區域導入氮原子。藉此，可抑制氧化膜91與漂移層3之界面區域內之界面能階之形成，從而可提高最終獲得之MOSFET 100之通道移動率。再者，環境氣體並不限定於NO氣體，亦可使用可向氧化膜91與漂移層3之界面區域導入氮原子之其他氣體。
進而，其後亦可實施Ar退火步驟。於該步驟中，採用氬(Ar)氣作為環境氣體，實施於該環境氣體中進行加熱之熱處理。作為該熱處理之條件，可採用如下條件：例如，以超過上述NO退火步驟中之加熱溫度、且小於氧化膜91之熔點之溫度保持1小時左右。藉由此種熱處理，可進一步抑制氧化膜91與漂移層3之界面區域內之界面能階之形成，從而可提高最終獲得之MOSFET 100之通道移動率。再者，環境氣體並不限定於Ar氣，亦可使用氮氣等其他惰性氣體來代替Ar氣。
其次，作為步驟(S60)，實施閘極電極形成步驟。於該步驟(S60)中，參照圖5及圖6，首先，藉由例如CVD(Chemical Vapor Deposition，化學氣相沈積)法，於氧化膜91上形成以高濃度添加有雜質之導電體即多晶矽膜。其後，於該多晶矽膜上形成抗蝕劑膜，且藉由光微影(photolithography)而形成遮罩層，該遮罩層於與所需之閘極電極之形狀相對應之區域以外之區域具有開口。繼而， 將該遮罩層用作遮罩而實施乾式蝕刻，其後去除遮罩層，藉此如圖6所示般形成閘極電極93。
其次，作為步驟(S70)，實施氧化層形成步驟。該步驟(S70)並非必需之步驟，但於在下述步驟(S90)中藉由乾式蝕刻而加工金屬膜之情形時，較佳為實施該步驟(S70)。具體而言，於步驟(S70)中，藉由使上述步驟(S60)中所形成之包含多晶矽之閘極電極93之表層部氧化，而如圖7所示般形成氧化層93A。上述氧化層93A之形成可藉由如下之熱處理而達成，即，例如於氧環境中，在800℃以上1100℃以下之溫度下保持1分鐘以上60分鐘以下之時間。
繼而，作為步驟(S80)，實施金屬膜形成步驟。於該步驟(S80)中，參照圖7及圖8，首先於應形成源極接觸電極92(參照圖1)之氧化膜91之區域形成開口部91A。其結果，n+區域5及p+區域6自該開口部91A露出。開口部91A之形成可藉由例如遮罩層之形成及乾式蝕刻而實施。形成該開口部91A後，所殘留之氧化膜91成為閘極氧化膜91(參照圖1)。繼而，參照圖8及圖9，以覆蓋自開口部91A露出之n+區域5及p+區域6上、氧化膜91上、及閘極電極93上之方式形成藉由例如蒸鍍法依序積層Ti層92A、Al層92B及Si層92C而成之金屬膜。
其次，作為步驟(S90)，實施金屬膜加工步驟。於該步驟(S90)中，首先參照圖9及圖10，藉由抗蝕劑之塗佈及光微影而形成自開口部91A露出之n+區域5及p+區域6上以外之區域開口之作為遮罩層之抗蝕劑膜99。繼而，藉由實施 乾式蝕刻，而去除形成於自開口部91A露出之n+區域5及p+區域6上以外之區域之金屬膜(Ti層92A、Al層92B及Si層92C)。此時，於本實施形態中，藉由在上述步驟(S70)中形成氧化層93A，從而該氧化層93A發揮蝕刻終止層之功能，而抑制因實施乾式蝕刻所導致之對閘極電極93之損害。
繼而，作為步驟(S100)，實施合金化步驟。於該步驟(S100)中，參照圖10及圖11，首先於去除抗蝕劑膜99後，實施如下之熱處理，即，於例如Ar等惰性氣體環境中加熱至850℃以上1150℃以下之溫度，並保持10分鐘以下之時間。藉此，使包含於構成金屬膜之Ti層92A、Al層92B及Si層92C之Ti、Al及Si、以及包含於n+區域5及p+區域6之C合金化，從而形成源極接觸電極92。
又，以與碳化矽基板1之與緩衝層2之側為相反側之主面上接觸之方式，形成與碳化矽基板1歐姆接觸之汲極電極96(參照圖12)。汲極電極96既可與上述源極接觸電極92同樣地，於在碳化矽基板1上形成Ti層92A、Al層92B及Si層92C後，藉由實施合金化之製程而形成，亦可於在碳化矽基板1上形成Ni(鎳)膜後，藉由實施合金化熱處理使該Ni膜矽化物化而形成。
繼而，作為步驟(S110)，實施層間絕緣膜形成步驟。於該步驟(S110)中，參照圖11及圖12，藉由例如CVD法而以覆蓋源極接觸電極92、閘極氧化膜91及閘極電極93之方式形成作為絕緣體之包含SiO2之層間絕緣膜94。繼而，藉由 例如乾式蝕刻而去除於層間絕緣膜94中覆蓋源極接觸電極92上之區域，藉此形成貫通層間絕緣膜94之接觸孔94A。其結果，層間絕緣膜94成為於閘極氧化膜91上包圍閘極電極93之形狀。
繼而，作為步驟(S120)，實施配線形成步驟。於該步驟(S120)中，藉由例如利用蒸鍍法形成包含Al之金屬膜，而覆蓋層間絕緣膜94上，並且填充接觸孔94A，藉此形成與源極接觸電極92連接之源極配線95。藉由以上之順序，而完成本實施形態之MOSFET 100。
參照圖12，於通常之MOSFET之製造方法中，在形成接觸孔94A後，形成源極接觸電極92。因此，於如上述步驟(S80)般藉由蒸鍍法形成含有Al之金屬層時，在接觸孔94A之壁面上亦附著含有Al之金屬。繼而，藉由其後之步驟(S100)中之用以合金化之加熱，該金屬中所含有之Al侵入至層間絕緣膜94中，而與層間絕緣膜94發生反應。其結果，有層間絕緣膜94之絕緣功能變得不充分而產生閘極電極93與源極接觸電極92之短路之虞。
相對於此，於上述本實施形態之MOSFET 100之製造方法中，如上所述般於實施用以含有Al之金屬膜之形成及該金屬膜之合金化的加熱處理之步驟(S80)及(S100)後，實施形成層間絕緣膜之步驟(S110)。因此，避免如下情形：含有Al之金屬附著於形成於層間絕緣膜94之接觸孔94A之壁面上；以及Al侵入至層間絕緣膜94中。因此，可抑制上述短路之產生。如上所述，根據上述本實施形態之半導體裝 置之製造方法，可抑制閘極電極93與源極接觸電極92之短路之產生。
再者，於上述步驟(S80)~(S90)中，對在形成金屬膜(Ti層92A、Al層92B及Si層92C)後，藉由乾式蝕刻對該金屬膜進行加工之製程進行了說明，但亦可代替此而於形成具有所需之圖案之抗蝕劑膜後，形成金屬膜，並藉由脫膜而形成具有所需之形狀之金屬膜。於該情形時，可省略上述步驟(S70)。
又，於上述實施形態中，對藉由步驟(S80)而依序形成Ti層92A、Al層92B及Si層92C之情形進行了說明，但亦可代替此而形成含有Ti、Al及Si之單層之金屬膜。又，於上述實施形態中，對採用碳化矽基板作為半導體基板，且於該基板上形成包含碳化矽之半導體層之情形進行了說明，但作為構成半導體基板及半導體層之半導體，可代替碳化矽而採用矽、GaN(氮化鎵)等各種半導體。進而，於上述實施形態中，對作為半導體裝置之一例之MOSFET進行了說明，但可應用本發明之半導體裝置之製造方法之半導體裝置並不限定於此。可對例如IGBT等在閘極電極之附近隔著層間絕緣膜而形成含有Al之其他電極之各種半導體裝置應用本發明之製造方法。
應認為本次所揭示之實施形態之全部內容均為例示，而並非對本發明之限制。本發明之範圍並非由上述說明表示而是由申請專利範圍所表示，且意欲包含與申請專利範圍均等之含義、及範圍內之所有變更。
產業上之可利用性
本發明之半導體裝置之製造方法可特別有利地應用於製造在閘極電極之附近隔著層間絕緣膜而形成含有Al之其他電極之半導體裝置。
1‧‧‧碳化矽基板
1A‧‧‧主面
2‧‧‧緩衝層
3‧‧‧漂移層
3A‧‧‧主面
4‧‧‧p型主體區域
5‧‧‧n+區域
6‧‧‧p+區域
7‧‧‧活化層
91‧‧‧閘極氧化膜(氧化膜)
91A‧‧‧開口部
92‧‧‧源極接觸電極
92A‧‧‧Ti層
92B‧‧‧Al層
92C‧‧‧Si層
93‧‧‧閘極電極
93A‧‧‧氧化層
94‧‧‧層間絕緣膜
94A‧‧‧接觸孔
95‧‧‧源極配線
96‧‧‧汲極電極
99‧‧‧抗蝕劑膜
100‧‧‧MOSFET
圖1係表示MOSFET之構造之概略剖面圖。
圖2係表示MOSFET之製造方法之概略之流程圖。
圖3係用以說明MOSFET之製造方法之概略剖面圖。
圖4係用以說明MOSFET之製造方法之概略剖面圖。
圖5係用以說明MOSFET之製造方法之概略剖面圖。
圖6係用以說明MOSFET之製造方法之概略剖面圖。
圖7係用以說明MOSFET之製造方法之概略剖面圖。
圖8係用以說明MOSFET之製造方法之概略剖面圖。
圖9係用以說明MOSFET之製造方法之概略剖面圖。
圖10係用以說明MOSFET之製造方法之概略剖面圖。
圖11係用以說明MOSFET之製造方法之概略剖面圖。
圖12係用以說明MOSFET之製造方法之概略剖面圖。
1‧‧‧碳化矽基板
1A‧‧‧主面
2‧‧‧緩衝層
3‧‧‧漂移層
3A‧‧‧主面
4‧‧‧p型主體區域
5‧‧‧n+區域
6‧‧‧p+區域
7‧‧‧活化層
91‧‧‧閘極氧化膜(氧化膜)
92‧‧‧源極接觸電極
93‧‧‧閘極電極
94‧‧‧層間絕緣膜
95‧‧‧源極配線
96‧‧‧汲極電極
100‧‧‧MOSFET

Claims (5)

  1. 一種半導體裝置(100)之製造方法，其包括如下步驟：於半導體層(7)上形成閘極絕緣膜(91)；於上述閘極絕緣膜(91)上形成閘極電極(93)；形成相對於上述半導體層(7)歐姆接觸之歐姆接觸電極(92)；以及於形成上述歐姆接觸電極(92)後，以覆蓋上述閘極電極(93)之方式形成包含二氧化矽之層間絕緣膜(94)；且形成上述歐姆接觸電極(92)之步驟包括如下步驟：以與上述半導體層(7)接觸之方式形成含有鋁之金屬層；以及使上述金屬層合金化。
  2. 如請求項1之半導體裝置(100)之製造方法，其中形成上述歐姆接觸電極(92)之步驟更包括藉由乾式蝕刻對上述金屬層進行加工之步驟。
  3. 如請求項2之半導體裝置(100)之製造方法，其更包括於藉由乾式蝕刻對上述金屬層進行加工之前，於上述閘極電極(93)之表層部形成氧化層(93A)之步驟。
  4. 如請求項1至3中任一項之半導體裝置(100)之製造方法，其中上述半導體層(7)包含碳化矽。
  5. 如請求項4之半導體裝置(100)之製造方法，其中上述金屬層含有鋁、鈦及矽。
TW101124095A 2011-07-15 2012-07-04 半導體裝置之製造方法 TW201310546A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011156228A JP5704003B2 (ja) 2011-07-15 2011-07-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201310546A true TW201310546A (zh) 2013-03-01

Family

ID=47519142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124095A TW201310546A (zh) 2011-07-15 2012-07-04 半導體裝置之製造方法

Country Status (7)

Country Link
US (1) US8802552B2 (zh)
EP (1) EP2733726A1 (zh)
JP (1) JP5704003B2 (zh)
KR (1) KR20140035899A (zh)
CN (1) CN103608905A (zh)
TW (1) TW201310546A (zh)
WO (1) WO2013011787A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6075185B2 (ja) * 2013-04-26 2017-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015015352A (ja) * 2013-07-04 2015-01-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265138A (ja) * 1988-08-30 1990-03-05 Seiko Epson Corp 薄膜トランジスタの製造方法
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
JPH07335873A (ja) * 1994-06-09 1995-12-22 Nippondenso Co Ltd 半導体装置の製造方法
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7880173B2 (en) * 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
JP3964811B2 (ja) 2002-07-09 2007-08-22 株式会社東芝 半導体装置及びその製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
WO2008035822A1 (en) * 2006-09-22 2008-03-27 Toyota Jidosha Kabushiki Kaisha Semiconductor devices and manufacturing method thereof
JP5145570B2 (ja) * 2006-09-22 2013-02-20 トヨタ自動車株式会社 半導体装置の製造方法
JP4965576B2 (ja) * 2007-02-14 2012-07-04 パナソニック株式会社 半導体装置及びその製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5286677B2 (ja) * 2007-03-13 2013-09-11 トヨタ自動車株式会社 Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
WO2009013886A1 (ja) * 2007-07-20 2009-01-29 Panasonic Corporation 炭化珪素半導体装置およびその製造方法
US8237172B2 (en) * 2007-10-24 2012-08-07 Panasonic Corporation Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP5477286B2 (ja) 2008-04-15 2014-04-23 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8802552B2 (en) 2014-08-12
WO2013011787A1 (ja) 2013-01-24
JP2013026248A (ja) 2013-02-04
US20130017677A1 (en) 2013-01-17
JP5704003B2 (ja) 2015-04-22
KR20140035899A (ko) 2014-03-24
CN103608905A (zh) 2014-02-26
EP2733726A1 (en) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
US8846531B2 (en) Method of manufacturing an ohmic electrode containing titanium, aluminum and silicon on a silicon carbide surface
US8415241B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5759293B2 (ja) 半導体装置の製造方法
JP7196463B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2014170891A (ja) 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP2012253108A (ja) 炭化珪素半導体装置およびその製造方法
JP2018082114A (ja) 半導体装置の製造方法
JP2014175470A (ja) 炭化珪素半導体装置の製造方法
JPWO2019198168A1 (ja) 半導体装置の製造方法および半導体装置
JP2018182055A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018206872A (ja) 半導体装置
US20120231617A1 (en) Method of manufacturing semiconductor device
JP5870672B2 (ja) 半導体装置
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
US8765617B2 (en) Method of manufacturing semiconductor device
TW201310546A (zh) 半導體裝置之製造方法
JP7633620B2 (ja) 窒化物半導体装置及び窒化物半導体装置の製造方法
JP2016225426A (ja) 半導体装置およびその製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2024080136A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015072973A (ja) 半導体装置及びその製造方法
JP2010027638A (ja) 半導体装置の製造方法および半導体装置