TW201324728A - 應用於半導體製程中之測試元件 - Google Patents

應用於半導體製程中之測試元件 Download PDF

Info

Publication number
TW201324728A
TW201324728A TW100145103A TW100145103A TW201324728A TW 201324728 A TW201324728 A TW 201324728A TW 100145103 A TW100145103 A TW 100145103A TW 100145103 A TW100145103 A TW 100145103A TW 201324728 A TW201324728 A TW 201324728A
Authority
TW
Taiwan
Prior art keywords
mos transistor
wafer
pad
test
completed
Prior art date
Application number
TW100145103A
Other languages
English (en)
Other versions
TWI562319B (en
Inventor
Chin-Chun Huang
Ji-Fu Kung
Wei-Po Chiu
Nick Chao
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW100145103A priority Critical patent/TWI562319B/zh
Publication of TW201324728A publication Critical patent/TW201324728A/zh
Application granted granted Critical
Publication of TWI562319B publication Critical patent/TWI562319B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種測試元件,完成於晶圓中,該測試元件包含:第一金氧半電晶體,其通道延伸方向為一第一方向;第二金氧半電晶體,其通道延伸方向為一第二方向;閘極接線墊,電性連接至該第一金氧半電晶體之閘極與該第二金氧半電晶體之閘極;第一源極接線墊,電性連接至該第一金氧半電晶體之源極與該第二金氧半電晶體之源極;第一汲極接線墊,電性連接至該第一金氧半電晶體之汲極;以及第二汲極接線墊,電性連接至該第二金氧半電晶體之汲極。

Description

應用於半導體製程中之測試元件
本案係為一種測試元件,尤指應用於半導體製程中之測試元件。
在半導體製程中,製作完成的電路元件中之最小線寬,一般被稱為臨界尺寸(Critical Dimension,簡稱CD)。當電路元件越做越小,臨界尺寸可容許的變異也越小。於是,許多改善臨界尺寸均勻性(Critical Dimension Uniformity,簡稱CDU)的技術手段便被發展出來。其中,劑量映射器技術(DOSEMAPPER,簡稱DOMA)便是由ASML公司發展出來,用以改善臨界尺寸均勻性的技術手段。
請參見圖1,其係一測試圖案之示意圖,主要由多個平行長條圖案10所構成,在習用的DOMA技術中,便是將圖1所示之測試圖案製作於光罩圖案中,並藉由一標準曝光量,用以於晶圓中的不同區域(例如相鄰晶片間之切割道)上定義出多個呈平行長條之多晶矽導線圖案,並經過測量程序而得到該測試圖案在晶圓中不同區域的尺寸變異資料,然後再利用尺寸變異資料來微調晶圓中不同區域的曝光量,進而達到改善晶圓中臨界尺寸均勻性的問題。但目前習用的DOMA技術仍有其侷限,而如何改善更多習知手段之缺失,便是發展本案之主要目的。
本發明旨在提供一種測試元件,其可用於輔助測試於晶圓中不同位置之半導體器件電氣特性變異資訊,進而可達到改善晶圓中元件電氣特性均勻度之目的。
本發明還提供一種採用上述測試元件進行測試之方法,以達到改善晶圓中元件電氣特性均勻度之目的。
本發明之一實施例提供一種測試元件,完成於一晶圓中,此測試元件包含第一金氧半電晶體、第二金氧半電晶體、閘極接線墊、第一源極接線墊、第一汲極接線墊以及第二汲極接線墊。第一金氧半電晶體之通道延伸方向為第一方向;第二金氧半電晶體之通道延伸方向為第二方向;閘極接線墊電性連接至第一金氧半電晶體之閘極與第二金氧半電晶體之閘極;第一源極接線墊電性連接至第一金氧半電晶體之源極與第二金氧半電晶體之源極;第一汲極接線墊電性連接至第一金氧半電晶體之汲極。第二汲極接線墊電性連接至第二金氧半電晶體之汲極。
於本發明另一實施例中,上述第一方向與該第二方向正交。
於本發明另一實施例中,測試元件更包含:第三金氧半電晶體、第四金氧半電晶體、第二源及接線墊。第三金氧半電晶體之通道延伸方向為第一方向,第三金氧半電晶體之汲極電性連接至第一汲極接線墊;第四金氧半電晶體之通道延伸方向為第二方向,第四金氧半電晶體之汲極電性連接至第二汲極接線墊,其中第三金氧半電晶體之閘極與第四金氧半電晶體之閘極電性連接至閘極接線墊;第二源極接線墊電性連接至第三金氧半電晶體之源極與第四金氧半電晶體之源極。
於本發明另一實施例中,上述第一金氧半電晶體與第二金氧半電晶體為第一電性金氧半電晶體,第三金氧半電晶體與第四金氧半電晶體為第二電性金氧半電晶體。
於本發明另一實施例中,上述第一方向與該第二方向平行。
於本發明另一實施例中,上述閘極接線墊之下方與晶圓上方完成有一測試圖案,此測試圖案包含有複數個平行長條多晶矽。
於本發明另一實施例中,上述測試元件係重複完成於該晶圓中複數個晶片中。
於本發明另一實施例中,上述測試元件係重複完成於晶片之四個角落。
於本發明另一實施例中,上述測試元件係重複完成於晶片內部多處且平均分佈。
於本發明另一實施例中,上述測試元件係重複完成於該等晶片內部中央處。
本發明之一實施例另提供一種測試元件,完成於一晶圓中,包括一金氧半電晶體、一源極接線墊、一汲極接線墊以及一測試圖案。源極接線墊電性連接至金氧半電晶體之一源極。汲極接線墊電性連接至第一金氧半電晶體之汲極與閘極;測試圖案,完成於與汲極接線墊之下方,該測試圖案包含有相互平行之複數個長條導體構造。
於本發明另一實施例中,上述長條導體構造之材料係為多晶矽。
於本發明另一實施例中,上述測試元件係重複完成於該晶圓中之複數個切割道上。
本發明之一實施例另提供一種測試方法,前述之複數個測試元件中,測試方法包含下列步驟:於閘極接線墊上提供第一金氧半電晶體之一第一導通電壓,並將第一源極接線墊接地;以及給予第一汲極接線墊一第一電壓並測量一第一導通電流。
於本發明另一實施例中,上述測試方法更包含下列步驟:於閘極接線墊上提供第二金氧半電晶體之一第二導通電壓,並將第一源極接線墊接地;以及給予第二汲極接線墊一第二電壓並測量出一第二導通電流。
如此一來,透過將上述測試元件完成於晶圓之不同位置,便可利用標準曝光量下所得到不同位置的測試元件的導通電流變異資訊,進而微調晶圓中不同區域的曝光量,進而達到改善晶圓中元件電氣特性均勻度之目的。
請參見圖2,其係本案所發展出來之測試元件之佈局示意圖,其主要包含有四個金氧半電晶體,為能涵蓋各種電性與延伸方向,本測試元件中之四個金氧半電晶體分別為通道沿x軸方向延伸之N型金氧半電晶體21、通道沿y軸方向延伸之N型金氧半電晶體22、通道沿x軸方向延伸之P型金氧半電晶體23以及通道沿y軸方向延伸之P型金氧半電晶體24。上述x軸方向例如是平行於一晶圓之橫向切割道之方向,上述y軸方向例如是平行於上述晶圓之縱向切割道之方向。四個金氧半電晶體之閘極電極係共同連接至閘極接線墊251,而與閘極接線墊251同一位置之下方係完成有與圖1中測試圖案相同之平行長條多晶矽20。另外,N型金氧半電晶體21、22共用第一源極接線墊252,而P型金氧半電晶體23、24則共用第二源極接線墊253。N型金氧半電晶體22與P型金氧半電晶體23共用第一汲極接線墊254,而N型金氧半電晶體21與P型金氧半電晶體24共用第二汲極接線墊255。如此一來,本案將完成面積小、形狀對稱而且包含有五個接線墊以及一個測試圖案的測試元件。
由圖2及其相關描述可知,本案在平行長條多晶矽20四周完成四個不同電性與延伸方向的金氧半電晶體,除了可於製程初期利用平行長條多晶矽20來得到臨界尺寸之變異資訊來改善臨界尺寸均勻性外,還可利用接線墊來對四個金氧半電晶體分別進行測試而得到導通電流之變異資訊。如此一來,透過將上述測試元件完成於晶圓之不同位置,便可利用標準曝光量下所得到的晶圓中不同位置之測試元件導通電流變異資訊,進而微調晶圓中不同區域的曝光量,進而達到改善晶圓中元件特性均勻度的問題。如此將可改善更多習知手段之缺失,達成發展本案之主要目的。
再請參見圖3A、圖3B與圖3C,其係本案測試元件置放位置示意圖,其中圖3A表示出將如圖2所示之測試元件30完成於晶圓中各晶片31的四個角落,如此將可降低對晶片31中主要功能電路製作上的影響。但若是以改善元件特性均勻度為最重要因素,則可如圖3B所示,將如圖2所示之測試元件30完成於晶圓中各晶片31的內部多處且平均分佈,如此將可得到最完整的導通電流變異資訊。當然也可如圖3C所示,將如圖2所示之測試元件30完成於晶圓中各晶片31的內部中央處且平均分佈,如此也可得到相對應晶片的導通電流變異資訊。
而上述測試元件可整合至一般積體電路製程,以下配合圖4A至圖4G來進行說明。首先,於定義晶片中主要功能電路之主動區域(active area)的製程中,同時定義出如圖4A所示之圖案,其中區域41~區域44係分別定義出上述四個金氧半電晶體之源極、汲極及通道集合區域,區域45~區域48則分別定義出上述四個金氧半電晶體之基體接觸區,至於區域40則定義出閘極接線墊與圖1中測試圖案之位置。通常來說,本圖中除區域41~區域44、區域45~區域48與區域40,其他區域線條外之部份皆為場氧化層,不過在本圖中未示出。
再請參見圖4B,其係於未來要完成P型金氧半電晶體的區域43、44、47、48處定義出N型井區域(N-Well)431、441,用以包圍P型金氧半電晶體的區域43、44、47、48。接著如圖4C所示,於定義晶片中主要功能電路之閘極構造時,同時定義出DOMA技術所需之平行長條多晶矽400以及閘極導線410、420、430及440。
然後利用閘極導線410、420、430及440為罩幕並進行高濃度N型摻質植入後形成如圖4D所示之N型金氧半電晶體的源/汲極區域411、421以及P型金氧半電晶體的基體接觸區47、48,源/汲極區域45~區域48則分別定義出上述四個金氧半電晶體21、22、23、24之基體接觸區。而利用閘極導線410、420、430及440為罩幕並進行高濃度P型摻質植入後便可形成如圖4E所示之P型金氧半電晶體的源/汲極區域431、441以及N型金氧半電晶體的基體接觸區45、46。
再請參見圖4F,其係利用接觸結構製程來於源/汲極區域、基體區域以及閘極導線區域中完成各式接觸結構49。最後再完成圖4G中所示之金屬導線,用以完成圖2所述之5個接線墊以及相連其間的導線50。其中閘極接線墊251連接至四個金氧半電晶體之閘極導線410、420、430及440。另外,N型金氧半電晶體21、22之源極與基體都共用第一源極接線墊252,而P型金氧半電晶體23、24之源極與基體則共用第二源極接線墊253。N型金氧半電晶體22之汲極與P型金氧半電晶體23之汲極共用第一汲極接線墊254,而N型金氧半電晶體21之汲極與P型金氧半電晶體24之汲極共用第二汲極接線墊255。
如此一來,本案所發展出來之測試元件可與原本之DOMA圖案(即上述之平行長條多晶矽400)並存而共用晶片面積,以本例而言,DOMA圖案係位於閘極接線墊251之下方但無電性連接。而且本案所發展出來之測試元件可模擬不同通道方向與不同電性之金氧半電晶體,並於進行晶圓接受度測試(Wafer Acceptance Test,簡稱WAT)時,利用上述接線墊251、252、253、254、255來進行電流測試。例如,於接線墊251上提供N型金氧半電晶體之正導通電壓,以及將接線墊252、254接地,然後從接線墊253、255給予電壓差並測量導通電流,進而得到N型金氧半電晶體21、22之導通電流資訊。當然,也可於接線墊251上提供P型金氧半電晶體之負導通電壓,以及將接線墊252、254接地,然後同樣從接線墊253、255給予電壓差並測量導通電流,進而得到P型金氧半電晶體23、24之導通電流資訊。而透過重複對散佈於晶圓中各晶片中之測試元件執行上述測量程序,便可以得到導通電流變異資訊,然後利用此導通電流變異資訊來微調晶圓中不同區域的曝光量,便可達到進一步改善晶圓中元件特性均勻度的問題。
另外,圖4G中所示之測試元件也可簡化成如圖5中所示之另一實施例結構,其主要由一個金氧半電晶體40與一個測試圖案41來完成,而將電性連接至該金氧半電晶體40源極之源極接線墊42接地,並提供電性連接至金氧半電晶體40之汲極與閘極之汲極接線墊43一導通電壓後,便可到金氧半電晶體之導通電流資訊。如此縮小化之測試元件將可以置放到晶圓中之切割道上,而不會影響晶片中的電路配置。至於測試圖案41可完成於該汲極接線墊43之下方,該測試圖案41包含有相互平行之複數個長條導體構造,例如多晶矽,用以得到晶圓中不同區域的關鍵尺寸變異資料。而該金氧半電晶體可以是N型金氧半電晶體或是P型金氧半電晶體,其通道方向也可以是平行X軸或是平行Y軸。
綜上所述,在本發明對技術進行改良後,已可有效改善習用手段的問題。雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...平行長條圖案
21、22...N型金氧半電晶體
23、24...P型金氧半電晶體
251...閘極接線墊
252...第一源極接線墊
253...第二源極接線墊
254...第一汲極接線墊
255...第二汲極接線墊
20...多晶矽
30...測試元件
31...晶片
43、44、47、48...P型金氧半電晶體的區域
45、46...基體接觸區
431、441...N型井區域
410、420、430、440...閘極導線
411、421...N型金氧半電晶體的源/汲極區域
431、441...P型金氧半電晶體的源/汲極區域
49...接觸結構
50...導線
400...平行長條多晶矽
40...金氧半電晶體
41...測試圖案
42...源極接線墊
43...汲極接線墊
圖1係習知一種於晶圓中完成之測試圖案之示意圖。
圖2係本發明實施例提供之測試元件之佈局示意圖。
圖3A-3C係圖2之測試元件於晶片中之位置示意圖。
圖4A-4G係圖2之測試元件之製程示意圖。
圖5係本發明另一實施例提供之測試元件之佈局示意圖。
20...多晶矽
21、22...N型金氧半電晶體
23、24...P型金氧半電晶體
251...閘極接線墊
252...第一源極接線墊
253...第二源極接線墊
254...第一汲極接線墊
255...第二汲極接線墊

Claims (16)

  1. 一種測試元件,完成於一晶圓中,該測試元件包含:一第一金氧半電晶體,完成於該晶圓中,該第一金氧半電晶體之通道延伸方向為一第一方向;一第二金氧半電晶體,完成於該晶圓中,該第二金氧半電晶體之通道延伸方向為一第二方向;一閘極接線墊,完成於該晶圓中,電性連接至該第一金氧半電晶體之閘極與該第二金氧半電晶體之閘極;一第一源極接線墊,完成於該晶圓中,電性連接至該第一金氧半電晶體之源極與該第二金氧半電晶體之源極;一第一汲極接線墊,完成於該晶圓中,電性連接至該第一金氧半電晶體之汲極;以及一第二汲極接線墊,完成於該晶圓中,電性連接至該第二金氧半電晶體之汲極。
  2. 如申請專利範圍第1項所述之測試元件,其中該第一方向與該第二方向正交。
  3. 如申請專利範圍第2項所述之測試元件,其中更包含:一第三金氧半電晶體,完成於該晶圓中,該第三金氧半電晶體之通道延伸方向為該第一方向,該第三金氧半電晶體之汲極電性連接至該第一汲極接線墊;一第四金氧半電晶體,完成於該晶圓中,該第四金氧半電晶體之通道延伸方向為該第二方向,該第四金氧半電晶體之汲極電性連接至該第二汲極接線墊,其中該第三金氧半電晶體之閘極與該第四金氧半電晶體之閘極電性連接至該閘極接線墊;以及一第二源極接線墊,完成於該晶圓中,電性連接至該第三金氧半電晶體之源極與該第四金氧半電晶體之源極。
  4. 如申請專利範圍第3項所述之測試元件,其中該第一金氧半電晶體與該第二金氧半電晶體為一第一電性金氧半電晶體,該第三金氧半電晶體與該第四金氧半電晶體為一第二電性金氧半電晶體。
  5. 如申請專利範圍第1項所述之測試元件,其中該第一方向與該第二方向平行。
  6. 如申請專利範圍第1項所述之測試元件,其中該閘極接線墊之下方與該晶圓上方完成有一測試圖案,該測試圖案包含有複數個平行長條多晶矽。
  7. 如申請專利範圍第1項所述之測試元件,其係重複完成於該晶圓中複數個晶片中。
  8. 如申請專利範圍第7項所述之測試元件,其係重複完成於該晶片之四個角落。
  9. 如申請專利範圍第7項所述之測試元件,其係重複完成於該晶片內部多處且平均分佈。
  10. 如申請專利範圍第7項所述之測試元件,其係重複完成於該等晶片內部中央處。
  11. 一種測試方法,應用於如申請專利範圍第7項所述之複數個測試元件中,該測試方法包含下列步驟:於該閘極接線墊上提供該第一金氧半電晶體之一第一導通電壓,並將該第一源極接線墊接地;以及給予該第一汲極接線墊一第一電壓並測量一第一導通電流。
  12. 如申請專利範圍第11項所述之測試方法更包含下列步驟:於該閘極接線墊上提供該第二金氧半電晶體之一第二導通電壓,並將該第一源極接線墊接地;以及給予該第二汲極接線墊一第二電壓並測量出一第二導通電流。
  13. 一種測試元件,完成於一晶圓中,該測試元件包含:一金氧半電晶體,完成於該晶圓中;一源極接線墊,完成於該晶圓中,電性連接至該金氧半電晶體之源極;一汲極接線墊,完成於該晶圓中,電性連接至該第一金氧半電晶體之汲極與閘極;以及一測試圖案,完成於與該汲極接線墊之下方,該測試圖案包含有相互平行之複數個長條導體構造。
  14. 如申請專利範圍第13項所述之測試元件,其中相互平行之該等長條導體構造之材料係為多晶矽。
  15. 如申請專利範圍第13項所述之測試元件,其係重複完成於該晶圓中之複數個切割道上。
  16. 如申請專利範圍第15項所述之測試元件,其中該金氧半電晶體之通道延伸方向平行於該切割道。
TW100145103A 2011-12-07 2011-12-07 Monitoring testkey used in semiconductor fabrication TWI562319B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100145103A TWI562319B (en) 2011-12-07 2011-12-07 Monitoring testkey used in semiconductor fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100145103A TWI562319B (en) 2011-12-07 2011-12-07 Monitoring testkey used in semiconductor fabrication

Publications (2)

Publication Number Publication Date
TW201324728A true TW201324728A (zh) 2013-06-16
TWI562319B TWI562319B (en) 2016-12-11

Family

ID=49033114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145103A TWI562319B (en) 2011-12-07 2011-12-07 Monitoring testkey used in semiconductor fabrication

Country Status (1)

Country Link
TW (1) TWI562319B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817572B (zh) * 2022-06-20 2023-10-01 南亞科技股份有限公司 半導體元件的監測方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068816A (ja) * 2001-08-29 2003-03-07 Sony Corp 半導体基体
JP2004028885A (ja) * 2002-06-27 2004-01-29 Fujitsu Ltd 半導体装置、半導体パッケージ及び半導体装置の試験方法
US6873938B1 (en) * 2003-09-17 2005-03-29 Asml Netherlands B.V. Adaptive lithographic critical dimension enhancement
DE60319087T2 (de) * 2003-10-16 2009-02-05 Asml Netherlands B.V. Lithographische Methode zur Herstellung einer Vorrichtung
US7020020B1 (en) * 2004-09-21 2006-03-28 Atmel Corporation Low voltage non-volatile memory cells using twin bit line current sensing
DE102005014793B4 (de) * 2005-03-31 2007-11-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Inspektionssystem zur CD-Messung auf der Grundlage der Bestimmung von Flächenanteilen
US7571021B2 (en) * 2007-02-13 2009-08-04 Taiwan Semiconductor Manufacturing Company Method and system for improving critical dimension uniformity
US8084769B2 (en) * 2007-02-16 2011-12-27 United Microelectronics Corp. Testkey design pattern for gate oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817572B (zh) * 2022-06-20 2023-10-01 南亞科技股份有限公司 半導體元件的監測方法

Also Published As

Publication number Publication date
TWI562319B (en) 2016-12-11

Similar Documents

Publication Publication Date Title
US9024407B2 (en) Monitoring testkey used in semiconductor fabrication
US7656183B2 (en) Method to extract gate to source/drain and overlap capacitances and test key structure therefor
JP5379418B2 (ja) 半導体装置のテスト構造物
CN113257790B (zh) 漏电测试结构及漏电测试方法
CN102364682B (zh) 垂直双扩散mos晶体管测试结构及形成方法、测试方法
CN101197348B (zh) 多用途多晶硅边缘测试结构
US8093916B2 (en) Method of characterizing a semiconductor device and semiconductor device
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
CN103887194A (zh) 并行测试器件
TW201324728A (zh) 應用於半導體製程中之測試元件
US20130009314A1 (en) Test circuit, integrated circuit, and test circuit layout method
US6593590B1 (en) Test structure apparatus for measuring standby current in flash memory devices
US20070257258A1 (en) Semiconductor evaluation device and evaluation method using the same
JP2000164665A (ja) 半導体集積回路装置及びその製造方法
KR100741882B1 (ko) 고전압 소자 및 그 제조방법
CN103165578A (zh) 用于cmos器件的测试器件、制作方法及其使用方法
CN111883514B (zh) 测试结构,晶圆及测试结构的制作方法
US20230402329A1 (en) Testkey structure and monitoring method with testkey structure
JP3214457B2 (ja) 半導体装置の製造方法
KR100791712B1 (ko) 반도체 소자의 게이트 전극 형성 방법
CN120072802A (zh) Lod效应测试结构和lod效应测试电路结构
CN108573884A (zh) 测试结构及其形成方法、测试方法
CN120784175A (zh) 用于监测mos管结性能的电性测试结构及测试方法
JPH11186353A (ja) 半導体集積回路装置およびその製造方法
KR20000043191A (ko) 반도체소자의 검사장치 제조방법