TW201513357A - 金屬氧化物半導體場效電晶體及製造金屬氧化物半導體場效電晶體的方法 - Google Patents

金屬氧化物半導體場效電晶體及製造金屬氧化物半導體場效電晶體的方法 Download PDF

Info

Publication number
TW201513357A
TW201513357A TW103117119A TW103117119A TW201513357A TW 201513357 A TW201513357 A TW 201513357A TW 103117119 A TW103117119 A TW 103117119A TW 103117119 A TW103117119 A TW 103117119A TW 201513357 A TW201513357 A TW 201513357A
Authority
TW
Taiwan
Prior art keywords
layer
trench
disposed
terminal
drift region
Prior art date
Application number
TW103117119A
Other languages
English (en)
Other versions
TWI634666B (zh
Inventor
寧 庫
阿奇美 特爾烏特門
米歇爾 葛里伯
Original Assignee
羅伯特博斯奇股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 羅伯特博斯奇股份有限公司 filed Critical 羅伯特博斯奇股份有限公司
Publication of TW201513357A publication Critical patent/TW201513357A/zh
Application granted granted Critical
Publication of TWI634666B publication Critical patent/TWI634666B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一種金屬氧化物半導體場效電晶體用的基材，其中該基材包括以下之部分：一個n-摻雜的磊晶式漂移區(10)，一設在該漂移區(10)上的p--摻雜的磊晶式第一層(20)，一高n-摻雜的第二層(30)，它設在該第一層(20)上，一端子(41)(42)(43)，藉p+-植入形式；其中該第一層(20)與該端子(41)(42)(43)呈導電接觸，且側邊設在該端子(41)(42)(43)與一渠溝之間，其中該渠溝在該第一層(20)、第二層(30)及該漂移區(10)中形成，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。此外關於一種金屬氧化物半導體場效電晶體，包含： 一個n-摻雜的磊晶式漂移區(10)，一第一層(20)，設在該漂移區(10)上，一第二層(30)，設在該第一層(20)上，其為高n-摻雜的層，一利用藉p+-植入形成的端子(41)(42)(43)，該端子與第一層呈導電接觸，其中一渠溝在該第一層(20)、第二層(30)及漂移區(10)中形成，在該渠溝中設一氧化物層，在該氧化物層中設一閘電極(50)，使該第一層(20)側邊設在渠溝端子(41)(42)(43)之間，如此在第一層(20)中可形成一垂直通道區域(25)，其中：該p+-植入物的植入深度至少和該渠溝的深度一樣。此外還關於一種用於製造一金屬氧化物半導體場效電晶體(101)(102)(103)的方法，包括以下步驟：(a)準備一n-摻雜磊晶式漂移區(10)，(b)在該漂移區(10)上設一p--摻雜的磊晶式第一層(20)，而在該第一層(20)設一高n-摻雜的第二層(30)，(c)在該渠溝中形成一閘氧化物，如此該第一層(20)側邊設在該渠溝和端子(41)(42)(43)之間，如此在第一層(20)中可形成一垂直通道區域(25)，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。

Description

金屬氧化物半導體場效電晶體及製造金屬氧化物半導體場效電晶體的方法
本發明關於一種金屬氧化物半導體場效電晶體及其所用的基材以及製造金屬氧化物半導體場效電晶體的方法。
包含碳化矽層的基材在標準構件上的應用越來越多。例如在高達大於1.2仟伏時斷路的功率半導體係使用這種基材做成渠溝金屬氧化物場效電晶體(Trench-MOSFET)。舉例而言，這些功率半導體用於電動車用途，還有用電池驅動的汽車，例如用以鋰離子電池為基礎的電瓶，或用於光電池設備。微電機系統也可設有這類基材，對於微電系統該基材還烈包含一種二氧化矽層、一氮化矽層、或一矽層，其上析出一碳化矽層。
舉例而言，要做一渠溝MOSFET係使用一基材(n-摻雜4H-SiC基材)；其碳化矽層具六方晶系的結晶結構且係n-摻雜，一n-摻雜磊晶碳化矽緩衝層設在碳化矽層和一低n-摻雜的磊晶碳化矽漂移區(n-漂移區)之間。
如此依先前技術的渠溝MOSFET(100)的實施例示於圖1。在n-摻雜的4H-SiC基材(10)上設有一高p-摻雜的碳化矽層(p+-層)(20)，它係可以用磊晶方式生長或植入。在p--層(20)的一部分上設一高n-摻雜的碳化矽層(30)(n+-源極)，它同樣可用磊晶方式生長或植入，且當作源極端子。在此，4H-SiC基材(10)後側當作排極端子。除了n+-源極(30)外．還將一p+-端子(p+-插頭)(40)一直植入到p--層中，因此p+-插頭(40)上側倚到n+-源極(30)上側，且p+-插頭(40)可用於定義通道電位。p--層(20)和n+-源極(30)各利用一凹隙作構造化，該凹隙設在一渠溝上，用它將n-漂移區(10)構造化，這些凹隙的橫截面有恆定高度。渠溝(不考慮底區域)也有恆定寬度。只有在底區域，由於構造化，渠溝寬度變細窄，因此渠溝的橫截面呈罐形輪廓，因此渠溝橫截面呈凸形。
渠溝在構造化後可施以一閘氧化物，如不用此方式也可(或除了此方式外同時可另外)在渠溝的底作高摻雜的植入(60)，如此一閘電極(50)析出到渠溝中。如此在p--層(20)中形成一垂直通道區域，這點可使並聯的電晶體比具側向通道區域的電晶體有更高的封裝密度。
從渠溝側壁上渡到渠溝的底受構造化影響，在使用時在此區域會造成很高的場強度，比貫穿臨限值(此時在阻擋狀態的氧化物層會電貫穿且使構件損壞)更高。
依本明提供一種如申請專利範圍第1項的基材以及第8項的金屬氧化物半導體FET以及依第9項的製造方法，在第10項係一種汽車。在此，依本發明一種金屬氧化物半導體場效電晶體用的基材，其中該基材 包括以下之部分：一個n-摻雜的磊晶式漂移區，一設在該漂移區上的p--摻雜的磊晶式第一層，一高n-摻雜的第二層，它設在該第一層上，一端子，藉p+-植入形式；其中該第一層與該端子呈導電接觸，且側邊設在該端子與一渠溝之間，其中該渠溝在該第一層、第二層及該漂移區中形成，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。
該深的p+-植入可使相鄰的渠溝分開，使一場不會再破壞閘氧化物，因為它係繞過該閘氧化物導入，此物該體二極體(Bodydiode)可使成純pn．二極體。
要使用此基材當金屬氧化物半導體FET，在一實施例中該渠溝中設有一閘電極，其設成使得該一層中可形成一垂直之通道區域。
在此，該閘電極在一氧化物層上形成，該氧化物層至少蓋住渠溝的一底。
如此可防止電在垂直通道區域和閘端子間流過，該端子在該第一層和該漂移區中形成。
特別是端子可只在第一層和漂移區中形成，在一區域中(在其中第一層不被第二層蓋住)，其中第二層在此區域中部分地除去，如此形成一槽(Trog)，如此端子的總厚度變小，且可用較小的植入深度的植入器。
但端子也可在第二區域中形成，這點可使之和為金屬氧化物半導體場效電晶體之先前技術設計的元件相容。
該植入深度比該渠溝的深度深了數百奈米。
依本發明一種金屬氧化物半導體場效電晶體，包含：一個n-摻雜的磊晶式漂移區，一第一層，設在該漂移區上，一第二層，設在該第一層上，其為高n-摻雜的層，一利用藉p+-植入形成的端子，該端子與第一層呈導電接觸，其中一渠溝在該第一層、第二層及漂移區中形成，在該渠溝中設一氧化物層，在該氧化物層中設一閘電極，使該第一層側邊設在渠溝端子之間，如此在第一層中可形成一垂直通道區域，其中，該p+-植入物的植入深度至少和該渠溝的深度一樣。
p+-植入物的植入可將相鄰的渠溝分開，使一電場不會再破壞閘氧化物，因為它繞過閘氧化物導入，此外體二極體可做成純pn-二極體。
依本發明另一標的為一種用於製造一金屬氧化物半導體場效電晶體的方法，包括以下步驟：(a)準備一n-摻雜磊晶式漂移區，(b)在該漂移區上設一p--摻雜的磊晶式第一層，而在該第一層設一高n-摻雜的第二層，(c)在該渠溝中形成一閘氧化物，如此該第一層側邊設在該渠溝和端子之間，如此在第一層中可形成一垂直通道區域，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。
依本發明的一種車輛，具有一功率(電力)開關，其包含一種金屬氧化物半導體場效電晶體。
本發明的有利的進一步特點見於申請專利範圍附屬項且在說明書中說明。
(10)‧‧‧基材
(20)‧‧‧(高p--摻雜的)碳化矽層
(25)‧‧‧垂直通道區域(25)
(30)‧‧‧(高n-摻雜的)碳化矽層(n+-源極)
(40)‧‧‧p+-端子(p+-插頭)
(41)‧‧‧端子
(42)‧‧‧端子
(43)‧‧‧端子
(50)‧‧‧閘極電極
(55)‧‧‧閘極氧化物
(100)‧‧‧渠溝MOSFET
(101)‧‧‧渠溝MOSFET
(102)‧‧‧渠溝MOSFET
(103)‧‧‧渠溝MOSFET
圖1係依先前技術的一渠溝MOSFET；圖2係依本發明一第一實施例的一渠溝MOSFET；圖3係依本發明一第二實施例的一渠溝MOSFET；圖4係依本發明一第三實施例的一渠溝MOSFET。
一p+-植入至少和渠溝深度一樣深，一如本發明在各方面所用者，此p+-植可用不同方式實施。
圖2、3、4各顯示本發明之渠溝MOSFET(101)(102)(103)的實施例，它們例如可用於汽車用的功率開關中。
本發明的渠溝MOSFET(101)(102)(103)的實施例用的材料一例為一n-摻雜碳化矽層，它具有六方晶系結晶構造(4H-SiC-基材)及一個低n-摻雜的磊晶式的碳化矽漂移區(10)(n-漂移區)，在二者之間設有一n-摻雜的碳化矽緩衝層，其上建構一高p--摻雜的磊晶化矽層(p--層)(20)。隨後用磊晶方式生長或植入一高n-摻雜的碳化矽層(n+-源極)(30)當作下一層。此n-摻雜之碳化矽層(30)當作源極端子。此4H-SiC基材(10)的後側當作排極。
在基材一側區域中，至少在第一層(20)及漂移區(10)中藉p-植入做一端子(41)(42)，它與第一層(20)呈導電連接，在基材的另一側區域 中做一渠溝，在該側區域和該另外的側區域中設有該p--層(20)和n+-層(30)。至少在渠溝的底析出一閘極氧化物(55)，其中設一閘極電極(50)，例如由多晶矽構成。在此，p+-植入的植入深度至少和渠溝厚度相同。
閘極氧化物(55)可另外析出在渠溝的側壁上。
圖2顯示依本發明一第一實施例的一渠溝MOSFET(101)，此處端子(41)植入漂移區(10)、第一層(20)、及第二層(30)中，因此端子(41)的一上側的側邊接到n+-源極(30)。
圖3顯示依本發明一第二實施例的一渠溝MOSFET(101)，此處，端子(42)只植入漂移區(10)和第一層(20)中，第二層(30)以及第一層(20)一部分係在植入前除去，因此端子(42)一上側比n+-源極(30)上側更低，也比p--層(20)上側更低。
圖4顯示依本發明一第三實施例的一渠溝MOSFET(101)，此處端子(43)再植入漂移區(10)、第一層(20)及第二層(30)中。因此端子(43)一上側一如第一實施例，在側邊接到n+-源極(30)上側。另外在第三實施例中，閘極氧化物(55)至少在渠溝的底加厚。
上述具有六方晶系之n-摻雜碳化矽層(4H-SiC-基材)和具低n-摻雜磊晶漂移區(10)(n-漂移區)〔二者之間設有一n-摻雜的碳化矽緩衝層〕的起始材料的例子可特別用於本發明方法的實施例。首先將一高p-摻雜碳化矽層(p--層)(20)用磊晶方式生長或植入建構到該起始材料上，當作下一層者，係將一高n-摻雜層(n+-源極)用磊晶方式生長或植入。此n-摻雜的碳化矽層(30)當作源極端子。4H-SiC-基材(10)的後側當作排極端子。
可視需要在側區域中將n+-源極(30)完全除去及將p--層部分 除去。然後一端子利用p+-植入在側區域中形成。為了修後植入的瑕疵及/或將植入物料活化，可隨著作一高溫步驟。
此時在另一側區域形成一渠溝，可藉一將遮罩依渠溝寬度作構化，並使用該構造化的遮罩材料將渠溝蝕刻，在此渠溝形成的方式使它通過n+-源極(30)利p--層一直到漂移區(10)中。在此，蝕刻深度選設層使渠溝一如端子(43)到達漂移區(10)進去。端子(43)宜比渠溝更深入漂移區(10)，例如更深100奈米或數百奈米。
形成渠溝的作業可包含另一高溫步驟，以配合渠溝形狀。
然後將一閘極氧化物(55)析出在渠溝。如不用這種方式(或除了這種方式外另外)也可在氣體大氣中沈積作熱氧化，例如在含有一氧化氮及/或笑氣(一氣化二氮)的氣體大氣，閘極氧化物(55)可視需要在閘極底區域加厚。
然後將一閘極電極(50)(例如由多晶矽構成者)設到閘極氧化物(55)上。閘極電極(50)可另外作構造化。
如此所製造的渠溝氧化物半導體場效電晶體可用在一功率半導體構件(它適用於電動中或光伏特設備中)。
(10)‧‧‧基材
(20)‧‧‧(高p--摻雜的)碳化矽層
(25)‧‧‧垂直通道區域(25)
(30)‧‧‧(高n-摻雜的)碳化矽層(n+-源極)
(41)‧‧‧端子
(50)‧‧‧閘極電極
(55)‧‧‧閘極氧化物

Claims (10)

  1. 一種金屬氧化物半導體場效電晶體用的基材，其中該基材包括以下之部分：一個n-摻雜的磊晶式漂移區(10)，一設在該漂移區(10)上的p--摻雜的磊晶式第一層(20)，一高n-摻雜的第二層(30)，它設在該第一層(20)上，一端子(41)(42)(43)，藉p+-植入形式；其中該第一層(20)與該端子(41)(42)(43)呈導電接觸，且側邊設在該端子(41)(42)(43)與一渠溝之間，其中該渠溝在該第一層(20)、第二層(30)及該漂移區(10)中形成，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。
  2. 如申請專利範圍第1項之基材，其中：該渠溝中設有一閘電極(50)，其設成使得該一層(20)中可形成一垂直之通道區域(25)。
  3. 如申請專利範圍第2項之基材，其中：該閘電極(50)在一氧化物層(55)上形成，該氧化物層(55)至少蓋住渠溝(90)的一底。
  4. 如前述申請專利範圍中任一項之基材，其中：該端子(41)(42)(43)在該第一層(20)和該漂移區(10)中形成。
  5. 如申請專利範圍第4項之基材，其中：該端子(41)(43)也在該第二層(30)中形成。
  6. 如申請專利範圍第4項之基材，其中：該端子(42)在該第一層(20)的一區域中形成，該第一層(20)此區域不被該 第二層(30)蓋住，其中該第二層(30)在此區域中係部分地除去，因此形成一個槽(Trog)。
  7. 如前述申請專利範圍第1~3項之基材，其中：該植入深度比該渠溝的深度深了數百奈米。
  8. 一種金屬氧化物半導體場效電晶體，包含：一個n-摻雜的磊晶式漂移區(10)，一第一層(20)，設在該漂移區(10)上，一第二層(30)，設在該第一層(20)上，其為高n-摻雜的層，一利用藉p+-植入形成的端子(41)(42)(43)，該端子與第一層呈導電接觸，其中一渠溝在該第一層(20)、第二層(30)及漂移區(10)中形成，在該渠溝中設一氧化物層，在該氧化物層中設一閘電極(50)，使該第一層(20)側邊設在渠溝端子(41)(42)(43)之間，如此在第一層(20)中可形成一垂直通道區域(25)，其特徵在：該p+-植入物的植入深度至少和該渠溝的深度一樣。
  9. 一種用於製造一金屬氧化物半導體場效電晶體(101)(102)(103)的方法，包括以下步驟：(a)準備一n-摻雜磊晶式漂移區(10)，(b)在該漂移區(10)上設一p--摻雜的磊晶式第一層(20)，而在該第一層(20)設一高n-摻雜的第二層(30)，(c)在該渠溝中形成一閘氧化物，如此該第一層(20)側邊設在該渠溝和端子(41)(42)(43)之間，如此在第一層(20)中可形成一垂直通道區域(25)，其特徵在：該p+-植入的植入深度至少和該渠溝的深度一樣。
  10. 一種車輛，具有一功率開關，其包含申請專利範圍第8項的一種金屬氧化物半導體場效電晶體。
TW103117119A 2013-05-17 2014-05-15 金屬氧化物半導體場效電晶體及其所用之基材及製造方法及具有這種場效電晶體的車輛 TWI634666B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013209256.3 2013-05-17
DE102013209256.3A DE102013209256A1 (de) 2013-05-17 2013-05-17 Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Publications (2)

Publication Number Publication Date
TW201513357A true TW201513357A (zh) 2015-04-01
TWI634666B TWI634666B (zh) 2018-09-01

Family

ID=50239648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117119A TWI634666B (zh) 2013-05-17 2014-05-15 金屬氧化物半導體場效電晶體及其所用之基材及製造方法及具有這種場效電晶體的車輛

Country Status (8)

Country Link
US (1) US10608105B2 (zh)
EP (1) EP2997600A1 (zh)
JP (1) JP2016521461A (zh)
KR (1) KR20160010557A (zh)
CN (1) CN105210192A (zh)
DE (1) DE102013209256A1 (zh)
TW (1) TWI634666B (zh)
WO (1) WO2014183897A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014200429A1 (de) 2014-01-13 2015-07-16 Robert Bosch Gmbh Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
WO2025131311A1 (en) 2023-12-22 2025-06-26 Dynex Semiconductor Limited Trench gate design and manufacturing for a power mosfet

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
US6580123B2 (en) * 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP3677489B2 (ja) 2002-05-29 2005-08-03 Ｎｅｃエレクトロニクス株式会社 縦型電界効果トランジスタ
US7557395B2 (en) 2002-09-30 2009-07-07 International Rectifier Corporation Trench MOSFET technology for DC-DC converter applications
WO2005026324A2 (en) * 2003-09-08 2005-03-24 The Board Of Regents Of The University Of Texas System Method and composition for enhancing in vitro embryo development by supplementing culture medium with prostaglandin or a prostaglandin analog
JP4754353B2 (ja) * 2003-12-22 2011-08-24 パナソニック株式会社 縦型トレンチゲート半導体装置およびその製造方法
JP2006026324A (ja) 2004-07-21 2006-02-02 Koshioka Sangyo Kk ポータブルトイレにおける高さ調節装置
JP4775102B2 (ja) 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
US20080116512A1 (en) * 2006-11-21 2008-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
US8421148B2 (en) * 2007-09-14 2013-04-16 Cree, Inc. Grid-UMOSFET with electric field shielding of gate oxide
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5721308B2 (ja) * 2008-03-26 2015-05-20 ローム株式会社 半導体装置
JP5613995B2 (ja) * 2009-04-28 2014-10-29 富士電機株式会社 炭化珪素半導体装置およびその製造方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP6290526B2 (ja) 2011-08-24 2018-03-07 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP2997600A1 (de) 2016-03-23
WO2014183897A1 (de) 2014-11-20
JP2016521461A (ja) 2016-07-21
CN105210192A (zh) 2015-12-30
DE102013209256A1 (de) 2014-11-20
TWI634666B (zh) 2018-09-01
US20160118494A1 (en) 2016-04-28
KR20160010557A (ko) 2016-01-27
US10608105B2 (en) 2020-03-31

Similar Documents

Publication Publication Date Title
JP6105032B2 (ja) トレンチ電極を備えた半導体デバイス
TWI496290B (zh) Semiconductor device and manufacturing method thereof
KR101613930B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP6032337B1 (ja) 半導体装置および半導体装置の製造方法
US10446649B2 (en) Silicon carbide semiconductor device
US9954073B2 (en) Method for manufacturing silicon carbide semiconductor device
US20140008664A1 (en) Semiconductor device and method of manufacturing the device
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
JP2015226060A (ja) 半導体装置
CN101114583B (zh) 半导体功率器件及其制造工艺
US10304930B2 (en) Semiconductor device implanted with arsenic and nitrogen
CN106252414B (zh) 具有场电极和改进的雪崩击穿行为的晶体管
JP5054735B2 (ja) 半導体基材内に材料層を製造する方法
CN108389787A (zh) 半导体器件及其制造方法
KR20200018301A (ko) 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
US20170047394A1 (en) Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device
JP2016538729A (ja) 基板を製造する方法、並びに基板、並びに基板を備えた金属酸化物半導体電界効果トランジスタ、並びに基板を備えた微小電気機械システム、並びに自動車
CN108231886B (zh) 制造半导体器件的方法以及半导体器件
TW201513357A (zh) 金屬氧化物半導體場效電晶體及製造金屬氧化物半導體場效電晶體的方法
US8999783B2 (en) Method for producing a semiconductor device with a vertical dielectric layer
JP2008140968A (ja) トレンチショットキバリアダイオード
CN107039528A (zh) 具有深扩散区的半导体器件
US20250280576A1 (en) Semiconductor component and method for production
CN105810732B (zh) 沟槽式功率金氧半场效晶体管与其制作方法