TW201521202A - 使緊密間距導電層與導引通孔接觸的方法及結構 - Google Patents

使緊密間距導電層與導引通孔接觸的方法及結構 Download PDF

Info

Publication number
TW201521202A
TW201521202A TW103127921A TW103127921A TW201521202A TW 201521202 A TW201521202 A TW 201521202A TW 103127921 A TW103127921 A TW 103127921A TW 103127921 A TW103127921 A TW 103127921A TW 201521202 A TW201521202 A TW 201521202A
Authority
TW
Taiwan
Prior art keywords
hard mask
layer
interconnect
mask material
different
Prior art date
Application number
TW103127921A
Other languages
English (en)
Other versions
TWI562375B (en
Inventor
理查 史肯克
伊利耶特 譚
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201521202A publication Critical patent/TW201521202A/zh
Application granted granted Critical
Publication of TWI562375B publication Critical patent/TWI562375B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6902—Inorganic materials composed of carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69394—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/405—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their composition, e.g. multilayer masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/082—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts the openings being tapered via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/085—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/089—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts using processes for implementing desired shapes or dispositions of the openings, e.g. double patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

一種裝置，包含：電路基板；在基板上於第一平面中的第一互連層及在基板上於不同的第二平面中的第二互連層；以及硬遮罩層分離第一互連層及第二互連層，其中，硬遮罩層包含交替導引部分，各交替導引部分包含不同的硬遮罩材料，以及通孔導引。一種方法，包含：形成介電層在積體電路結構上；形成具有互連線的第一互連層於介電層中；形成硬遮罩層在介電層的表面上，硬遮罩層包含交替硬遮罩材料，其形成導引部分在互連線上；形成通孔導引於導引部分之一中；以及形成第二互連層在硬遮罩導引層上，其經由通孔導引電連接至互連線的之一。

Description

使緊密間距導電層與導引通孔接觸的方法及結構
積體電路製程。
現代的積體電路使用導電(例如，金屬)互連層以連接在晶片上的個別的裝置，且/或傳送及/或接收裝置外部的訊號。互連層的普遍類型包含銅及銅合金互連(線)耦合至個別的裝置，包含由互連經由通孔的其它互連(線)，有時表示為通孔層或接觸層。常見的是積體電路具有由介電材料分離的多階互連(例如，五或六階)。
這些互連層或線為了適應較小的晶片而製造於較小間距(例如，更窄及/或靠更近在一起)，唯，適當地對齊通孔與想要的互連層變得越來越困難。特別是，在製造過程中，因為本身的製程變化，通孔邊緣的位置對於它要接觸的互連層或線會具有變化(例如，未對齊)。通孔，唯，必須允許一互連層連接至想要的下伏的互連層或線，而未有錯誤的連接至不同的互連層或線。若通孔未 對齊且接觸至錯誤的金屬特徵(例如，不想要的互連層)，晶片可能短路，造成電表現的劣化。一種處理這種問題的解決方法是減少通孔尺寸(例如，使通孔更窄)。唯，減少通孔尺寸造成劣化的表現(因為較高的電阻)且於通孔的製程中可能減少良率。
100‧‧‧結構
102‧‧‧基板
104‧‧‧介電層
106‧‧‧硬遮罩層
108‧‧‧骨幹材料
108A‧‧‧骨幹結構
108B‧‧‧骨幹結構
108C‧‧‧骨幹結構
108D‧‧‧骨幹結構
109‧‧‧光阻材料
110‧‧‧間隔
112A‧‧‧開口
112B‧‧‧開口
112C‧‧‧開口
114‧‧‧互連材料
114A‧‧‧互連線
114B‧‧‧互連線
114C‧‧‧互連線
116A‧‧‧通孔導引部分
116B‧‧‧通孔導引部分
116C‧‧‧通孔導引部分
120‧‧‧互連材料
122A‧‧‧互連線
122B‧‧‧互連線
122C‧‧‧互連線
122D‧‧‧互連線
124A‧‧‧通孔導引部分
124B‧‧‧通孔導引部分
124C‧‧‧通孔導引部分
124D‧‧‧通孔導引部分
126‧‧‧開口通孔導引
127‧‧‧硬遮罩層
128‧‧‧介電層
129‧‧‧互連開口
130‧‧‧互連層
131‧‧‧通孔開口
132‧‧‧通孔
133‧‧‧硬遮罩層
134‧‧‧互連層
136‧‧‧通孔
500‧‧‧電腦裝置
502‧‧‧板
504‧‧‧處理器
506A‧‧‧通訊晶片
506B‧‧‧通訊晶片
圖1顯示包含形成於基板上的介電層的電路結構的部分的示意截面側視圖。
圖2顯示導入硬遮罩層的圖1的結構。
圖3顯示形成骨幹材料在硬遮罩層上後的圖2的結構。
圖4顯示導入為了在骨幹材料中定義一或更多溝槽以形成骨幹結構的光阻材料圖案化後的圖3的結構。
圖5顯示溝槽開口以形成骨幹結構後的圖4的結構。
圖6顯示移除光阻材料後的圖5的結構。
圖7顯示形成環繞骨幹結構的間隔後的圖6的結構。
圖8顯示於硬遮罩層及介電層中蝕刻開口後的圖7的結構。
圖9顯示以互連材料填充開口後的圖8的結構。
圖10顯示研磨及凹陷互連材料以形成於介電層中的互連線後的圖9的結構。
圖11顯示於硬遮罩層中以硬遮罩材料填充開口以形成一組通孔導引部分後的圖10的結構。
圖12顯示移除骨幹結構並且蝕刻於硬遮罩層及下伏的介電層中的開口後的圖11的結構。
圖13顯示以互連材料填充開口後的圖12的結構。
圖14顯示研磨及凹陷互連材料以形成於介電層中的互連線後的圖13的結構。
圖15顯示於硬遮罩層中以硬遮罩材料填充開口以形成另一組通孔導引部分後的圖14的結構。
圖16顯示形成介電層在硬遮罩層上後的圖15的結構。
圖17顯示形成硬遮罩層在介電層上後的圖16的結構。
圖18顯示圖案化硬遮罩層後的圖17的結構。
圖19顯示於介電層中蝕刻互連開口後的圖18的結構圖。
圖20顯示形成硬遮罩層於互連開口中後的圖19的結構。
圖21顯示圖案化於互連開口中的硬遮罩層後的圖20的結構。
圖22顯示於介電層中蝕刻通孔開口後的圖21的結構。
圖23顯示於硬遮罩層中蝕刻開口通孔導引後的圖22的結構。
圖24顯示於移除硬遮罩層後的圖23的結構。
圖25顯示形成互連層於互連開口中且經由通孔及開口通孔導引連接互連層至互連線的之一後的圖24的結構。
圖26顯示與圖24相似的另一互連層經由通孔及開口通孔導引連接至互連線的之一。
圖27顯示互連層經由開口通孔導引連接至互連線的的另一實施方式的示意截面側視圖。
圖28顯示互連層經由開口通孔導引連接至互連線的的另一實施方式的示意截面側視圖。
圖29顯示電腦裝置的示意圖。
【發明內容及實施方式】
圖1顯示包含形成於基板上的介電層的電路結構的部分的示意截面側視圖。典型的積體電路結構，例如微處理器晶片可具有，例如，由層間介電層(ILD)材料相互分離的多互連層或階。參照圖1，結構100包含基板102，其可為具有包含電晶體的電路裝置於其上的晶圓基板(例如，矽晶圓的部分)，亦有一或更多階的至裝置 的互連。可以理解的是，此處所述的技術可用於在包含至裝置的積體電路中的許多互連，其包含電路裝置及其它互連。
圖1中的上覆的基板102係介電層104。於一實施方式中，介電層104可為ILD層。介電層104的代表性材料為具有，例如，介電常數(k)低於二氧化矽(SiO2)的介電常數的材料(例如，「低介電常數」材料)。代表性的低介電常數材料包含含有矽、碳及氧的可為聚合物且可為所屬技術領域中已知的材料。於一實施方式中，介電層104係多孔的。
圖2顯示導入硬遮罩層的圖1的結構。硬遮罩層106可根據任何標準半導體製程技術而施加於介電層104上。於一實施方式中，硬遮罩層106係介電材料。代表性的介電材料可包含但不限於，多種氧化物、氮化物及碳化物，例如，氧化矽、氧化鈦、氧化鉿、氧化鋁、氧氮化矽、氧化鋯、矽酸鉿、氧化鑭、氮化矽、氮化硼、非晶碳、碳化矽及其它相似的介電材料。於一實施方式中，沉積硬遮罩層106，例如，由電漿沉積製程，至一厚度以作為下伏的介電層104的遮罩(例如，以保護由後續遮罩對齊中使用的能量的不想要的介電材料的修改)。於一實施方式中，代表性的厚度為不會顯著影響ILD的整體介電常數的厚度(介電層加硬遮罩層106)，但至少會邊際地影響此整體介電常數。於一實施方式中，代表性的厚度係在30埃(Å)±20Å的尺度。於另一實施方式中，代表性的 厚度係在2至5奈米(nm)的尺度。
圖3顯示形成骨幹材料在硬遮罩層上後的圖2的結構。可施加骨幹材料108作為在硬遮罩層106上的層。代表性的骨幹材料可包含但不限於，多晶矽、非晶矽、非晶碳、氮化矽及鍺。
圖4顯示導入為了在骨幹材料中定義一或更多溝槽以形成如圖5所示的骨幹結構的光阻材料圖案化後的圖3的結構。光阻材料109可形成在骨幹材料108上的圖案，其可接下來，用於形成骨幹材料108中的圖案。
代表性地，圖5顯示溝槽開口以形成骨幹圖案於骨幹材料108中後的圖4的結構。包含骨幹結構108A、108B、108C及108D的骨幹圖案，可使用任何標準微影蝕刻步驟形成。或是，蝕刻或濕清潔半導體製程技術可用於形成結構108A至108D。顯示於圖5中的骨幹結構108A至108C有時表示心軸結構且，如將於後面更加詳細敘述的，促進在硬遮罩層106中通孔導引部分的形成。
圖6顯示移除光阻材料後的圖5的結構。特別是，一旦形成骨幹結構108A至108D，利用任何標準半導體製程移除技術移除光阻材料109。代表性地，光阻材料109可由濕或乾(電漿)剝離技術移除。光阻材料109的移除造成骨幹結構108A至108D在硬遮罩層106之上，以使硬遮罩層106的部分暴露於骨幹結構108A至108D之間。
圖7顯示形成環繞骨幹結構的間隔後的圖6的結構。間隔110係沿著骨幹結構108A至108D的側形成的側間隔。間隔110可由任何典型的間隔材料及任何標準半導體製程技術形成。代表性地，間隔110的材料可包含但不限於，二氧化矽、氮化矽或非晶矽。在後續用以形成在硬遮罩層106中的通孔導引部分及在介電層104中的互連線的製程步驟中，間隔110作用為防止骨幹結構108A至108D的移除，同時允許硬遮罩層106的暴露區域的移除。
圖8顯示於硬遮罩層及介電層中蝕刻開口後的圖7的結構。開口112A、112B及112C可形成於骨幹結構108A至108D與它們的關聯的間隔110之間。由此觀之，形成開口112A至112C經由硬遮罩層106的暴露部分及介電層104的下伏的部分。於一些實施方式中，利用選擇性乾蝕刻製程技術形成開口112A至112C，其允許硬遮罩層106的暴露部分及介電層104的部分的移除，但不移除間隔110及骨幹結構108A至108D。開口112A至112C可為任何足夠形成互連線於介電層104中的深度，如將更詳細的參照圖9討論。
圖9顯示以互連材料填充開口後的圖8的結構。代表性地，如圖8中所示，形成開口112A至112C經由介電層104至想要的深度。一旦形成，以互連材料114填充開口112A至112C。互連材料114可為任何導電材料，例如金屬材料，如銅、鋁或鎢。
圖10顯示研磨及凹陷互連材料以形成於介電層中的互連線後的圖9的結構。代表性地，互連材料114的部分圍繞骨幹結構108A至108D，且間隔110利用任何標準研磨技術研磨，且互連材料114的部分留下於開口112A至112C中且凹陷於硬遮罩層106之下以形成第一組互連線114A、114B及114C於介電層104之中。於一實施方式中，互連材料114可以設計為選擇性蝕刻互連材料114而不蝕刻任何其它材料(例如，間隔110、骨幹結構108A至108D及硬遮罩層106)的濕蝕刻製程凹陷。互連線114A至114C可為，例如，用於提供連接至裝置及於裝置之間連接至於結構100的其它平面中的其它互連層或線的導線。
圖11顯示於硬遮罩層中以硬遮罩材料填充開口以形成一組通孔導引部分後的圖10的結構。特別是，開口112A至112C的部分留下在互連線114A至114C之上且以硬遮罩材料填充。之後，硬遮罩材料沿著間隔110及骨幹結構108A至108D研磨以形成第一組通孔導引部分116A、116B及116C於硬遮罩層106中。通孔導引部分116A至116C的硬遮罩材料係與硬遮罩層106的硬遮罩材料不同的硬遮罩材料。代表性地，通孔導引部分116A至116C的硬遮罩材料可包含介電材料，其與硬遮罩層106的材料有足夠的化學上的不同，以允許蝕刻通孔導引部分116A至116C的硬遮罩材料對於硬遮罩層106有選擇性。代表性的介電材料可包含但不限於，多種氧化 物、氮化物及碳化物，例如，氧化矽、氧化鈦、氧化鉿、氧化鋁、氧氮化矽、氧化鋯、矽酸鉿、氧化鑭、氮化矽、氮化硼、非晶碳、碳化矽及其它相似的介電材料。例如，通孔導引部分116A至116C的材料可為氧化矽且硬遮罩層106的材料可為氮化矽，或是相反。或是，其中，硬遮罩層106由高介電常數介電材料製成，通孔導引部分116A至116C的介電材料可為低介電常數介電材料(介電常數(k)小於SiO2的介電常數)，以使通孔導引部分116A至116C的介電材料可受蝕刻於與硬遮罩層106的材料不同的速率，或是硬遮罩層106的材料不受蝕刻。進一步可考慮的是，於一些實施方式中，通孔導引部分116A至116C的介電材料可與間隔110相同，以使通孔導引部分116A至116C可於圍繞骨幹結構108A至108D的間隔110形成時同時形成。
圖12顯示移除骨幹結構並且蝕刻於硬遮罩層及下伏的介電層中的開口後的圖11的結構。代表性地，留下的骨幹結構108A至108D的部分以及於骨幹結構108A至108D之下的硬遮罩層106及介電層104的部分受蝕刻以形成開口118A、118B、118C及118D。於一些實施方式中，骨幹結構108A至108D及硬遮罩層106及介電層104的部分利用乾蝕刻半導體製程技術蝕刻。代表性地，結構100可暴露於反應氣體電漿(例如，氟碳、氧、氯及/或三氯化硼)，其可蝕刻骨幹結構108A至108D、硬遮罩層106及介電層104至想要的深度而不蝕刻間隔 110及通孔導引部分116A至116C。
圖13顯示以互連材料填充開口後的圖12的結構。代表性地，如圖13中所示，形成經由介電層104的開口118A至118D至想要的深度。一旦形成，以互連材料120填充開口118A至118D。互連材料120可為與之前參照圖9討論的互連材料114實質上相同的材料，例如，銅、鋁或鎢。
圖14顯示研磨及凹陷互連材料以形成於介電層中的互連線後的圖13的結構。利用任何標準研磨製程技術研磨互連材料120，且留下於開口118A至118D之中的互連材料120的部分凹陷於硬遮罩層106之下以形成第二組互連線122A、122B、122C及122D於介電層104中。於一實施方式中，互連材料120可以設計為選擇性蝕刻互連材料120而不蝕刻任何其它材料(例如，間隔110、通孔導引部分116A至116C及硬遮罩層106)的濕蝕刻製程凹陷。互連線122A至122D可為，例如，用於提供連接至裝置及於裝置之間連接至於結構100的其它平面中的其它互連層或線的導線。互連線122A至122D可具有與互連線114A至114C相似的尺寸及維度，且可進一步平行於互連線114A至114C。另外，互連線122A至122D及互連線114A至114C的間距可相對小，以使它們為具有緊密間距。例如，互連線122A至122D及互連線114A至114C可為具有緊密間距，其中，線之間的距離(D)小於80nm。
圖15顯示於硬遮罩層中以另一硬遮罩材料填充開口以形成另一組通孔導引部分後的圖14的結構。特別是，以硬遮罩材料填充留下於互連線122A至122D之上的開口118A至118D的部分。之後，沿著間隔110研磨硬遮罩材料以形成第二組通孔導引部分124A、124B、124C及124D於硬遮罩層106中。通孔導引部分124A、124B、124C及124D的硬遮罩材料為與第一組通孔導引部分114A至114C及硬遮罩層106的硬遮罩材料不同的硬遮罩材料。代表性地，第二組通孔導引部分124A至124D的硬遮罩材料可包含介電材料，其與通孔導引部分114A至114C及硬遮罩層106的材料有足夠的化學上的不同，以允許蝕刻通孔導引部分124A至124D的硬遮罩材料對於通孔導引部分114A至114C及硬遮罩層106有選擇性。代表性的介電材料可包含但不限於，多種氧化物、氮化物及碳化物，例如，氧化矽、氧化鈦、氧化鉿、氧化鋁、氧氮化矽、氧化鋯、矽酸鉿、氧化鑭、氮化矽、氮化硼、非晶碳、碳化矽及其它相似的介電材料。例如，硬遮罩層106由氧化矽形成且通孔導引部分116A至116C包含氮化矽，而通孔導引部分124A至124D可包含碳化矽。
因此，圖15的製成的結構100包含硬遮罩層106，其具有一硬遮罩材料的通孔導引部分116A至116C與另一不同的硬遮罩材料的通孔導引部分124A至124D交替。此外，各通孔導引部分116A至116C及通孔導引 部分124A至124D由第三硬遮罩材料分離，亦即，硬遮罩層106係不同於各通孔導引部分116A至116C及124A至124D的硬遮罩材料。由此觀之，形成硬遮罩層106具有有不同的蝕刻選擇性的至少三不同的硬遮罩材料，全部於單一硬遮罩層中。此至少三不同的硬遮罩材料交替於整個硬遮罩層106中以使沒有二相同的硬遮罩材料於硬遮罩層106中相互接觸。
雖然敘述使用三種不同的材料於硬遮罩層106中，硬遮罩層106可依互連線114A至114C及互連線122A至122D的間距而包含更多或更少材料。特別是，各交替通孔導引部分116A至116C及通孔導引部分124A至124D分別在互連線114A至114C及互連線122A至122D上對齊。因此，通孔導引部分116A至116C及通孔導引部分124A至124D分別保護下伏的互連線114A至114C及互連線122A至122D，防止連接至具有可能重疊被保護的互連線的相關的通孔的另一互連層或線(參照，例如，圖25)。因此，當互連線之間的間距緊密，較易發生重疊，因此通孔導引部分需要保護各鄰近的互連線。唯，當互連線之間的間距較大，較少通孔導引部分即可足夠，因為上覆的互連線及相關的通孔較不易有足以重疊鄰近的互連線的寬度。
圖16顯示形成介電層在硬遮罩層上後的圖15的結構。一旦完全形成硬遮罩層106，可施行參照圖16至圖24敘述的後續製程步驟以形成開口通孔導引於硬遮 罩層106中，以電連接另外的互連層至一或更多互連線122A至122D及114A至114C。介電層128可由任何先前討論的介電材料製成，例如，含有矽、碳及氧的低介電常數材料，其可為聚合物且在技術領域中已知。
圖17顯示形成硬遮罩層在介電層上後的圖16的結構。硬遮罩層127，其可由任何先前討論的硬遮罩材料製成，之後可施加於介電層128上。
圖18顯示圖案化硬遮罩層後的圖17的結構。硬遮罩層127可利用任何標準微影及蝕刻製程技術圖案化以形成開口141。開口141將提供用於後續的用於形成另一互連層於介電層128中的互連開口的形成的圖案化，且因此應位於互連層將連接至的互連線(例如，互連線122B)上。
圖19顯示於介電層中蝕刻互連開口後的圖18的結構圖。具有開口141的圖案化硬遮罩層127用於蝕刻互連開口129於介電層128中。互連開口129可使用任何標準半導體製程技術蝕刻，例如，乾蝕刻技術。蝕刻互連開口129可用於形成上覆的互連層，將參照圖25進一步敘述。
圖20顯示形成硬遮罩層於互連開口中後的圖19的結構。在形成互連層之前，根據任何標準製程技術，另外的硬遮罩層133可形成於互連開口129中。例如，硬遮罩層133可應用於硬遮罩層127及互連開口129上且之後受拋光使其僅留下於互連開口129中。
圖21顯示圖案化於互連開口中的硬遮罩層後的圖20的結構。硬遮罩層133可被圖案化(例如，使用任何標準微影蝕刻技術)，以使它僅留下於沿著互連開口129的側。由此觀之，硬遮罩層133形成較窄的開口143於互連開口129中。此較窄的開口143將接著用於形成通孔開口於介電層128中。
圖22顯示於介電層中蝕刻通孔開口後的圖21的結構。使用圖案化的硬遮罩層133，介電層128進一步被蝕刻(例如，乾蝕刻)以形成通孔開口131在硬遮罩層106上。蝕刻通孔開口131至一深度，使其延伸至且暴露硬遮罩層106的部分。
圖23顯示於硬遮罩層中蝕刻開口通孔導引後的圖22的結構。在通孔開口131的形成後，或在通孔開口131的形成的同時，蝕刻在通孔導引部分124B中的硬遮罩材料以形成開口通孔導引126。在所示的例子中，選擇性蝕刻在通孔導引部分124B中的硬遮罩材料，同時未蝕刻留下於通孔導引部分116A至116C及124A、124C及124D中的硬遮罩材料。由此觀之，形成通孔導引126，其與互連線122B對齊，同時其它鄰接的互連線維持由通孔導引部分116A至116C及124A、124C及124D中的硬遮罩材料覆蓋。因為鄰接的互連線，亦即互連線114A及114B，維持被覆蓋，任何用於電連接另一互連層至互連線122B的上覆的通孔的未對齊不會短路至錯的互連線(例如，互連線114A或114B)。唯，可以理解的是，雖然通 孔導引126形成於通孔導引部分124B中，若想要不同的互連線，它可形成於任何其它通孔導引部分中。另外，雖然敘述單一通孔導引126，可以理解的是可形成多於一通孔導引，其中額外的互連線之間的連線是想要的。
圖24顯示於移除硬遮罩層127及133後的圖23的結構。可經由任何標準製程技術移除硬遮罩層127及133，例如，剝離，以暴露互連開口129，以形成互連層於其中。
圖25顯示形成互連層及連接互連層至互連線的之一後的圖24的結構。互連層130形成於互連開口129中。由此觀之，互連層130於與先前討論的互連線114A至114C及122A至122D不同的結構100的平面中(例如，硬遮罩層106之上的平面，而互連線114A至114C及122A至122D於硬遮罩層106之下的平面)。通孔132形成於通孔開口131中，在開口通孔導引126之上。由此觀之，互連材料(例如，金屬)可經由通孔132及開口導引通孔126電連接互連層130至互連線122B。需要注意的是，即使通孔132相對於開口通孔導引126略為未對齊，不會短路至任何鄰近的互連線(例如，互連線116B)，因為它們維持由硬遮罩層106覆蓋。
分別形成互連層130及通孔132於開口129及131中，且填充通孔導引126，填充通孔導引126及開口129及131的金屬(例如，銅)的塗層可沉積於介電層128上，且可使用化學機械研磨(CMP)以移除任何延伸 於介電層128的頂上的金屬。不移除沉於介電層128的通孔導引126及開口129及131中的金屬且成為互連層130及用於通孔132的金屬填充。金屬更填充通孔導引126，由此電連接互連層130至互連線122B。
需注意的是雖然通孔132寬於互連線122B且重疊硬遮罩層106及116B，不論通孔132的位移及大小，互連層130可僅連接至互連線122B，因為鄰接的互連線，例如互連線114B，由硬遮罩層106覆蓋。
可以理解的是雖然圖16至圖25顯示用於形成通孔導引及互連層與關連的通孔的一範例製程，可進一步使用其它製程以形成通孔導引及互連層。代表性地，選擇性形成通孔導引於通孔導引部分的之一的遮罩及蝕刻步驟可在上覆的互連層及通孔的形成之前執行。
圖26顯示與圖25相似的另一互連層經由通孔及開口通孔導引連接至互連線的之一。與圖25的結構100相似，結構200包含互連層134及通孔136形成於介電層128於互連線122B之上的部分中。唯，於此實施方式中，通孔136與開口通孔導引126對齊。可形成互連層134、通孔136及開口通孔導引126如參照圖16至圖25所討論的。
可從圖25及圖26觀察到，通孔導引部分116A至116C及124A至124D使能於積體電路結構的不同的平面中的互連層之間的連線，且有較少的因為通孔位移及尺寸的短路的發生。因此，通孔尺寸(例如，通孔 136的尺寸)，可顯著大於標準的尺寸而不會短路至「錯誤」的互連層或線。較大的通孔尺寸，其結果是，簡化任何相關的微影製程，可使較便宜及/或操作於較高的良率。此外，通孔重疊區域至下伏的互連層或線可更一致地製造。代表性地，通孔重疊區域至下伏的互連層或線典型地改變以作為至下伏的互連層的通孔的功能與通孔尺寸變化的功能。與控制簡單一維結構的尺寸的相比，這兩者已知具有很大的不同。相對地，通孔重疊至下伏的互連層，使用如此處揭示的導引通孔結構(例如，開口通孔導引126)，而僅依上互連層至下伏的互連層的寬度，其可由典型的製造製程良好地控制。更一致的通孔重疊，其結果，獲得更一致的通孔電阻，使能更好的晶片電表現。最後，此處所述的導引通孔結構可允許進入非常小的下伏的互連線間距(例如，線之間的距離)而沒有通孔短路至錯誤的互連線的風險。由使能至更緊密的間距的連線，於固定的產率中整體晶片尺寸可減少。較小的晶片尺寸，其結果是，減少製造成本且促進電表現。應進一步了解的是於此處討論的各實施方式中，錯誤/未對齊的邊際遠大於傳統的裝置中的邊際，且經由通孔導引，所成的通孔與想要的互連對齊。
圖27顯示另一電路結構的示意截面側視圖。結構300與圖26中所示的結構200實質上相似，且以相似的方式形成，除了在此實施方式中，互連線114A至114C及122A至122D凹陷一距離(d)於硬遮罩層106 之下。代表性地，回到參照圖10及圖14中敘述的製程步驟，其中敘述凹陷互連材料以形成互連線114A至114C及122A至122D，代替蝕刻(例如，使用濕蝕刻製程)互連材料至硬遮罩層106的底部，蝕刻互連材料距離(d)於硬遮罩層106之下。由此觀之，凹陷互連線114A至114C及122A至122D距離(d)於硬遮罩層106之下。之後，剩下的製程步驟參照圖16至圖25所述，以形成結構300。由從硬遮罩層106分離或凹陷互連線122B、114B及122C距離(d)，可使結構300的金屬至金屬的電容進步，其結果造成增進的電表現。
圖28顯示另一電路結構的示意截面側視圖。結構400與圖26中所示的結構200實質上相似，且以相似的方式形成，除了在此實施方式中，於交替通孔導引部分116A至116C及124A至124D之間的硬遮罩層106的硬遮罩材料被移除。代表性地，在參照圖15所述的通孔導引部分124A至124D的形成之後，可導入額外的研磨或蝕刻步驟，以移除硬遮罩層106於通孔導引部分116A至116C及124A至124B之間的部分。
圖29顯示根據本發明的一實施例的電腦裝置500的示意圖。電腦裝置500裝載有板502。板502可包含複數的組件，包含但不限於，處理器504以及至少一通訊晶片506A、506B。處理器504實體及電耦合至板502。於一些實施例中，至少一通訊晶片506A、506B亦實體及電耦合至板502。於其它實施例中，通訊晶片 506A、506B係處理器504的一部分。
依照其應用，電腦裝置500可包含可以或沒有實體及電耦合至板502的其它組件。這些其它的組件，包含但不限於，揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速度計、陀螺儀、喇叭、相機、及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片506A、506B使能有用於從且至電腦裝置500的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於形容電路、裝置、系統、方法、技術、通訊頻道等，經由非固態介質，可經由調整的電磁輻射的使用而通訊資料。此單詞並非暗示相關的裝置未包含任何線，雖然於一些實施方式中可能沒有線。通訊晶片506A、506B可實現任何許多的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、Bluetooth、其衍生物，以及任何指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置500可包含複數通訊晶片506A、506B。例如，第一通 訊晶片可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
電腦裝置500的處理器504包含封裝於處理器504中的積體電路晶粒。於一些實施例中，處理器的積體電路晶粒包含一或更多的裝置，例如根據上述實施例形成的電晶體或互連，其中，一或更多介電層(ILD)覆蓋有可保留於最終電路晶粒結構的介電硬遮罩。單詞「處理器」可表示從暫存器及/或記憶體處理電資料以將電資料轉換成可儲存於暫存器及/或記憶體中的其它電資料的任何裝置的裝置或裝置的部分。
通訊晶片506A、506B亦包含積體電路晶粒，積體電路晶粒封裝在通訊晶片506A、506B中。根據本發明的另一實施例，通訊晶片的積體電路晶粒包含一或更多裝置，例如根據上述實施例形成的電晶體或互連，合併在一或更多介電層上的介電硬遮罩。
在更多的實施例中，設置於電腦裝置500中的其它組件可含有包含一或更多裝置的積體電路晶粒，例如根據上述實施例形成的電晶體或互連，合併在一或更多介電層上的介電硬遮罩。
於不同的實施方式中，電腦裝置500可為膝上電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動電腦、行動 電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置500可為處理資料的任何其它電子裝置。
於上述的說明書中，為了解釋，提出許多特定的細節，以提供對實施方式的透徹理解。唯，明顯地，對於所屬技術領域中具有通常知識者，一或更多實施方式不需要這些特定的細節即可實施。所敘述的特定的實施方式非限制本發明而是為了敘述它。本發明的範圍非由上述的特定的例子決定，而是僅由以下的申請專利範圍決定。在其它例子中，眾所皆知的結構、裝置及操作已以方塊圖的形式顯示，或是未詳細敘述，以避免阻礙對於說明書的理解。其中，為了適當的考量，參考標號或參考標號的終端部分於圖之間重複，以表示對應或類似的元件，其可選擇性地具有相似的特徵。
亦可以理解的是，參照整份說明書，例如，「一實施方式」、「實施方式」、「一或更多實施方式」或「不同的實施方式」，意指特定的特徵可包含於實踐的本發明中。相似地，可以理解的是，為了順暢的揭示及幫助理解許多不同的發明觀點，於發明說明中的許多特徵有時在單一實施方式、圖或發明說明中群組在一起。唯，這種揭示方法不能被解釋為反映本發明需要比簡要敘述於各請求項中的更多特徵的目的。而是，以下的申請專利範圍反映，發明觀點可落在少於單一揭示的實施方式中的所有 特徵。因此，伴隨說明書的申請專利範圍於此簡要併入說明書中，其中各請求項單獨成立而作為本發明分離的實施方式。
以下的實施例關於進一步的實施方式。在實施例中的特定敘述可用於任何一或更多的實施方式中。所有此處所述的裝置的選擇性的特徵亦可實施於對應的方法或製程。
例如，一種裝置，包含：電路基板；在基板上於第一平面中的第一互連層及在基板上於不同的第二平面中的第二互連層；以及分離第一互連層及第二互連層的硬遮罩層，其中，硬遮罩層包含交替導引部分，各交替導引部分包含不同的硬遮罩材料，且為了第一互連層至第二互連層的電連接，通孔導引形成於交替導引部分的至少之一中。
於一實施方式中，第一互連層包含複數互連線且各複數互連線與交替導引部分的之一對齊。於一實施方式中，不同的硬遮罩材料包含至少二不同的硬遮罩材料，其允許硬遮罩材料的之一的蝕刻對於硬遮罩材料的另一有選擇性。於一實施方式中，不同的硬遮罩材料包含第一硬遮罩材料及第二硬遮罩材料，且各交替導引部分由第三硬遮罩材料分離。於一實施方式中，不同的硬遮罩材料包含選自由氧化矽、氮化矽、碳化矽、氧化鈦、氧化鉿、氮化鋁、氮化硼和非晶碳組成的群組中的至少二介電材料。於一實施方式中，通孔導引係第一通孔導引，且第二 通孔導引形成於另一交替導引部分中。
於另一例子中，一種方法，包含：形成介電層在積體電路結構上；形成具有互連線的第一互連層於介電層中；形成硬遮罩層在介電層的表面上，硬遮罩層包含交替硬遮罩材料，其形成通孔導引部分在互連線上；形成開口通孔導引於通孔導引部分的之一中；以及形成第二互連層在硬遮罩導引層上，其中，第二互連層經由開口通孔導引電連接至互連線的之一。
於一實施方式中，形成硬遮罩層包含：沉積第一硬遮罩材料在介電層上；蝕刻第一硬遮罩材料以形成第一組開口；以第二硬遮罩材料填充第一組開口；蝕刻第一硬遮罩材料以形成第二組開口；以及以第三硬遮罩材料填充第二組開口。於一實施方式中，第一硬遮罩材料留下於第一組開口及第二組開口之間。於一實施方式中，交替硬遮罩材料包含至少二不同的硬遮罩材料，其允許至少二不同的硬遮罩材料的之一的蝕刻對於至少二不同的硬遮罩材料的另一有選擇性。於一實施方式中，通孔導引部分包含與第一組互連線對齊的第一組通孔導引部分，以及與第二組互連線對齊的第二組通孔導引部分。於一實施方式中，第一組通孔導引部分由第一硬遮罩材料形成，且第二組通孔導引部分由與第一硬遮罩材料不同的第二硬遮罩材料形成。於一實施方式中，硬遮罩材料包含選自由氧化矽、氮化矽、碳化矽、氧化鈦、氧化鉿、氮化鋁、氮化硼和非晶碳組成的群組中的至少二介電材料。
於另一例子中，一種方法，包含：沉積介電層在積體電路結構上；形成具有緊密間距的複數第一互連線於介電層中；形成硬遮罩層在介電層的表面上，硬遮罩層包含與複數第一互連線對齊的不同的硬遮罩材料；選擇性蝕刻硬遮罩層以形成經由不同的硬遮罩材料的之一的開口通孔導引；形成第二互連線在硬遮罩層上；以及經由開口通孔導引，電連接複數第一互連線的之一至第二互連線。
於一實施方式中，不同的硬遮罩材料包含與第一組第一互連線對齊的第一硬遮罩材料，以及與第二組第一互連線對齊的第二硬遮罩材料。於一實施方式中，硬遮罩層包含在第一硬遮罩材料及第二硬遮罩材料之間的第三硬遮罩材料。於一實施方式中，形成硬遮罩層包含：沉積第一硬遮罩材料在介電層上；蝕刻第一硬遮罩材料以形成與第一組第一互連線對齊的第一組開口；以與第一硬遮罩材料不同的第二硬遮罩材料填充第一組開口；蝕刻第一硬遮罩材料以形成與第二組第一互連線對齊的第二組開口；以及以與第一硬遮罩材料及第二硬遮罩材料不同的第三硬遮罩材料填充第二組開口。於一實施方式中，選擇性蝕刻硬遮罩層以形成開口通孔導引包含，移除硬遮罩材料的之一以暴露對齊的互連線而不移除與相鄰的互連線對齊的另一不同的硬遮罩材料。於一實施方式中，硬遮罩材料包含選自由氧化矽、氮化矽、碳化矽、氧化鈦、氧化鉿、氮化鋁、氮化硼和非晶碳組成的群組中的至少三硬遮罩材 料。於實施方式中，複數第一互連線在硬遮罩層下凹陷一距離。於另一實施方式中，不同的硬遮罩材料於硬遮罩層中相互交替以使任何鄰接的第一互連線與不同的硬遮罩材料的之一對齊。
提供摘要以使讀者確認技術上的揭示的本性及要旨。提出摘要伴隨著了解它不會用於限制申請專利範圍的範圍或意思。以下的申請專利範圍併入詳細發明說明於此，各請求項本身自我成立而作為分別的實施方式。
100‧‧‧結構
102‧‧‧基板
104‧‧‧介電層
106‧‧‧硬遮罩層
114A‧‧‧互連線
114B‧‧‧互連線
114C‧‧‧互連線
116A‧‧‧通孔導引部分
116B‧‧‧通孔導引部分
116C‧‧‧通孔導引部分
122A‧‧‧互連線
122B‧‧‧互連線
122C‧‧‧互連線
122D‧‧‧互連線
124A‧‧‧通孔導引部分
124C‧‧‧通孔導引部分
124D‧‧‧通孔導引部分
126‧‧‧開口通孔導引
128‧‧‧介電層
130‧‧‧互連層
132‧‧‧通孔

Claims (20)

  1. 一種裝置，包含：電路基板；在該基板上於第一平面中的第一互連層及在該基板上於不同的第二平面中的第二互連層；以及分離該第一互連層及該第二互連層的硬遮罩層，其中，該硬遮罩層包含交替導引部分，各該交替導引部分包含不同的硬遮罩材料，且為了該第一互連層至該第二互連層的電連接，通孔導引形成於該交替導引部分的至少之一中。
  2. 如請求項第1項的裝置，其中，該第一互連層包含複數互連線且各該複數互連線與該交替導引部分的之一對齊。
  3. 如請求項第1項的裝置，其中，該不同的硬遮罩材料包含至少二不同的硬遮罩材料，其允許該硬遮罩材料的之一的蝕刻對於該硬遮罩材料的另一有選擇性。
  4. 如請求項第1項的裝置，其中，該不同的硬遮罩材料包含第一硬遮罩材料及第二硬遮罩材料，且各該交替導引部分由第三硬遮罩材料分離。
  5. 如請求項第1項的裝置，其中，該不同的硬遮罩材料包含選自由氧化矽、氮化矽、碳化矽、氧化鈦、氧化鉿、氮化鋁、氮化硼和非晶碳組成的群組中的至少二介電材料。
  6. 如請求項第1項的裝置，其中，該通孔導引係第一 通孔導引，且第二通孔導引形成於另一該交替導引部分中。
  7. 一種方法，包含：形成介電層在積體電路結構上；形成具有互連線的第一互連層於該介電層中；形成硬遮罩層在該介電層的表面上，該硬遮罩層包含交替硬遮罩材料，其形成導引部分在該互連線上；形成通孔導引於該導引部分的之一中；以及形成第二互連層在該硬遮罩導引層上，其中，該第二互連層經由該通孔導引電連接至該互連線的之一。
  8. 如請求項第7項的方法，其中，形成該硬遮罩層包含：沉積第一硬遮罩材料在該介電層上；蝕刻該第一硬遮罩材料以形成第一組開口；以第二硬遮罩材料填充該第一組開口；蝕刻該第一硬遮罩材料以形成第二組開口；以及以第三硬遮罩材料填充該第二組開口。
  9. 如請求項第8項的方法，其中，該第一硬遮罩材料留下於該第一組開口及該第二組開口之間。
  10. 如請求項第7項的方法，其中，該交替硬遮罩材料包含至少二不同的硬遮罩材料，其允許該至少二不同的硬遮罩材料的之一的蝕刻對於該至少二不同的硬遮罩材料的另一有選擇性。
  11. 如請求項第7項的方法，其中，該導引部分包含 與第一組該互連線對齊的第一組導引部分，以及與第二組該互連線對齊的第二組導引部分。
  12. 如請求項第11項的方法，其中，該第一組導引部分由第一硬遮罩材料形成，且該第二組導引部分由與該第一硬遮罩材料不同的第二硬遮罩材料形成。
  13. 如請求項第7項的方法，其中，該硬遮罩材料包含選自由氧化矽、氮化矽、碳化矽、氧化鈦、氧化鉿、氮化鋁、氮化硼和非晶碳組成的群組中的至少二介電材料。
  14. 一種方法，包含：沉積介電層在積體電路結構上；形成具有緊密間距的複數第一互連線於該介電層中；形成硬遮罩層在該介電層的表面上，該硬遮罩層包含與該複數第一互連線對齊的不同的硬遮罩材料；選擇性蝕刻該硬遮罩層以形成經由該不同的硬遮罩材料的之一的開口通孔導引；形成第二互連線在該硬遮罩層上；以及經由該開口通孔導引，電連接該複數第一互連線的之一至該第二互連線。
  15. 如請求項第14項的方法，其中，該不同的硬遮罩材料包含與第一組該第一互連線對齊的第一硬遮罩材料，以及與第二組該第一互連線對齊的第二硬遮罩材料。
  16. 如請求項第15項的方法，其中，該硬遮罩層包含在該第一硬遮罩材料及該第二硬遮罩材料之間的第三硬遮罩材料。
  17. 如請求項第14項的方法，其中，形成該硬遮罩層包含：沉積第一硬遮罩材料在該介電層上；蝕刻該第一硬遮罩材料以形成與第一組該第一互連線對齊的第一組開口；以與該第一硬遮罩材料不同的第二硬遮罩材料填充該第一組開口；蝕刻該第一硬遮罩材料以形成與第二組該第一互連線對齊的第二組開口；以及以與該第一硬遮罩材料及該第二硬遮罩材料不同的第三硬遮罩材料填充該第二組開口。
  18. 如請求項第14項的方法，其中，選擇性蝕刻該硬遮罩層以形成開口通孔導引包含，移除該硬遮罩材料的之一以暴露對齊的該互連線而不移除與相鄰的互連線對齊的另一不同的硬遮罩材料。
  19. 如請求項第14項的方法，其中，該複數第一互連線在該硬遮罩層下凹陷一距離。
  20. 如請求項第14項的方法，其中，該不同的硬遮罩材料於該硬遮罩層中相互交替以使任何鄰接的第一互連線與不同的該硬遮罩材料的之一對齊。
TW103127921A 2013-08-21 2014-08-14 Apparatus having connected interconnection layers and method for connecting interconnection layers TWI562375B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/056039 WO2015026342A1 (en) 2013-08-21 2013-08-21 Method and structure to contact tight pitch conductive layers with guided vias

Publications (2)

Publication Number Publication Date
TW201521202A true TW201521202A (zh) 2015-06-01
TWI562375B TWI562375B (en) 2016-12-11

Family

ID=52483997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127921A TWI562375B (en) 2013-08-21 2014-08-14 Apparatus having connected interconnection layers and method for connecting interconnection layers

Country Status (6)

Country Link
US (1) US9659860B2 (zh)
EP (1) EP3036757A4 (zh)
KR (1) KR102143907B1 (zh)
CN (1) CN105378897B (zh)
TW (1) TWI562375B (zh)
WO (1) WO2015026342A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI675400B (zh) * 2017-02-06 2019-10-21 美商格芯（美國）集成電路科技有限公司 具有無倒角貫孔多圖型化之裝置及用於形成無倒角貫孔之方法
TWI706442B (zh) * 2015-12-16 2020-10-01 美商英特爾股份有限公司 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114446771A (zh) * 2015-06-26 2022-05-06 英特尔公司 用于自对准互连件、插塞和过孔的织物式图案化
US10366950B2 (en) 2015-06-26 2019-07-30 Intel Corporation Bottom-up selective dielectric cross-linking to prevent via landing shorts
WO2017049267A1 (en) 2015-09-19 2017-03-23 Applied Materials, Inc. Titanium-compound based hard mask films
US9793164B2 (en) * 2015-11-12 2017-10-17 Qualcomm Incorporated Self-aligned metal cut and via for back-end-of-line (BEOL) processes for semiconductor integrated circuit (IC) fabrication, and related processes and devices
WO2018004673A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Dielectric helmet-based approaches for back end of line (beol) interconnect fabrication and structures resulting therefrom
CN109952637B (zh) * 2016-12-02 2023-10-20 英特尔公司 用于后段工艺(beol)互连制造的表面对准光刻图案化方式
CN108227412A (zh) * 2016-12-15 2018-06-29 Imec 非营利协会 光刻掩模层
WO2018118089A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Differentiated molecular domains for selective hardmask fabrication and structures resulting therefrom
WO2018118090A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Conductive cap-based approaches for conductive via fabrication and structures resulting therefrom
WO2018125109A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Subtractive plug etching
DE112016007483T5 (de) 2016-12-31 2019-08-22 Intel Corporation Gehärteter Stecker für verbesserte Kurzschlussmarge
EP3367429A1 (en) * 2017-02-27 2018-08-29 IMEC vzw A method for defining patterns for conductive paths in a dielectric layer
WO2018236355A1 (en) * 2017-06-20 2018-12-27 Intel Corporation PASSIVANT-BASED SILICURE-BASED APPROACHES FOR MANUFACTURING CONDUCTIVE INTERCONNECT HOLES AND STRUCTURES THUS OBTAINED
WO2018236354A1 (en) * 2017-06-20 2018-12-27 Intel Corporation METALLIC SPACER APPROACHES FOR CONDUCTIVE INTERCONNECTION AND MANUFACTURING AND STRUCTURES OBTAINED THEREFROM
TWI796358B (zh) * 2017-09-18 2023-03-21 美商應用材料股份有限公司 選擇性蝕刻的自對準通孔製程
US11217456B2 (en) 2018-03-26 2022-01-04 Intel Corporation Selective etching and controlled atomic layer etching of transition metal oxide films for device fabrication
JP7222584B2 (ja) * 2018-03-28 2023-02-15 インテル・コーポレーション 導電ビア製造のためのエッチングストップ層ベースのアプローチおよびその結果として得られる構造
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect
EP3843130A1 (en) * 2019-12-23 2021-06-30 Imec VZW A method for forming an interconnection structure
US12218007B2 (en) 2020-09-30 2025-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned via formation using spacers
US11315872B1 (en) * 2020-12-10 2022-04-26 International Business Machines Corporation Self-aligned top via
US12243825B2 (en) * 2021-05-21 2025-03-04 Intel Corporation Hybrid conductive vias for electronic substrates
US12142525B2 (en) * 2021-07-19 2024-11-12 International Business Machines Corporation Self-aligning spacer tight pitch via
WO2023009288A1 (en) 2021-07-30 2023-02-02 Applied Materials, Inc. Two-dimension self-aligned scheme with subtractive metal etch
US12444678B2 (en) * 2022-03-11 2025-10-14 Intel Corporation Spacer-based self-aligned interconnect features

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945765A (ja) 1995-07-26 1997-02-14 Sony Corp 多層配線構造を有する半導体装置の製造方法
US5888897A (en) 1996-10-31 1999-03-30 Intel Corporation Process for forming an integrated structure comprising a self-aligned via/contact and interconnect
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
US6198170B1 (en) 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
JP2001313334A (ja) 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004228111A (ja) 2003-01-20 2004-08-12 Nec Electronics Corp 半導体装置及びその製造方法
JP2005064226A (ja) 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US7157380B2 (en) * 2003-12-24 2007-01-02 Intel Corporation Damascene process for fabricating interconnect layers in an integrated circuit
JP2007281197A (ja) 2006-04-06 2007-10-25 Toshiba Corp 半導体装置及びその製造方法
KR100866735B1 (ko) 2007-05-01 2008-11-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP2010245441A (ja) 2009-04-09 2010-10-28 Toshiba Corp 不揮発性記憶装置の製造方法
US9019767B2 (en) * 2011-02-17 2015-04-28 SK Hynix Inc. Nonvolatile memory device and operating method thereof
TWI550684B (zh) 2011-06-02 2016-09-21 聯華電子股份有限公司 雙鑲嵌結構之製作方法
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI706442B (zh) * 2015-12-16 2020-10-01 美商英特爾股份有限公司 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
TWI675400B (zh) * 2017-02-06 2019-10-21 美商格芯（美國）集成電路科技有限公司 具有無倒角貫孔多圖型化之裝置及用於形成無倒角貫孔之方法

Also Published As

Publication number Publication date
US9659860B2 (en) 2017-05-23
TWI562375B (en) 2016-12-11
EP3036757A4 (en) 2017-03-29
EP3036757A1 (en) 2016-06-29
KR20160044453A (ko) 2016-04-25
KR102143907B1 (ko) 2020-08-12
US20160148869A1 (en) 2016-05-26
CN105378897A (zh) 2016-03-02
CN105378897B (zh) 2019-11-05
WO2015026342A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
TW201521202A (zh) 使緊密間距導電層與導引通孔接觸的方法及結構
US12322699B2 (en) Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
TWI549245B (zh) 用於形成具有緊密間距互連結構之互連層的方法
US10032643B2 (en) Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
TWI673846B (zh) 產生具有增加重疊邊界的交替硬遮罩覆蓋互連結構之新穎方法
CN109166837B (zh) 半导体器件和制造方法
US10319625B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
TW201733007A (zh) 用於圖案化後段（ｂｅｏｌ）互連之金屬線端的方法
TWI512893B (zh) 用於鑲嵌式圖案化之ａｖｄ硬遮罩
TW202114114A (zh) 一維垂直邊緣阻斷（ｖｅｂ）通孔及插塞
TW201735303A (zh) 用於形成具有改善的調正及電容降低之導電特徵的技術
CN104377160B (zh) 金属内连线结构及其工艺
US11594448B2 (en) Vertical edge blocking (VEB) technique for increasing patterning process margin

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees