TW201739242A - 用於控制主動像素影像感測器之方法 - Google Patents

用於控制主動像素影像感測器之方法 Download PDF

Info

Publication number
TW201739242A
TW201739242A TW106101574A TW106101574A TW201739242A TW 201739242 A TW201739242 A TW 201739242A TW 106101574 A TW106101574 A TW 106101574A TW 106101574 A TW106101574 A TW 106101574A TW 201739242 A TW201739242 A TW 201739242A
Authority
TW
Taiwan
Prior art keywords
memory node
charge
node
pixels
read
Prior art date
Application number
TW106101574A
Other languages
English (en)
Inventor
費德瑞克 梅爾
費德瑞克 巴比爾
斯特凡 吉賽特
Original Assignee
Ｅ２Ｖ半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｅ２Ｖ半導體公司 filed Critical Ｅ２Ｖ半導體公司
Publication of TW201739242A publication Critical patent/TW201739242A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

在包含光二極體Dp、記憶節點Mn以及讀取節點SN之主動像素影像感測器中，該記憶節點被提供為含有在整合期間結束時藉由二極體產生的該電壓，允許在全域快門模式中的整合和相關的雙倍取樣，設想在每一個整合期間，電荷從該光二極體到該記憶節點的至少一傳輸②，在該整合期間開始之後，但在該整合期間結束時電荷到該記憶節點之最後一次傳輸之前，在中間電壓t1處在包含該記憶體節點中的電荷④之該數量的削減③。該些像素藉由相關雙倍取樣CDS隨後逐行被讀取。在該整合期間到記憶節點之具削減的該一或多個中間傳輸，允許該感測器之該動態範圍被擴展到高位準之周圍光線，同時保有到低位準周圍光線之良好的靈敏度。

Description

用於控制主動像素影像感測器之方法
本發明係關於在使用MOS技術之主動像素的基礎上操作的電子影像感測器。更精確而言，本發明係關於用於控制構成主動像素之多種電晶體的方法。
主動像素最通常包含將接收的光子轉換成電子電荷的光二極體、以及允許該電荷之讀取和其轉換成電壓被控制的多MOS電晶體。在陣列式感測器中，像素的列單獨地被定址，以及由像素輸出的電壓被施加至共用於給定行之像素的行導體。在行底部的讀取電路允許針對像素之每一個定址列，被取樣存在行上的電壓。樣本被儲存在讀取電路之電容器中。樣本接著藉由類比至數位轉換器被轉換成數位形式(例如，用於像素之每一個行的一轉換器)。
使用光二極體之主動像素通常包含至少四電晶體：傳輸電晶體，其用做從光二極體傳輸電荷到所謂的讀取節點，其係為電容性電荷儲存節點；讀取電晶體，其被連接在電壓跟隨配置中和其閘極被連接到讀取節點，以為了將 源極帶到代表該節點之電壓的電壓；用於選擇整像素之整個列之藉由列導體控制的列選擇電晶體，此選擇電晶體允許像素之跟隨電晶體之輸出被連接到對應的行導體並且從而到在行底部的讀取電路；以及其允許讀取節點之電位被設為參考值的重設電晶體。
主動像素結構允許使用所謂的全域快門技術擷取影像：所有像素集成在共用於所有像素的整合期間由光產生的電荷。像素接著順序地被逐行讀取。相較於被稱為滾動快門技術的整合技術，該擷取技術係為有利，特別是因為其可以避免當移動物體之影像被擷取時的失真效應。
在共同整合階段中的像素控制順序如下：為了初始化控制脈波的時間，電荷被迫從所有的光二極體出來。脈波的結束設定光二極體之整合期間的開始：其可再次累積在其所暴露之光的影響下產生的電荷。此可藉由在初始化脈波的時間同時啟動讀取節點之傳輸電晶體和重設電晶體來實現，電荷接著經由重設電晶體之汲極被移除。然而，通常較佳的是使用特定第五電晶體來重設光二極體，其源極被連接到像素之光二極體，電荷經由該電晶體之汲極被移除。
所有傳輸電晶體在控制脈波被施加到其閘極之時，同時地被開啟：藉由每一個光二極體從電流整合期間開始累積之電荷，被傳出到相關的讀取節點。該傳輸控制脈衝的結束設定用於所有像素之整合期間的結束。
在每一個整合期間之後，可開始讀取像素之階段。像 素順序地逐行被讀取。對於列的像素的每一個，像素之選擇電晶體在選擇控制脈波的時間被開啟，並且在此期間：-施加到行導體之信號位準在像素之行底部的讀取電路中被取樣；接著-讀取節點的初始化電晶體在重設控制脈波的時間被開啟，和被施加到行導體的參考位準在讀取電路被取樣。
讀取電路作用為，針對每一個像素，輸出像素之信號位準和參考位準之間差異的量測。然而，因為被稱為kTC雜訊之隨機雜訊未被移除，此位準並不是光二極體中所產生電荷量的精確量測。實際上，該雜訊藉由重設電晶體之讀取節點的重設被產生，並且意味著施加到讀取節點之電位不是絕對固定的。為了能移除此不確定性，使得能夠精確地測量所討論的在整合期間之像素之光二極體中的電荷量，首先必須要能初始化讀取節點，以為了取樣參考電位位準，並且只有在建立了(傳輸)信號位準之後以為了取樣。此被稱為相關雙重取樣(CDS)讀取。利用如所描述之四或五電晶體結構，當在同時對所有像素執行共同整合順序時CDS讀取係為不可能。
如此，在先前技術中，包含光二極體和讀取節點之間的記憶節點的結構被提出。記憶節點使得其可能儲存藉由在共用於所有像素的每一個整合期間之後的光二極體所產生的電荷，在該段時間中，在像素的每一個列中，初始化像素之每一個的讀取節點，並且在列的像素的每一個圖取電路中取樣對應的參考位準，接著從記憶節點傳輸電荷到 讀取節點和在讀取電路中取樣信號位準。對應的主動像素結構接著包含二傳輸電晶體(或閘極)，光二極體和記憶節點之間的第一個，以及記憶節點和讀取節點之間的第二個。光二極體和記憶節點之間的第一傳輸電晶體接著係為在同時控制所有像素的每一個整合期間之結束的電晶體，該結束與在記憶節點中之傳輸控制脈波的結束同時發生。第二傳輸電晶體被使用在順序像素列讀取階段中。
該些主動像素結構已經在例如在出版刊物FR2961631和JP20063115150中被提出，以允許影像在相同的整合期間中藉由所有像素被同時地擷取、以及逐行像素之CDS讀取，由於其係為低讀取雜訊結構(CDS讀取)，其因此提供在低端優化的動態範圍。
然而，在尋求在不增加像素之尺寸的情況下，針對周圍光線之高位準的像素之高端動態範圍的改進，其主要藉由光二極體佔用區域的範圍決定。
一提出的解決方法包括以不同整合時間連續擷取多影像，和針對每一個像素從獲得的信號中判定最佳適應信號。然而，此增加了整體獲得和處理時間。另一解決方法包括確定飽和像素所花費的時間，以為了在飽和照明的情況中推論出關於光線位準的資訊。此假設更複雜結構之像素的存在以及相關的處理。另一解決方法在整合期間使用光二極體的初始化電晶體，以為了藉由偏壓此電晶體之閘極到低於電晶體之臨限電壓地設定電壓，允許超量電荷從光二極體被移除，以為了調整閘極之半導體區域之障壁的 電位。像素的反應接著成為特定亮度臨限以外的對數。然而，此解決方法對技術分散敏感(電晶體之臨限電壓、光二極體之開路電路電位)。
本發明提出另一方法，其允許感測器的動態範圍被延伸，而不修改像素的結構或尺寸。更具體而言，其設想在共用於像素之整合期間，經由第一傳輸電晶體從光二極體到記憶節點執行至少一電荷的傳輸，與藉由第二電晶體之定限設定相比較，具有包含在記憶節點中之削波電荷量的操作，允許在反應曲線之斜率中的改變超過對應於該電荷削減定限的光通量的強度。
本發明關於一種用於在影像感測器中控制主動像素的方法，主動像素結構包含光敏感元件、讀取節點以及光敏感元件和讀取節點之間的記憶節點、光敏感元件和記憶節點之間的第一電荷傳輸電晶體以及記憶節點和讀取節點之間的第二電荷傳輸電晶體、跟隨電晶體、連接到讀取節點的閘極、以及讀取節點的至少一初始化電晶體。
在每一個新整合期間，控制方法包含以下步驟，同時地施加到所有像素：向所有該些第一傳輸電晶體之該閘極施加：在該整合期間開始和結束之間的中間電壓的至少一第一電壓脈波，控制從該光二極體到該記憶節點之電荷的中間傳輸；以及 在該整合期間結束時的最終電壓脈波，控制電荷從該光二極體到該記憶節點的最終傳輸；向所有該些第二傳輸電晶體之該閘極，在每一個第一電壓脈波之後和該最終電壓脈波之前施加第二電壓脈波，相對於該記憶節點之該電位，該第二電壓脈波在該些第二電晶體之該閘極下方設定電位障高度，允許在該記憶節點中超過可以被保持在該記憶節點中之最大量之電荷的該電荷被削減。
最佳地，該方法包含在每個整合期間之N第一和第二脈波之該應用，N係為至少等於1的整數，和在整合期間之間施加之N第一電壓脈波劃分該整合期間為長度越來越短的N+1連續整合持續時間，以及該N第二相關電壓脈波定義在該記憶節點中的N削減定限，其在該整合期間持續增加。
N有利的是被選擇等於2。否則，N根據該周圍光線之量測被設定，較佳地為介於從1和2之間選擇的數值。
在一變形中，每一個第一脈波之應用的該時間、和/或與每一的第二脈衝有關的該削減定限係根據該周圍光線之量測被判定。
在讀取一列之每一個該些像素的該階段，對應於該讀取節點之初始化，該方法有利地以參考位準之第一取樣對每一個像素施加相關雙重取樣，接著是對應於該電荷之信號位準之第二取樣，其在該整合期間結束時係被包含在該記憶節點中、和已經被傳輸到該讀取節點用於讀取。
本發明還關於包含至少一列主動像素的影像感測器，具有包含光敏感元件和像素之讀取節點之間的記憶節點的像素結構，其具有放置在該光敏感元件和該記憶節點之間的第一電荷傳輸電晶體與放置在該記憶節點和該讀取節點之間的第二電荷傳輸電晶體，和用於影像擷取所需之定序該些訊號的定序電路，其包含共用於所有該些像素的整合期間，以及連續地讀取每一個列之該些像素的階段，並且該定序電路被配置用以實現該控制方法。
本發明之其他特徵和優點將以下描述中呈現，提供參考附圖，其中：圖1闡明可應用本發明之主動像素的一般結構；圖2係為在影像擷取循環中用於控制像素的控制信號之時序圖，在本發明之第一示例性實施方式中每一個循環執行一(1)傳輸/削減操作；圖3a到3h顯示，針對循環之整合期間1到8階段的每一個，在像素之結構中對應電位的圖表；以及圖4，像素之對應反應曲線，顯示在讀取節點作用為光通量的電荷量；圖5a到5c顯示，針對像素之CDS讀取定序階段9到11階段的每一個，在像素之結構中對應電位的圖表；圖6和7顯示像素之信號時序圖和對應的響應曲線，用於在另一示例性實施方式中，在影像擷取循環中執行二 傳輸/削減操作。
本發明關於藉由主動像素影像感測器的影像擷取方法，具有包含在光二極體和讀取節點之間的記憶節點的像素結構。還必須提供該結構之詳細描述，以為了有助於本發明之方法的隨後描述。
像素之結構
主動像素在摻雜(例如p-摻雜)的主動半導體層中使用CMOS技術被產生並且還包含光二極體，其原則上被稱為針扎光二極體、電容性儲存節點以及電晶體。其實施方式採用熟悉本技術領域之人士所周知的各種CMOS技術。上下文係為具有p摻雜主動半導體層之基板，其中基板被偏壓為零參考電位，並且其電路被提供以Vdd表示的正供電電壓。像素之多種電晶體係為NMOS電晶體，具有源極和汲極，其係為在閘極下方之p型通道的任一側的n型擴散。熟悉本領域之技術人員將能夠在具有n摻雜主動半導體層之基板的上下文中進行必要的修改。
圖1係為具有在光敏感元件和讀取節點之間之記憶節點之主動像素示例性結構的電路圖：像素PIX包含光二極體Dp、係為電容性儲存節點的記憶節點MN、也係為電容性儲存節點的讀取節點SN、以及在光二極體Dp和記憶節點MN之間的第一傳輸電晶體TR1以及在記憶節點MN和 讀取節點SN之間的第二傳輸電晶體TR2。
像素以常規方式還包含，用於重設讀取節點SN的重設電晶體RST，其源極被電連接到讀取節點並且其汲極被電連接到主動供電電壓Vdd；跟隨電晶體SF，其閘極被電連接到讀取節點SN，並且其汲極被偏壓到供電電壓Vdd。在實例中，像素包含選擇電晶體SEL，其閘極被連接到允許像素之列被選擇之列導體CL，其汲極被電連接到追隨電晶體的源極，以及其源極被電連接到矩陣陣列的行導體CC(像素以矩陣的形式被安排，秩j的n列等於1到n，以及秩k的m行等於1到m)，每一個行導體CC在行底部被連接到共用於行之所有像素的讀取電路CR。
在實例中，第六電晶體AB也被提供，其允許藉由通過其汲極移除電荷被初始化光二極體。當其不被提供時，光二極體藉由在每一個像素、電晶體TR1、TR2以及RST中啟動(例如，開啟)被初始化。
實際上，該些電晶體不全必須以常規方式建構，獨立於像素之其他元件，具有源極區域、汲極區域、將源極從汲極分開的通道區域以及通道上方之絕緣閘極，如圖1所顯示。實際上，特定電晶體基本上係由可施加控制電位之絕緣閘極所組成。如此，例如，第一傳輸電晶體TR1可由簡單傳輸閘極TR1-g組成，與基板絕緣、覆蓋在p型通道區域上，其位於光二極體Dp(TR1之源極)的n型區域和記憶節點MN(TR1之汲極)的n型區域之間。類似的：第二傳輸電晶體TR2可由簡單傳輸閘極TR2-g組 成，與基板絕緣、覆蓋在p型通道區域上，其位於記憶節點MN(TR2之源極)的n型區域和讀取節點SN(TR2之汲極)的n型區域之間。此外，初始化電晶體AB的源極可係為光二極體的n型區域，其累積藉由光產生的電荷；以及RST電晶體之源極可係為讀取節點的n型區域。在貫穿本描述之其餘部分中，術語「閘極」可被使用來指稱該些電晶體。
最後，該些電晶體的至少部分可係為共同於多像素。特別是，選擇電晶體SEL、追隨電晶體SF以及/或光二極體的初始化電晶體AB可係為共同於複數個或所有像素。此外，如以上所述，可省略初始化電晶體AB。最後，選擇電晶體也可不存在，選擇功能則藉由通過能夠在讀取階段之外關閉追隨電晶體的汲極偏壓指令來重設電晶體被提供。在此情況中，追隨電晶體之源極直接地被連接到行導體。主動像素之所有的該些結構變形對熟悉本技術領域之人員係為已經。相對於圖1之結構描述的本發明也適用於各種變形。
像素之光二極體Dp通常係為由技術定義之被針扎到以Vpin標示之電壓的針扎光二極體，即，其包含，在n型擴散區域上，表面p型擴散區域和表面區域被帶到基板的參考電位(零)。對於給定技術，光二極體之儲存容量由其區域定義。
讀取節點SN通常係由浮動n摻雜半導體區域組成。此讀取節點之儲存電荷容量藉由其摻雜濃度和其幾何形狀 被決定。
必須以與讀取節點之浮動擴散不同的方式產生記憶節點，由於其必須設定其電位，以便允許其被使用為儲存在整合期間之結束的光二極體的電荷之中間儲存節點，以為了允許在讀取節點之參考電位位準的每一個像素的先前取樣。然而，其儲存容量必須等於讀取節點的儲存容量。為此目的，熟悉本技術領域之人員可以使用各種讀取節點技術。在一實例中，讀取節點藉由由閘極覆蓋之半導體區域被產生，以及此閘極被偏壓到允許記憶節點之半導體區域被建立在確定的電位位準之閘極之下的電位，即係為光二極體之Vpin位準和Vdd之間：其因此可以在整合期間結束時從光二極體傳輸電荷到記憶節點；並且隨後在讀取階段傳輸包含在記憶節點中的電荷到讀取節點。施加電位可根據所討論的階段而變化，但為了簡化以下描述，記憶節點MN之電位將在以下被視為確定的固定值VMN。在此實例中，記憶節點的電荷儲存容量取決於閘極容量(因其幾何形狀)、摻雜濃度等等。
其他記憶節點結構可以被使用，例如，諸如在公開專利WO2006130443、US598629、或FR2961631中所描述的。
控制方法
諸如已描述的像素結構特別適用於影像擷取方法，其中影像擷取循環包含共同於所有像素之一整合週期，接著 像素之逐行讀取，即相關雙重取樣讀取(CDS讀取)。其指定像素通常以像素之列和行的矩陣被排列。
整合
根據本發明，其提出在共同的持續期間Ti的整合週期中，在整合期間的開始和結束之間的中間電壓，執行從光二極體到記憶節點的至少一電荷的傳輸，以及在該些中間傳輸的每一個之後，相對於確定的定限，削減在記憶節點中所包含的電荷量。光二極體隨著第一傳輸之後開始再次累積電荷。在整合期間結束時，隨著在整合週期中執行的一或多個傳輸和削減操作，新電荷被傳輸到記憶節點，並且其被增加到在已被包含記憶節點中的部分。在中間電壓到記憶節點的電荷之傳輸係通過將第一電壓脈波到第一傳輸閘極的應用被控制。在此第一脈波之後，包含在記憶節點中的電荷的削減通過施加第二電壓脈波到第二傳輸閘極被實現，並且藉由相對於記憶節點的位準，設定第二傳輸電晶體之閘極下方之半導體區域的電位障之高度，此脈波之電壓係在設定削減定限之確定位準，即，可以保持在記憶節點中的最大電荷量。
現在將使用圖2之時序圖和圖3的圖表來詳細描述。該些圖表顯示用於在本發明之一示例性實施方式中的整合期間的各種階段①到⑤之圖1中的像素結構中的電位，在整合期間以及所有像素同時地，其中N=1傳送，接著執行一(1)包含在記憶節點中的電荷的削減之操作。
在該些圖3中，各種電晶體閘極由矩形被表示，其背景顏色表示施加閘極電位的數值：白=零；黑=Vdd；灰=零和Vdd之間的中間電壓。
從初始狀態(未顯示)開始，其中傳輸電晶體係在關閉狀態。在整合期間，讀取節點之初始電晶體通常係為開啟(閘極在Vdd)，連接讀取節點SN到供電電壓Vdd。
整合循環從初始化所有光二極體的階段①開始。在該實例中，電壓脈波Pi被施加到光二極體的初始化閘極AB-g(圖2和3a)，其完全開啟初始化電晶體AB，以便經由其汲極DAB清空所有電荷的光二極體。初始化脈波Pi的結束再次關閉該些電晶體AB，並設定整合期間的開始的電壓t0共同於新影像擷取循環的像素(圖3b)。
根據本發明，在藉由光二極體的整合電荷期間，設想在中間電壓從光二極體傳輸電荷到記憶節點MN之階段②的至少一順序，隨後為削減在記憶節點MN中包含的電荷之階段③，在傳輸電荷到記憶節點之最後階段④之前。
順序如下：
中間傳輸階段②(圖3c和3d)：在整合期間之開始(時間t0)之後的時間t1，第一電壓脈波P1a被同時地施加到所有像素之第一傳輸閘極TR1-g，並且電壓脈波足夠地降低閘極TR1-g下方之半導體區域的電位障，以允許從光二極體傳輸電荷到記憶節點。實際上，電壓脈波P1a將在Vpin和Vdd之間並且將藉由技術被確定。從時間t0在光二極體中累積並持光二極體續產生的所有電荷，其被傳 輸到記憶節點MN(圖3c)。在此脈波結束時(在時間t2)，光二極體再次從記憶節點被隔離，並且再次開始累積(保持)光產生的電荷(圖3d)。
定限階段③(圖3e和3f)：在第一脈波結束之後，在時間t3，第二電壓脈波P2a被施加到所有像素之第二傳輸閘極TR2-g。此脈波的電壓係為中間電壓Va，相對於記憶節點之電位VMN，其在第二閘極下方設定潛在電位障之高度ha：壁障高度設定為可以在記憶節點中被保持的最大電荷量Q0(在圖3e中由斜線圖案表示)：超量電荷經由讀取節點SN和重設電晶體，在電源供應源極Vdd的方向中被移除，其至少在整合期間的此時刻被開啟。實際上，Va係為取決於技術被定義、最佳地在0和VMN之間的電壓，以為了獲得所期望的定限Q0(超過VMN，將無顯著的削減效果)。
在第二脈波P2a之結束時，記憶節點再次與讀取節點SN和光二極體完全地隔離(圖3f)。
應該注意的是，讀取節點和讀取節點之重設電晶體RST提供從記憶節點移除超量電荷的自然路由。然而，其他的實施方式可設想為具有專用電晶體的特定移除結構，其在主動削減階段③中被開啟。
在整合期間中的此傳輸和削減階段的順序之後，接著最後傳輸階段④，得到整合期間的結束(圖3g和3h)。在此階段中④，電壓脈波Pf在時間tf被施加到第一傳輸電晶體的閘極，以及此最終脈波的結束(下降邊緣)在時 間t0+Ti標記針對所有像素之整合期間的結束。由於傳輸到記憶節點MN的第一傳輸脈波的結束，此脈波允許電荷藉由光二極體被累積：在傳輸和削減階段②和③(圖3g)之後，電荷被增加到保持在記憶節點中的電荷中，以為了補足代表由像素擷取之信號位準的電荷量。這個隨後將在讀取階段被讀出的位準，其以最佳地以相關雙重取樣之常規方式被執行。
在整合期間在時間t1中的傳輸階段②導致整合期間Ti被分成兩個持續的整合持續時間Tia和Tib；並且在第一整合持續時間Tia結束時執行隨後削減階段③，接著允許像素的動態範圍被延伸，即，像素之容量避免在高度照明的情況下飽和，而不改變其對照明之低位準的靈敏性。
此藉由圖4的對應的響應曲線顯示，其表示在一整合期間結束時所獲得的電荷量，其因而係為記憶節點中電荷的最終量，作為光通量F的函數。
具體而言，有兩種可能性：在第一整合期間由光二極體接收之光通量F係為非常的低，導致光產生電荷Qa的量(圖2)小於或等於電荷Q0的量；或光通量F較高，高於定限F0，其在時間Tia之後產生電荷Q0的量。
在第一階段中，傳輸到記憶節點之電荷的量Qa在階段②中，在削減階段③結束時維持在記憶節點中，由於受到設在第二閘極TR2-g下方之電位障的限制；此量Qa與 F和Tia成正比。在第一傳輸結束時恢復並持續到持續期間Tib的電荷的累積，其產生與F和Tib成正比的電荷Qb。在最後傳輸階段④中，在第二整合持續時間Tib中累積在光二極體中的電荷，其被傳輸到記憶節點MN並且其被增加到先前的電荷中：在持續時間Tib結束時，記憶節點包含電荷量Qa+Qb，其與光通量的強度F和總整合持續時間Ti=Tia+Tib成正比；並且此電荷量Qa+Qb將在隨後像素讀取順序中被讀取。
如此，當光通量低於定限F0時，形成像素之輸出信號之儲存在像素中的電荷量，其與強度F和總整合持續時間Ti=Tia+Tib成正比。如圖4所顯示，做為F的函數的總電荷Q=Qa+Qb的響應曲線具有第一線性段(對於E<E0)，其斜率由總持續時間Ti=Tia+Tib決定。
在第二種情況中，在第一整合持續時間Tia中藉由光二極體光產生的電荷量Qa，其高於定限Q0：則剩餘電荷在削減階段③中被清空；僅臨界值Q0在此階段結束時被維持在記憶節點中。在第二整合持續時間Tib中，光二極體累積新光產生的電荷量Qb，其與通量的強度F和持續時間Tib成正比。其結果為在第二整合持續時間Tib結束時，並作為最後傳輸階段④的結果，記憶節點MN包含總和為Q0+Qb的電荷量。否則，電荷的最終量與F0.Tia+F.Tib成正比，其也可以被寫為F0.(Tia+Tib)+(F-F0).Tib，其中F係為高於F0的接收光通量，以及F0係為直到電荷定限Q0的光通量。
F0以外的響應曲線因而係為直線，就比例Tib/(Tia+Tib)而言，其斜率較F0以下之直線的斜率更溫和。
整體而言，作為照明函數之電荷總量的曲線係為具有二連續斜率的折線直線，較陡的第一斜率允許感測器對光通量之低位準保持良好靈敏度，以及較溫和的第二斜率允許感測器之動態範圍延伸至通量之高位準：如果假設光二極體對電荷量Qs為飽和，可以看出如果曲線僅包含第一斜率，則電荷量到達一個比現在高的光通量Fs1的位準(在該情況中，參見圖4中的通量Fs0係為飽和)。即，在照明之高位準的情況中(曲線的第二部分)避免飽和的像素容量，動態範圍因而從Fs0增加到Fs1，而不降低對照明之低位準(曲線的第一部份)的靈敏度。
在確定持續時間的整合期間Ti(此數值Ti確定第一直線的斜率)，延伸在動態範圍響應曲線可因此藉由數值Va和Tib被調節：在階段③中施加到第二傳輸閘極TR2-g之電位Va的選擇，其確定在Q0的選擇數值之斜率變化的點；以及最佳地較第一持續時間Tia短的第二整合持續時間Tib，其確定第二直線的斜率。通常可以選擇等於Tia之5到10%的第二整合持續時間Tib。
其可以推廣到N中間傳輸/削減操作。例如，圖7闡明響應曲線的變化，其發生在如果在對Q0第一傳輸/削減操作之後，以及在最終傳輸之前，根據圖6的時序圖，對Q'0執行第二傳輸/削減操作。即，在整合期間的總持 續期間Ti內，傳輸之階段和削減階段②和③在整合期間結束之前被重複N=2次。然而，與第一次相比，第二次將較少地被削減，以為了在記憶節點中維持電荷Q'0高於藉由第一削減定義的電荷Q0：施加到第二傳輸閘極TR2-g的第二脈波P2b，其因此具有低於第一次施加的位準Va低的電壓位準Vb；此位準Vb定義第二閘極下方的電位障，其高於的一順序之高度ha。電荷Q'0因此藉由對應於第二照明定限F'0的電壓Vb被定義。整合期間Ti接著被分解為三連續的整合持續時間Tia、Tib以及Tic，其最佳的為越來越短的長度。此外，響應曲線不包含一個而是對應於點(Q0,F0)和點(Q'0,F'0)的兩個折點。
超過照明F'0的位準並低於數值Fs'1會飽和像素，在第二削減操作之後存在於記憶節點MN中之電荷總量與F0.(Tia+Tib+Tic)+(F'0-F0).(Tib+Tic)+(F-F'0).Tic成正比。第一斜率由總整合持續時間Ti定義；第二斜率由持續時間Tib+Tic定義；第三斜率由持續時間Tic定義。從圖6的曲線可以看出，飽和照明數值F's1可以高於先前數值Fs1，同時僅有在點(F0,Q0)和飽和點(F's1,Qs)之間的單一直接斜率已被選擇的情況下，才能在F0和F'0之間的部分維持高靈敏度。
理論上，其可在最終傳輸之前推廣控制方法到N傳輸/削減操作。然而，在實踐中，N=2傳輸/削減操作之選擇係為有利的，在整個範圍內具有優化的靈敏度。超過N=2，則可能對設定的削減定限有很大技術限制。
也可根據周圍光線之量測，較佳地在數值1和2之間設定N得值。例如，可以在平均周圍光線的情況中使N被選擇等於1，以及如果可以測量到更多的周圍光線之位準時，則等於2。
讀取
一旦整合期間結束，可開始讀取像素之階段。該讀取係按照先前技術的一般方式順序地逐行被執行。較佳地，讀取係為相關雙重取樣。如圖2和5所闡明，其以以下方式被執行：藉由相對應的選擇控制脈波SEL<j>，一次一個地選擇秩j(j=1到n)的像素的每一個列，在該實例中其被施加到選擇電晶體SEL的閘極SEL-g。針對列的每一個像素之選擇的影響係為電連接跟隨電晶體SF之源極到相關的行導體CC<k>，並且因而在行底部連接到讀取電路CR(圖1)。像素之CDS讀取在此選擇時間內被執行，同時將讀取節點從供電電壓Vdd隔離(選擇的列的像素之閘極RST-g的電位為0)，並且包含一系列的以下階段⑤至⑦：
階段⑤：讀取節點SN之參考電位在行底部的讀取電路中被取樣。該取樣在圖2和5a中由指令SHR表示。
階段⑥：選擇的列之像素之第二傳輸電晶體TRA2藉由位準的電壓脈波Vdd被完全開啟，施加到其閘極TRA2-g，允許保持在記憶節點MN中的所有電荷被傳輸到讀取 節點SN(SHS，圖2、5b和5c)。
階段⑦：在此傳輸脈波結束時，行導體的電位CC<k>被設定在代表讀取節點中電荷量的信號準，以及此信號位準在行底部的讀取電路中被取樣。
此讀取順序同時地被施加到選擇的列的所有像素，接著對感測器之像素的列的每一個連續地重複，直到最後一列。
新整合循環和後續讀取的整合期間可從新光二極體重設階段①開始。實際上，新循環可在藉由階段④定義之最後一最終傳輸結束時立刻開始。
藉由用於基於感測器之電源和時脈信號的定序矩陣之像素(圖1)的定序電路SQ，各種順序之各種控制信號以常規方式被傳送。
如以上所述之本發明對於小型化的感測器係為特別地有利，如果其另外設想以記憶節點技術來實現，其提供每單位區域的容量基本上高於針扎光二極體技術允許的容量。

Claims (7)

  1. 一種在主動像素影像感測器中的影像擷取方法，在讀取該些像素的階段之前，逐列施加共用於所有該些像素的整合期間，每一個像素包含在光敏感元件(Dp)和該像素之讀取節點(SN)之間的記憶節點(MN)，其具有放置在該光敏感元件和該記憶節點之間的第一電荷傳輸電晶體(TR1)與放置在該記憶節點和該讀取節點之間的第二電荷傳輸電晶體(TR2)，其特徵在於，在每一個新整合期間中，該方法橫跨所有該些像素同時地包含以下控制步驟：向所有該些第一傳輸電晶體之該閘極施加：在該整合期間開始(t0)和結束之間的中間電壓(t1)的至少一第一電壓脈波(P1a)，控制從該光二極體到該記憶節點之電荷的傳輸；以及在該整合期間結束時的最終電壓脈波(Pf)，控制電荷從該光二極體到該記憶節點的最終傳輸，該脈波之結束標示該電流整合期間之結束；向所有該些第二傳輸電晶體之該閘極(TR2-g)，在每一個第一電壓脈波(P1a)之後和該最終電壓脈波(Pf)之前施加第二電壓脈波(P2a)，相對於該記憶節點之該電位(VMN)，該第二電壓脈波(P2a)在該些第二電晶體之該閘極下方設定電位障高度(ha)，允許在該記憶節點中超過可以被保持在該記憶節點中之最大量之電荷(Q0)的該電荷被削減。
  2. 如申請專利範圍第1項所述之方法，其特徵在於其包含在每個整合期間之N第一和第二脈波之該應用，N係為至少等於1的整數，和在整合期間之間施加之N第一電壓脈波劃分該整合期間為長度越來越小的N+1連續整合持續時間，以及該N第二相關電壓脈波定義在該記憶節點中的N削減定限(Q0、Q'0)，其在該整合期間持續增加。
  3. 如申請專利範圍第2項所述之方法，其特徵在於N=2。
  4. 如申請專利範圍第2項所述之方法，其中N根據該周圍光線之量測被設定，較佳地為介於1和2之間選擇的數值。
  5. 如申請專利範圍第1到4項之任一項所述之方法，其中每一個第一脈波之應用的該時間、及/或與每一的第二脈衝有關的該削減定限(Q0,Q'0)係根據該周圍光線之量測被判定。
  6. 如申請專利範圍第1到5項之任一項所述之方法，其中讀取一列之每一個該些像素的該階段，對應於該讀取節點之初始化，以參考位準之第一取樣(SHR)對每一個像素施加相關雙倍取樣，接著是對應於該電荷之信號位準之第二取樣(SHS)，其在該整合期間結束時係被包含在該記憶節點中、和已經被傳輸到該讀取節點用於讀取。
  7. 一種包含至少一列主動像素的主動像素影像感測器，其中每一個主動像素包含光敏感元件(Dp)和該像素 之讀取節點(SN)之間的記憶節點(MN)，其具有放置在該光敏感元件和該記憶節點之間的第一電荷傳輸電晶體(TR1)與放置在該記憶節點和該讀取節點之間的第二電荷傳輸電晶體(TR2)，和用於影像擷取所需之定序該些訊號的定序電路(SQ)，其包含共用於所有該些像素的整合期間，以及連續地讀取每一個列之該些像素的階段，其特徵在於該定序電路被配置用以實現根據申請專利範圍第1到6項之任一項所述之控制方法。
TW106101574A 2016-01-19 2017-01-17 用於控制主動像素影像感測器之方法 TW201739242A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1650415A FR3046897B1 (fr) 2016-01-19 2016-01-19 Procede de commande d'un capteur d'image a pixels actifs

Publications (1)

Publication Number Publication Date
TW201739242A true TW201739242A (zh) 2017-11-01

Family

ID=56137419

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101574A TW201739242A (zh) 2016-01-19 2017-01-17 用於控制主動像素影像感測器之方法

Country Status (7)

Country Link
US (1) US10798323B1 (zh)
EP (1) EP3406074B1 (zh)
JP (1) JP6966453B2 (zh)
CN (1) CN108605103B (zh)
FR (1) FR3046897B1 (zh)
TW (1) TW201739242A (zh)
WO (1) WO2017125316A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111355901B (zh) * 2020-03-14 2025-02-28 北京大学深圳研究生院 光电传感器、像素电路、图像传感器及光电感测方法
CN112565642B (zh) * 2020-11-27 2023-07-04 上海华力微电子有限公司 一种具有线性对数输出的cis传感器
CN115767296B (zh) * 2021-08-31 2025-10-28 意法半导体(格勒诺布尔2)公司 具有控制电路的图像传感器
FR3126545B1 (fr) 2021-08-31 2024-10-25 St Microelectronics Grenoble 2 Capteur d’image avec circuit de commande
CN116002687B (zh) * 2023-01-10 2024-06-07 山东大学 一种深紫外光限幅材料的制备方法及应用

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US598629A (en) 1898-02-08 Ball-bearing roller-cog wheel
CA2421703A1 (en) * 2002-03-12 2003-09-12 Unverferth Manufacturing Company, Inc. Boom and linkage mechanism for skid-steer loader
US20050083421A1 (en) * 2003-10-16 2005-04-21 Vladimir Berezin Dynamic range enlargement in CMOS image sensors
JP2006217421A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
US7361877B2 (en) 2005-05-27 2008-04-22 Eastman Kodak Company Pinned-photodiode pixel with global shutter
JP4862473B2 (ja) * 2005-10-28 2012-01-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US7920193B2 (en) * 2007-10-23 2011-04-05 Aptina Imaging Corporation Methods, systems and apparatuses using barrier self-calibration for high dynamic range imagers
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5219724B2 (ja) * 2008-10-09 2013-06-26 キヤノン株式会社 固体撮像装置
US20110019045A1 (en) * 2009-07-26 2011-01-27 Chi-Shao Lin Method and apparatus for simultaneous electronic shutter action frame storage and correlated double sampling in image sensor
JP5614993B2 (ja) * 2010-01-19 2014-10-29 キヤノン株式会社 撮像装置及び固体撮像素子の駆動方法
FR2961631B1 (fr) 2010-06-18 2012-07-27 E2V Semiconductors Capteur d'image a pixel a six transistors
FR2973162B1 (fr) * 2011-03-23 2013-11-22 E2V Semiconductors Capteur d'image a tres haute dynamique
FR2973161B1 (fr) * 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a double temps d'integration et selection conditionnelle
CN102695001B (zh) * 2012-05-28 2014-12-10 昆山锐芯微电子有限公司 图像传感器
US9276031B2 (en) * 2013-03-04 2016-03-01 Apple Inc. Photodiode with different electric potential regions for image sensors
WO2014141663A1 (ja) * 2013-03-14 2014-09-18 株式会社ニコン 撮像ユニット、撮像装置および撮像制御プログラム
JP6376785B2 (ja) * 2014-03-14 2018-08-22 キヤノン株式会社 撮像装置、および、撮像システム
FR3039928B1 (fr) * 2015-08-03 2019-06-07 Teledyne E2V Semiconductors Sas Procede de commande d'un capteur d'image a pixels actifs

Also Published As

Publication number Publication date
US10798323B1 (en) 2020-10-06
JP2019502323A (ja) 2019-01-24
CN108605103B (zh) 2021-05-04
FR3046897A1 (fr) 2017-07-21
WO2017125316A1 (fr) 2017-07-27
EP3406074B1 (fr) 2019-12-04
JP6966453B2 (ja) 2021-11-17
FR3046897B1 (fr) 2018-01-19
CN108605103A (zh) 2018-09-28
EP3406074A1 (fr) 2018-11-28

Similar Documents

Publication Publication Date Title
CN107852473B (zh) 用于控制有源像素图像传感器的方法
CN101304471B (zh) 半导体器件
US6441852B1 (en) Extended dynamic range image sensor system
EP1582054B1 (en) Cmos active pixel with hard and soft reset
US8153947B2 (en) Pixel circuit for global electronic shutter
TWI424742B (zh) 用於像素單元之高動態運作之方法及裝置
TWI390976B (zh) 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法
JP5012188B2 (ja) 固体撮像装置
CN108419033B (zh) 基于拐点的hdr图像传感器像素结构及成像系统
CN108605103B (zh) 有源像素图像传感器的控制方法
TW201547278A (zh) 具暗電流減少及低功率消耗的影像擷取方法
US7352399B2 (en) Solid-state imaging device driving method
CN102695000A (zh) 具有非常高的动态范围的图像传感器
TW201503335A (zh) 具有抗模糊閘門的影像感測器
US6847070B2 (en) Five transistor CMOS pixel
US11050957B2 (en) Wide dynamic range image sensor
US20180115731A1 (en) Global shutter high dynamic range pixel and global shutter high dynamic range image sensor
US11107847B2 (en) Pixel and imaging array with reduced dark current adapted to low light imaging
US7619671B2 (en) Method, apparatus and system for charge injection suppression in active pixel sensors
US6590238B1 (en) Image sensor having a capacitance control gate for improved gain control and eliminating undesired capacitance
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
JP2006060569A (ja) 撮像装置
JP2007129763A (ja) 固体撮像素子及びその駆動方法
JP2009259921A (ja) 固体撮像素子の駆動方法、及び撮像装置