TW201935540A - 半導體基板及其加工方法 - Google Patents

半導體基板及其加工方法 Download PDF

Info

Publication number
TW201935540A
TW201935540A TW107105587A TW107105587A TW201935540A TW 201935540 A TW201935540 A TW 201935540A TW 107105587 A TW107105587 A TW 107105587A TW 107105587 A TW107105587 A TW 107105587A TW 201935540 A TW201935540 A TW 201935540A
Authority
TW
Taiwan
Prior art keywords
carrier board
space
semiconductor substrate
laser beam
grooves
Prior art date
Application number
TW107105587A
Other languages
English (en)
Other versions
TWI661476B (zh
Inventor
謝慶堂
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW107105587A priority Critical patent/TWI661476B/zh
Priority to US15/960,707 priority patent/US20190252207A1/en
Priority to CN201810375374.XA priority patent/CN110153566A/zh
Priority to JP2018083728A priority patent/JP6686065B2/ja
Application granted granted Critical
Publication of TWI661476B publication Critical patent/TWI661476B/zh
Publication of TW201935540A publication Critical patent/TW201935540A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Weting (AREA)

Abstract

本發明揭露一半導體基板之加工方法，該半導體基板具有一載板及形成於該載板之複數個線路，相鄰之該些線路之間具有一空間，該空間顯露該載板之一表面，該加工方法使用通過該空間之一雷射光束蝕刻該載板，使該載板下凹形成複數個溝槽，所形成之該些溝槽於後續製程中可提高流體(如封裝膠體、導電膠體或防焊漆)之流動性，此外，於蝕刻該載板之同時，該雷射光束亦移除位於該些線路之間的殘留物，以提高該半導體基板之良率。

Description

半導體基板及其加工方法
本發明關於一種半導體基板及其加工方法，以雷射光束加工蝕刻載板，使載板表面形成可增加流體流動性之溝槽，以提高半導體基板良率。
半導體封裝技術隨著終端電子產品的需求不斷演進，其中為了滿足產品需求，超精細間距(super fine pitch)線路為不可避免之發展趨勢，然而封裝製程中所使用的流體(如underfill或ACF)於超精細間距線路之間不易流動，因此難以均勻分佈於基板表面，此外，由於線路間的間距非常狹窄，位於線路之間的異物於蝕刻製程中不易完整移除，且於移除異物過程中容易損害線路，使得封裝結構良率難以顯著提昇。
本發明之一目的在於提供一種加工方法，其用以加工一半導體基板，該半導體基板具有一載板及複數個線路，該些線路形成於該載板之一表面，且相鄰之該些線路之間具有一空間，該空間顯露該表面，該加工方法之特徵在於：以通過該空間之一雷射光束蝕刻該載板，使複數個溝槽下凹形成於該空間顯露之該表面。
本發明之另一目的在於提供一種半導體基板，其包含一載板及複數個線路，該載板具有一表面及複數個溝槽，該些線路形成於該載板之該表面，且相鄰之該些線路之間具有一空間，該空間顯露該表面，該些溝槽下凹形成於該空間顯露之該表面，其中該些溝槽係由通過該空間之一雷射光束蝕刻該載板所形成。
本發明之該加工方法使用該雷射光束蝕刻該些線路顯露之該載板，使該些溝槽形成於該些線路之間，該些溝槽可增加後續製程中的流體流動性，因此可提高其封裝結構之良率，此外，本發明之該加工方法可應用於超精細間距(super fine pitch)的半導體基板，精準地加工蝕刻該載板，以避免損害該些線路。
請參閱第1及2圖，本發明之一種加工方法係用以加工一半導體基板100，該半導體基板100具有一載板110及複數個線路120，該些線路120形成於該載板110之一表面111，相鄰之該些線路120之間具有一空間S，該空間S顯露該載板110之該表面111，在本實施例中，該載板110之材質為聚醯亞胺(Polyimide, PI)，該些線路120之材質為銅，但本發明不以此為限制，該載板110之材質可為其他具可撓性之聚合物，該些線路120之材質可為其他合適之金屬或合金。
請參閱第1及2圖，該些線路120係經由一圖案化製程形成於該載板110，該圖案化製程包含: (i)形成一金屬層於該載板110之該表面111；(ii)形成一圖案化光阻層於該金屬層上，該圖案化光阻層係由曝光顯影一光阻層所形成；(iii)以該圖案化光阻層為遮罩蝕刻該金屬層，以形成該些線路120，其中，相鄰之該些線路120之間具有一間距(pitch)D1，較佳地，該間距D1小於20μm。
請參閱第2圖，由於該些線路120之間的該間距D1過於狹窄，在線路圖案化製程完成後，可能會有一些殘留物R殘留於該些線路120之間的該空間S中而難以移除，導致該半導體基板100之穩定性及良率不佳，該殘留物R可能為金屬、光阻或污染物等物質。
請參閱第3及4圖，本發明之該加工方法係以通過該空間S之一雷射光束L蝕刻該載板110，使得複數個溝槽112下凹形成於該空間S顯露之該表面111，該些溝槽112連通該空間S，因此於後續製程中，該些溝槽112可增加塗佈於該半導體基板100上之流體流動性，使流體於該半導體基板100上均勻流動分佈，其中流體包含封裝膠體(Underfill)、導電膠體(Anisotropic Conductive Film, ACF)或防焊漆(Solder resist, SR)等。
該雷射光束L於蝕刻該載板110之同時，亦移除了位於該空間S之該殘留物R，因此本發明藉由單一製程即可同時達到加工該半導體基板100及移除異物之功效，以顯著改善該半導體基板100之良率。
請參閱第4圖，該載板110具有一厚度D2，該厚度D2為該載板110蝕刻前之厚度，該些溝槽112具有一深度D3，該深度D3為該表面111至該溝槽112底面的最短距離，其中該深度D3不大於該厚度D2的二分之一，該厚度D2介於20-40 μm，該深度D3介於0.1-15 μm之間，較佳地，該深度D3不大於該厚度D2的三分之一，在本實施例中，該載板110之該厚度D2實質上等於35μm，該些溝槽112之該深度D3實質上等於10 μm。
請參閱第4圖，各該線路120具有一側面121，該側面121面向該空間S，各該溝槽112具有一槽側壁112a，該槽側壁112a連接該側面121，其中該側面121及該槽側壁112a之間具有一連接界面I，於該雷射光束L蝕刻該載板110時，該雷射光束L之能量會造成該載板110局部熔融而產生一熔融材，且該雷射光束L於該空間S移動的過程中，該熔融材會被噴濺至該連接界面I，使得該熔融材凝固於該連接界面I而形成一保護層130，該保護層130覆蓋該連接界面I，較佳地，該保護層130亦覆蓋鄰近該連接界面I之該些線路120之該側面121，該保護層130用以避免該些線路120發生遷移現象，包含離子遷移(ion migration)、金屬遷移(metal migration)或電遷移(electromigration)。
請參閱第3至5圖，在本實施例中，係使用一自動光學檢查裝置200(Automated Optical Inspection, AOI)控制該雷射光束L，使該雷射光束L沿著該空間S蝕刻該載板110，該自動光學檢查裝置200包含一影像擷取單元210、一影像處理單元220及一控制單元230，該影像擷取單元210及該影像處理單元220分別用以擷取及處理該半導體基板100之影像，該控制單元230根據該半導體基板100之影像分析該些線路120於該載板110上的分佈，以取得該空間S於該載板110上的位置及該間距D1大小，且該控制單元230可根據該空間S位置及該間距D1大小調整該雷射光束L之位移及束徑。
該控制單元230根據該空間S位置控制該雷射光束L的位移，使該雷射光束L沿著該些線路120之間的該空間S移動，以蝕刻該載板110，且該控制單元230可根據該間距D1大小控制該雷射光束L之束徑，使該雷射光束L之束徑不大於該間距D1，以避免該雷射光束L蝕刻該些線路120。
較佳地，該控制單元230亦可調整該雷射光束L的能量及移動速度，使該些溝槽112之該深度D3符合不同深度的需求，在本實施例中，該雷射光束L之能量呈現高斯分佈，因此所形成之該些溝槽112截面形狀大致為半圓形，但本發明不以此為限制，可使用能量均勻分佈之雷射光束蝕刻該載板110，以形成截面形狀大致為矩形之溝槽。
本發明之該加工方法使用該雷射光束L蝕刻該些線路120顯露之該載板110，使該些溝槽112形成於該些線路120之間，以增加後續封裝製程之流體流動性，進而提昇封裝結構之良率。此外，由於該雷射光束L具高指向性，因此可應用於超精細間距(super fine pitch)的半導體基板，精準地加工蝕刻該載板110，以避免損害該些線路120。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100‧‧‧半導體基板
110‧‧‧載板
111‧‧‧表面
112‧‧‧溝槽
112a‧‧‧槽側壁
120‧‧‧線路
121‧‧‧側面
130‧‧‧保護層
200‧‧‧自動光學檢查裝置
210‧‧‧影像擷取單元
220‧‧‧影像處理單元
230‧‧‧控制單元
D1‧‧‧間距
D2‧‧‧厚度
D3‧‧‧深度
L‧‧‧雷射光束
I‧‧‧連接界面
R‧‧‧殘留物
S‧‧‧空間
第1圖：依據本發明之一實施例，一種半導體基板之立體圖。 第2圖：依據本發明之一實施例，該半導體基板之側視圖。 第3圖：依據本發明之一實施例，一種加工方法之示意圖。 第4圖：依據本發明之一實施例，該半導體基板之側視圖。 第5圖：依據本發明之一實施例，一自動光學檢查裝置之方塊圖。

Claims (12)

  1. 一種加工方法，用以加工一半導體基板，該半導體基板具有一載板及複數個線路，該些線路形成於該載板之一表面，且相鄰之該些線路之間具有一空間，該空間顯露該表面，該加工方法之特徵在於：以通過該空間之一雷射光束蝕刻該載板，使複數個溝槽下凹形成於該空間顯露之該表面。
  2. 如申請專利範圍第1項所述之加工方法，其中該載板具有一厚度，該些溝槽具有一深度，該深度不大於該厚度的二分之一。
  3. 如申請專利範圍第1項所述之加工方法，其中該載板具有一厚度，該些溝槽具有一深度，該厚度介於20-40 μm，該深度介於0.1-15 μm之間。
  4. 如申請專利範圍第1項所述之加工方法，其中各該線路之一側面及各該溝槽之一槽側壁之間具有一連接界面，於該雷射光束蝕刻該載板時，該載板因熔融而產生一熔融材，該熔融材凝固於該連接界面而形成一保護層，該保護層覆蓋該連接界面。
  5. 如申請專利範圍第1項所述之加工方法，其中係以一自動光學檢查(Automated Optical Inspection)裝置控制該雷射光束，使該雷射光束沿著該空間蝕刻該載板。
  6. 如申請專利範圍第1至5項中任一項所述之加工方法，其中相鄰之該些線路之間具有一間距(pitch)，該間距小於20μm。
  7. 一種半導體基板，其包含： 一載板，具有一表面及複數個溝槽；以及 複數個線路，形成於該載板之該表面，相鄰之該些線路之間具有一空間，該空間顯露該表面，該些溝槽下凹形成於該空間顯露之該表面，其中該些溝槽係由通過該空間之一雷射光束蝕刻該載板所形成。
  8. 如申請專利範圍第7項所述之半導體基板，其中該載板具有一厚度，該些溝槽具有一深度，該深度不大於該厚度的二分之一。
  9. 如申請專利範圍第7項所述之半導體基板，其中該載板具有一厚度，該些溝槽具有一深度，該厚度介於20-40 μm，該深度介於0.1-15 μm之間。
  10. 如申請專利範圍第7項所述之半導體基板，其中各該線路之一側面及各該溝槽之一槽側壁之間具有一連接界面，於該雷射光束蝕刻該載板時，該載板因熔融而產生一熔融材，該熔融材凝固於該連接界面而形成一保護層，該保護層覆蓋該連接界面。
  11. 如申請專利範圍第7項所述之半導體基板，其中係以一自動光學檢查(Automated Optical Inspection)裝置控制該雷射光束，使該雷射光束沿著該空間蝕刻該載板。
  12. 如申請專利範圍第7至11項中任一項所述之半導體基板，其中相鄰之該些線路之間具有一間距(pitch)，該間距小於20μm。
TW107105587A 2018-02-14 2018-02-14 半導體基板及其加工方法 TWI661476B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW107105587A TWI661476B (zh) 2018-02-14 2018-02-14 半導體基板及其加工方法
US15/960,707 US20190252207A1 (en) 2018-02-14 2018-04-24 Semiconductor substrate and processing method thereof
CN201810375374.XA CN110153566A (zh) 2018-02-14 2018-04-24 半导体基板及其加工方法
JP2018083728A JP6686065B2 (ja) 2018-02-14 2018-04-25 基板の加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107105587A TWI661476B (zh) 2018-02-14 2018-02-14 半導體基板及其加工方法

Publications (2)

Publication Number Publication Date
TWI661476B TWI661476B (zh) 2019-06-01
TW201935540A true TW201935540A (zh) 2019-09-01

Family

ID=67541029

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105587A TWI661476B (zh) 2018-02-14 2018-02-14 半導體基板及其加工方法

Country Status (4)

Country Link
US (1) US20190252207A1 (zh)
JP (1) JP6686065B2 (zh)
CN (1) CN110153566A (zh)
TW (1) TWI661476B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400261B (zh) * 2018-05-02 2020-11-24 京东方科技集团股份有限公司 一种柔性显示器件及其制作方法
CN113115523B (zh) * 2021-04-08 2023-08-01 深圳市创极客科技有限公司 线路板焊盘的补点焊片的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761615B2 (ja) * 1995-11-10 2006-03-29 株式会社日立製作所 電子回路基板の配線修正方法およびその装置
JPH11204586A (ja) * 1998-01-14 1999-07-30 Nippon Steel Chem Co Ltd Ｔａｂテープの製造方法
JP4150464B2 (ja) * 1999-05-18 2008-09-17 新藤電子工業株式会社 ２メタルテープキャリアパッケージとその製造方法
KR100490680B1 (ko) * 2003-05-12 2005-05-19 주식회사 젯텍 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100621550B1 (ko) * 2004-03-17 2006-09-14 삼성전자주식회사 테이프 배선 기판의 제조방법
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP2005294329A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4592413B2 (ja) * 2004-12-27 2010-12-01 三洋電機株式会社 回路装置
CN101868116B (zh) * 2009-04-20 2012-05-23 欣兴电子股份有限公司 线路板及其制作方法
KR101051551B1 (ko) * 2009-10-30 2011-07-22 삼성전기주식회사 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법
TWI556698B (zh) * 2014-08-12 2016-11-01 旭德科技股份有限公司 基板結構及其製作方法
US9935353B2 (en) * 2015-09-23 2018-04-03 Intel Corporation Printed circuit board having a signal conductor disposed adjacent one or more trenches filled with a low-loss ambient medium

Also Published As

Publication number Publication date
JP2019140366A (ja) 2019-08-22
CN110153566A (zh) 2019-08-23
TWI661476B (zh) 2019-06-01
JP6686065B2 (ja) 2020-04-22
US20190252207A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
US9401336B2 (en) Dual layer stack for contact formation
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
TWI693872B (zh) 電路板製造方法
TWI661476B (zh) 半導體基板及其加工方法
KR101757579B1 (ko) 미세 회로패턴 형성방법
JP2016021543A (ja) 回路基板
CN109905972B (zh) 印刷电路板内层精密线路的蚀刻方法及蚀刻线
US9497865B2 (en) Printed circuit board and fabrication method thereof
TW201626869A (zh) 中介層結構及其製作方法
US20140263168A1 (en) Method for manufacturing package substrate
CN106571355B (zh) 芯片封装基板的制作方法及芯片封装基板
JP2018170459A (ja) プリント基板の製造方法
KR20210033387A (ko) Cof 미세회로 형성 방법 및 시스템, cof 및 가공방법, 회로 식각 시스템 및 방법, 회로기판 가공방법 및 회로기판
US11637060B2 (en) Wiring board and method of manufacturing the same
CN112614808A (zh) 薄膜金属层的刻蚀方法及薄膜金属层的刻蚀结构
CN223142206U (zh) 一种用于封装载板线路制备过程的中间结构
TWI866762B (zh) 微細線路結構及其製造方法
TWI703906B (zh) 減少印刷電路板乾膜殘留的方法
TWI554171B (zh) 埋入式導電配線的製作方法
CN105514019A (zh) 埋入式导电配线的制作方法
CN211047389U (zh) 一种无引线上金的封装基板以及电子装置
TWI527112B (zh) 封裝基板之製法
TWI619415B (zh) Method for making printed circuit board by semi-additive method
JP6494716B2 (ja) 回路基板およびその製造方法
TWI568326B (zh) 導電配線的製作方法