JP2019140366A - 半導体基板およびその加工方法 - Google Patents

半導体基板およびその加工方法 Download PDF

Info

Publication number
JP2019140366A
JP2019140366A JP2018083728A JP2018083728A JP2019140366A JP 2019140366 A JP2019140366 A JP 2019140366A JP 2018083728 A JP2018083728 A JP 2018083728A JP 2018083728 A JP2018083728 A JP 2018083728A JP 2019140366 A JP2019140366 A JP 2019140366A
Authority
JP
Japan
Prior art keywords
mounting plate
semiconductor substrate
space
laser beam
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018083728A
Other languages
English (en)
Other versions
JP6686065B2 (ja
Inventor
謝慶堂
qing tang Xie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2019140366A publication Critical patent/JP2019140366A/ja
Application granted granted Critical
Publication of JP6686065B2 publication Critical patent/JP6686065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Weting (AREA)

Abstract

【課題】半導体基板およびその加工方法を提供する。【解決手段】本発明に係る半導体基板の加工方法は、前記半導体基板は載置板１１０及び前記載置板１１０に形成される複数の導電路１２０を有し、隣接する前記導電路１２０の間には空間を有し、前記空間には前記載置板１１０の表面が露出される。前記加工方法は前記空間を通過するレーザービームを使用して前記載置板１１０のエッチングを行い、前記載置板１１０が凹むことにより複数の溝部１１２が形成される。形成される前記溝部１１２は後続のプロセスにおいて流体（例えば、アンダーフィル、異方性導電フィルム、またはソルダレジスト）の流動性を高める。また、前記載置板１１０にエッチングが施されると同時に前記レーザービームにより前記導電路１２０の間の残渣も除去され、前記半導体基板の歩留まりが向上する。【選択図】図４

Description

本発明は、半導体基板およびその加工方法に関する。
半導体パッケージ技術は最終電子製品の需要の高まりに連れて不断の進化を続けている。製品に対する需要を満たすために、スーパーファインピッチ（super fine pitch）導電路の発展が欠かせないものとなっている。
例えば、半導体パッケージ技術の先行技術文献として、特許文献１がある。
特開２０１４−３２９８５号公報
しかしながら、前述した従来の技術では、パッケージプロセス中に使用される流体（例えば、underfillまたはACF）はスーパーファインピッチ導電路の間では流動しにくく、ゆえに基板の表面に均一に分布させることが難しかった。
また、導電路の間のピッチが非常に狭いため、導電路の間にある異物をエッチングプロセス中に完全に除去するのが困難であり、且つ異物を除去する過程において導電路に損傷を与えることもしばしばあり、パッケージ構造の歩留まりを向上させることは難しかった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明はこうした状況に鑑みてなされたものであり、その目的は、加工方法を提供することにある。
また、本発明の他の目的は、半導体基板を提供することである。
上述した課題を解決し、目的を達成するために、本発明のある態様の加工方法は、半導体基板の加工に用いられ、以下の特徴を有する。
前記半導体基板は載置板及び複数の導電路が設けられ、前記導電路は前記載置板の表面に形成され、且つ隣接する前記導電路の間には空間が設けられ、前記空間には前記表面が露出される。前記空間を通過するレーザービームにより前記載置板にエッチングが施され、前記空間に露出される前記表面に複数の溝部が凹むように形成される。
また、本発明の別の態様は、半導体基板である。
前記半導体基板は、載置板及び複数の導電路を備え、前記載置板は表面及び複数の溝部を有し、前記導電路は前記載置板の前記表面に形成され、且つ隣接する前記導電路の間には空間を有する。前記空間には前記表面が露出され、前記空間に露出される前記表面に前記溝部が凹むように形成される。前記溝部は前記空間を通過させるレーザービームにより前記載置板にエッチングが施されることにより形成される。
本発明は、レーザービームにより載置板にエッチング加工を施し、流体の流動性を高める溝部を載置板表面に形成することにより半導体基板の歩留まりを向上させる半導体基板およびその加工方法に関する。
前記加工方法では、前記レーザービームを使用して前記導電路に露出されている前記載置板のエッチングにより前記溝部が前記導電路の間に形成され、これにより後続のプロセスにおいて流体の流動性が高まる。よって、パッケージ構造の歩留まりが向上する。
また、本発明の前記加工方法はスーパーファインピッチ（super fine pitch）の半導体基板に応用されると、前記載置板のエッチング加工が精確になり、前記導電路が損傷を受ける事態が回避される。
本発明の一実施形態に係る半導体基板を示す外観斜視図である。 本発明の一実施形態の半導体基板を示す側面図である。 本発明の一実施形態に係る加工方法を示す模式図である。 本発明の一実施形態の半導体基板を示す側面図及びその部分拡大図である。 本発明の一実施形態の自動光学検査装置を示すブロック図である。
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
本発明に係る加工方法は半導体基板１００の加工に用いられ、前記半導体基板１００は載置板１１０及び複数の導電路１２０を有し、前記導電路１２０は前記載置板１１０の表面１１１に形成される。隣接する前記導電路１２０の間には空間Ｓが設けられ、前記空間Ｓには前記載置板１１０の前記表面１１１が露出される。
本実施形態では、前記載置板１１０の材質はポリイミド（Polyimide：PI）であり、前記導電路１２０の材質は銅である。
但し、本発明の前記載置板の材質はこれらに限られず、前記載置板１１０の材質は可撓性を有する他のポリマーでもよい。前記導電路１２０の材質は、適合する他の金属や合金でもよい（図１及び図２参照）。
なお、図１及び図２に示されるように、前記導電路１２０はパターン化プロセスを経て前記載置板１１０に形成される。
前記パターン化プロセスは、以下の工程（ｉ）、（ｉｉ）、（ｉｉｉ）を含む。すなわち、
金属層が前記載置板１１０の前記表面１１１に形成される工程（ｉ）と、
パターン化されたフォトレジスト層が前記金属層に形成され、前記パターン化されたフォトレジスト層はフォトレジスト層に露光及び現像が施されることにより形成される工程（ｉｉ）と、
前記パターン化されたフォトレジスト層は前記金属層にエッチングが施される際のマスクとして使用され、前記導電路１２０が形成される工程（ｉｉｉ）と、を含む。
隣接する前記導電路１２０の間にはピッチ（pitch）Ｄ１が設けられ、好ましくは、前記ピッチＤ１は２０μｍより小さい。
図２に示されるように、前記導電路１２０の間の前記ピッチＤ１が狭すぎるため、導電路のパターン化プロセスの完成後に、多少の残渣Ｒが前記導電路１２０の間の前記空間Ｓに残留して取り除くのが難しくなり、前記半導体基板１００の安定性及び歩留まりが低下した。前記残渣Ｒは金属、フォトレジスト、または汚物等の物質である。
本発明の前記加工方法では、前記空間Ｓを通過させるレーザービームＬにより前記載置板１１０にエッチングが施され、前記空間Ｓに露出される前記表面１１１に複数の溝部１１２が凹むように形成される。前記溝部１１２は前記空間Ｓに連通される。このため、後続のプロセスでは、前記溝部１１２により前記半導体基板１００に塗布される流体の流動性が高まり、流体が前記半導体基板１００上で均一に流動して分布される。
流体として、アンダーフィル（Underfill）、異方性導電フィルム（Anisotropic Conductive Film：ACF）、またはソルダレジスト（Solder resist： SR）等が含まれる（図３及び図４参照）。
前記レーザービームＬは前記載置板１１０にエッチングを施すと同時に、前記空間Ｓの前記残渣Ｒを除去させる。これにより、本発明は単一のプロセスで前記半導体基板１００の加工及び異物の除去という効果を同時に達成し、前記半導体基板１００の歩留まりを明確に改善する。
図４を参照する。前記載置板１１０は厚さＤ２を有し、前記厚さＤ２は前記載置板１１０のエッチング前の厚さである。前記溝部１１２は深さＤ３を有し、前記深さＤ３は前記表面１１１から前記溝部１１２の底面までの最短距離である。
前記深さＤ３は前記厚さＤ２の二分の一より深くなく、前記厚さＤ２は２０〜４０μｍの間であり、前記深さＤ３は０．１〜１５μｍの間である。好ましくは、前記深さＤ３は前記厚さＤ２の三分の一より深くない。
本実施形態では、前記載置板１１０の前記厚さＤ２は実質的に３５μｍに等しく、前記溝部１１２の前記深さＤ３は実質的に１０μｍに等しい。
続いて、図４を参照する。各前記導電路１２０は前記空間Ｓに対向する側面１２１を有する。各前記溝部１１２は側壁１１２ａを有し、前記側壁１１２ａは前記側面１２１に接続される。前記側面１２１と前記側壁１１２ａとの間には接続境界面Ｉが設けられ、前記レーザービームＬにより前記載置板１１０にエッチングが施される際に、前記レーザービームＬのエネルギーにより前記載置板１１０の局部が溶融して溶融材が生成する。
また、前記レーザービームＬは前記空間Ｓの移動過程において、前記溶融材を前記接続境界面Ｉに噴射させると、前記溶融材が前記接続境界面Ｉに凝固して保護層１３０が形成され、前記保護層１３０により前記接続境界面Ｉが被覆される。
好ましくは、前記保護層１３０は前記接続境界面Ｉに隣接する前記導電路１２０の前記側面１２１も被覆し、前記保護層１３０は前記導電路１２０のイオン移動（ion migration）、金属マイグレーション（metal migration）、またはエレクトロマイグレーション（electromigration）等の移動現象の発生を防ぐ。
図３乃至図５に示すように、本実施形態では、自動光学検査装置２００（Automated Optical Inspection： AOI）により前記レーザービームＬが前記空間Ｓに沿って前記載置板１１０のエッチングを行うように制御される。
前記自動光学検査装置２００は、画像キャプチャユニット２１０と、画像処理ユニット２２０と、制御ユニット２３０とを備える。前記画像キャプチャユニット２１０及び前記画像処理ユニット２２０はそれぞれ前記半導体基板１００の画像のキャプチャ及び処理に用いられ、前記制御ユニット２３０は前記半導体基板１００の画像に基づいて前記載置板１１０上における前記導電路１２０の分布の分析を行い、前記載置板１１０上における前記空間Ｓの位置及び前記ピッチＤ１の大きさを取得する。
また、前記制御ユニット２３０は前記空間Ｓの位置及び前記ピッチＤ１の大きさに基づいて前記レーザービームＬの移動及びビーム径の調整を行う。
前記制御ユニット２３０は前記空間Ｓの位置に基づいて前記レーザービームＬの移動の制御を行い、前記レーザービームＬを前記導電路１２０の間の前記空間Ｓに沿って移動させる。こうして前記載置板１１０のエッチングが行われる。
また、前記制御ユニット２３０は前記ピッチＤ１の大きさに基づいて前記レーザービームＬのビーム径の制御を行い、前記レーザービームＬのビーム径を前記ピッチＤ１より小さくし、前記レーザービームＬにより前記導電路１２０がエッチングされないようにする。
好ましくは、前記制御ユニット２３０により前記レーザービームＬのエネルギー及び移動速度の調整が行われ、これにより前記溝部１１２の前記深さＤ３が異なる需要に対応可能となる。
本実施形態では、前記レーザービームＬのエネルギーは正規分布を呈する。このため、形成される前記溝部１１２の断面形状は、ほぼ半円形となる。
但し、本発明の加工方法はこれに限られず、エネルギーが均等に分布するレーザービームを使用して前記載置板１１０にエッチングが施され、断面形状がほぼ矩形を呈する溝部が形成されてもよい。
本発明の前記加工方法では、前記レーザービームＬが前記導電路１２０に露出されている前記載置板１１０のエッチングに使用され、前記溝部１１２が前記導電路１２０の間に形成されることで、後続のパッケージプロセスでの流体の流動性が高まり、更にパッケージ構造の歩留まりも向上する。
また、前記レーザービームＬが高い指向性を有するため、スーパーファインピッチ（super fine pitch）の半導体基板に応用されると、前記載置板１１０のエッチング加工が精確になり、前記導電路１２０が損傷を受ける事態が回避される。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１００ 半導体基板
１１０ 載置板
１１１ 表面
１１２ 溝部
１１２ａ 側壁
１２０ 導電路
１２１ 側面
１３０ 保護層
２００ 自動光学検査装置
２１０ 画像キャプチャユニット
２２０ 画像処理ユニット
２３０ 制御ユニット
Ｄ１ ピッチ
Ｄ２ 厚さ
Ｄ３ 深さ
Ｌ レーザービーム
Ｉ 接続境界面
Ｒ 残渣
Ｓ 空間

Claims (12)

  1. 半導体基板の加工に用いられ、前記半導体基板は載置板及び複数の導電路を有し、前記導電路は前記載置板の表面に形成され、且つ隣接する前記導電路の間には空間が設けられ、前記空間には前記表面が露出される加工方法であって、
    前記空間を通過するレーザービームにより前記載置板にエッチングが施され、前記空間に露出される前記表面に複数の溝部が凹むように形成されることを特徴とする加工方法。
  2. 前記載置板は厚さを有し、前記溝部は深さを有し、前記深さは前記厚さの二分の一より深くないことを特徴とする請求項１に記載の加工方法。
  3. 前記載置板は厚さを有し、前記溝部は深さを有し、前記厚さは２０〜４０μｍの間であり、前記深さは０．１〜１５μｍの間であることを特徴とする請求項１に記載の加工方法。
  4. 各前記導電路の側面と各前記溝部の側壁との間には接続境界面が設けられ、前記レーザービームにより前記載置板にエッチングが施される時、前記載置板が局部溶融されて溶融材が生成され、前記溶融材が前記接続境界面に凝固することにより保護層が形成され、前記保護層により前記接続境界面が被覆されることを特徴とする請求項１に記載の加工方法。
  5. 自動光学検査装置により前記レーザービームが前記空間に沿って前記載置板のエッチングを行うように制御されることを特徴とする請求項１に記載の加工方法。
  6. 隣接する前記導電路の間には２０μｍより小さいピッチが設けられることを特徴とする請求項１乃至５の何れか１項に記載の加工方法。
  7. 表面及び複数の溝部を有する載置板と、前記載置板の前記表面に形成される複数の導電路とを有し、隣接する前記導電路の間には空間が設けられ、
    前記空間には前記表面が露出され、前記空間に露出される前記表面に前記溝部が凹むように形成されており、
    前記溝部は前記空間を通過するレーザービームにより前記載置板にエッチングが施されることによって形成されていることを特徴とする半導体基板。
  8. 前記載置板は厚さを有し、前記溝部は深さを有し、前記深さは前記厚さの二分の一より深くないことを特徴とする請求項７に記載の半導体基板。
  9. 前記載置板は厚さを有し、前記溝部は深さを有し、前記厚さは２０〜４０μｍの間であり、前記深さは０．１〜１５μｍの間であることを特徴とする請求項７に記載の半導体基板。
  10. 各前記導電路の側面と各前記溝部の側壁との間には接続境界面が設けられ、前記レーザービームにより前記載置板にエッチングが施される時、前記載置板が局部溶融して溶融材が生成し、前記溶融材が前記接続境界面で凝固することにより保護層が形成され、前記保護層により前記接続境界面が被覆されることを特徴とする請求項７に記載の半導体基板。
  11. 自動光学検査装置により前記レーザービームが前記空間に沿って前記載置板のエッチングを行うように制御されることを特徴とする請求項７に記載の半導体基板。
  12. 隣接する前記導電路の間には２０μｍより小さいピッチが設けられることを特徴とする請求項７乃至１１の何れか１項に記載の半導体基板。
JP2018083728A 2018-02-14 2018-04-25 基板の加工方法 Active JP6686065B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107105587 2018-02-14
TW107105587A TWI661476B (zh) 2018-02-14 2018-02-14 半導體基板及其加工方法

Publications (2)

Publication Number Publication Date
JP2019140366A true JP2019140366A (ja) 2019-08-22
JP6686065B2 JP6686065B2 (ja) 2020-04-22

Family

ID=67541029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018083728A Active JP6686065B2 (ja) 2018-02-14 2018-04-25 基板の加工方法

Country Status (4)

Country Link
US (1) US20190252207A1 (ja)
JP (1) JP6686065B2 (ja)
CN (1) CN110153566A (ja)
TW (1) TWI661476B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400261B (zh) * 2018-05-02 2020-11-24 京东方科技集团股份有限公司 一种柔性显示器件及其制作方法
CN113115523B (zh) * 2021-04-08 2023-08-01 深圳市创极客科技有限公司 线路板焊盘的补点焊片的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135064A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 電子回路基板の配線修正方法及びその装置並びにｔｆｔ基板
JPH11204586A (ja) * 1998-01-14 1999-07-30 Nippon Steel Chem Co Ltd Ｔａｂテープの製造方法
JP2000332065A (ja) * 1999-05-18 2000-11-30 Shindo Denshi Kogyo Kk ２メタルテープキャリアパッケージとその製造方法
JP2005268797A (ja) * 2004-03-17 2005-09-29 Samsung Electronics Co Ltd テープ配線基板の製造方法
JP2005294329A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011096998A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100490680B1 (ko) * 2003-05-12 2005-05-19 주식회사 젯텍 사이드플래시에 절취홈을 갖는 반도체 패키지 및 그형성방법, 그리고 이를 이용한 디플래시 방법
JP2005129900A (ja) * 2003-09-30 2005-05-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4446772B2 (ja) * 2004-03-24 2010-04-07 三洋電機株式会社 回路装置およびその製造方法
JP4592413B2 (ja) * 2004-12-27 2010-12-01 三洋電機株式会社 回路装置
CN101868116B (zh) * 2009-04-20 2012-05-23 欣兴电子股份有限公司 线路板及其制作方法
TWI556698B (zh) * 2014-08-12 2016-11-01 旭德科技股份有限公司 基板結構及其製作方法
US9935353B2 (en) * 2015-09-23 2018-04-03 Intel Corporation Printed circuit board having a signal conductor disposed adjacent one or more trenches filled with a low-loss ambient medium

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135064A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 電子回路基板の配線修正方法及びその装置並びにｔｆｔ基板
JPH11204586A (ja) * 1998-01-14 1999-07-30 Nippon Steel Chem Co Ltd Ｔａｂテープの製造方法
JP2000332065A (ja) * 1999-05-18 2000-11-30 Shindo Denshi Kogyo Kk ２メタルテープキャリアパッケージとその製造方法
JP2005268797A (ja) * 2004-03-17 2005-09-29 Samsung Electronics Co Ltd テープ配線基板の製造方法
JP2005294329A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011096998A (ja) * 2009-10-30 2011-05-12 Samsung Electro-Mechanics Co Ltd 凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法

Also Published As

Publication number Publication date
CN110153566A (zh) 2019-08-23
TWI661476B (zh) 2019-06-01
JP6686065B2 (ja) 2020-04-22
TW201935540A (zh) 2019-09-01
US20190252207A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
US9401336B2 (en) Dual layer stack for contact formation
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
US20250323166A1 (en) Lithographic cavity formation to enable emib bump pitch scaling
TWI693872B (zh) 電路板製造方法
JP2019140366A (ja) 半導体基板およびその加工方法
CN101521992A (zh) 于电路基板的焊点形成预焊料的方法及覆晶封装方法
TWI607678B (zh) 中介層結構及其製作方法
US9497865B2 (en) Printed circuit board and fabrication method thereof
TW201427504A (zh) 電路板及其製造方法
JP2010109325A (ja) はんだバンプの歩留まり改善方法
CN102548243A (zh) 制作电路板凸点的方法、系统及电路板
CN115348752B (zh) 一种电子器件及其加工方法
TWI866762B (zh) 微細線路結構及其製造方法
JP3006238B2 (ja) プリント基板の製造方法
JP2005236188A (ja) 導体パターンの製造方法
KR101258869B1 (ko) 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법
US20240251504A1 (en) Circuit board structure and manufacturing method thereof
TWI554171B (zh) 埋入式導電配線的製作方法
JP6494716B2 (ja) 回路基板およびその製造方法
WO2017123085A1 (en) Lithographic defined 3d lateral wiring
TWI568326B (zh) 導電配線的製作方法
JP2005144456A (ja) レーザ加工方法及び装置
KR20240054705A (ko) 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법
CN105789057A (zh) 线路板的制造方法与线路板
CN105513978B (zh) 导电配线的制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R150 Certificate of patent or registration of utility model

Ref document number: 6686065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250