TW202103263A - 絕緣體上半導體型基材之製造方法 - Google Patents

絕緣體上半導體型基材之製造方法 Download PDF

Info

Publication number
TW202103263A
TW202103263A TW109110307A TW109110307A TW202103263A TW 202103263 A TW202103263 A TW 202103263A TW 109110307 A TW109110307 A TW 109110307A TW 109110307 A TW109110307 A TW 109110307A TW 202103263 A TW202103263 A TW 202103263A
Authority
TW
Taiwan
Prior art keywords
substrate
bonding
donor substrate
area
interface
Prior art date
Application number
TW109110307A
Other languages
English (en)
Other versions
TWI828893B (zh
Inventor
馬希爾 波伊卡特
阿瑙德 卡司特斯
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202103263A publication Critical patent/TW202103263A/zh
Application granted granted Critical
Publication of TWI828893B publication Critical patent/TWI828893B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Element Separation (AREA)

Abstract

本發明係關於一種用於製造一絕緣體上半導體型結構之方法，包含以下步驟： - 提供一供體基材，該供體基材包含定界一待轉移之層的一弱化區； - 提供一受體基材； - 將該供體基材結合至該受體基材，該待轉移之層位於結合界面側，其係藉由在該界面之周邊上之一第一區域處起始一結合波，且朝向在該界面之該周邊上的與該第一區域相對之一第二區域傳播該波，該結合波之傳播速度在中心部分中比在周邊部分中低； - 沿著該弱化區拆開該供體基材，以便將該待轉移之層轉移至該受體基材， 該方法之特徵在於，結合係在受控制之條件中實施，以增大在該結合界面之該周邊部分與該中心部分之間的該結合波之該傳播速度之差。

Description

絕緣體上半導體型基材之製造方法
發明領域
本發明係關於一種用於藉由將一層自被稱作「供體基材」之一第一基材轉移至被稱作「受體基材」之一第二基材來製造一絕緣體上半導體型結構之方法。
發明背景
絕緣體上半導體型結構為多層結構，其包含：一載體基材；配置於該載體基材之上之一電氣絕緣層，其通常為諸如氧化矽層之氧化物層；及配置於該絕緣層之上之一半導體層，在該半導體層中產生結構之操作區。
當半導體為矽時，絕緣體上半導體(SeOI)型結構被稱作「絕緣體上矽」(SOI)型結構。用於製造此類型之結構的一個已知方法為Smart Cut®法，其在於在被稱作「供體基材」之一第一半導體基材中形成一弱化區，以便定界待轉移之一半導體層。該弱化區按實質上對應於待轉移之層之厚度的一預定深度形成於供體基材中。
待轉移之層接下來經轉移至被稱作「受體基材」或「載體基材」之第二半導體基材，其係藉由經由待轉移之層將供體基材結合至受體基材，且接著沿著弱化區拆開供體基材。
可藉由熱退火由供體基材及受體基材形成之結構來拆開供體基材。此類型之拆開通常叫作「熱分裂」，其縮寫地稱作「T分裂」。
分裂波之起始係藉由在弱化區附近的供體基材及受體基材內之各種區之成熟來判定。供體基材及受體基材內之溫度係非均勻的，使得形成被稱作熱區的高溫區及被稱作涼區之較低溫區。此等溫度差異導致熱區與涼區之間的成熟差異，亦即，熱區成熟得比涼區快。
一旦熱區已充分成熟，則起始分裂波。
然而，在供體基材及受體基材之材料內的溫度及成熟之差異在於拆開供體基材後獲得的SeOI基材之經曝露表面上創造粗糙度型樣，且歸因於由已達到成熟之熱區釋放之能量，亦限制對拆開之控制。接著有必要使用平滑化處理，諸如，RTA (迅速熱退火)，以便稍後降低在拆開後的結構之自由表面之高粗糙度，除了增加生產時間之外，高粗糙度亦導致較高生產成本。
熱分裂亦具有若干其他缺點。特別是，當供體基材及/或受體基材包含電子組件時，此等組件在其經受高溫時可受到損壞，此實質上限制了某些SeOI基材之製造。
發明概要
本發明之一個目標為克服以上描述之缺點。
本發明特別是旨在提供一種用於藉由將一層自一供體基材轉移至一受體基材來製造一絕緣體上半導體型基材之方法，其允許降低在拆開該供體基材後獲得的SeOI基材之經暴露表面之粗糙度。
本發明之另一目標為提供允許克服自熱分裂產生之約束的此方法，特別是，提供一種與較大種類之SeOI基材之製造相容的較經濟方法。
為此目的，本發明係關於一種用於製造一絕緣體上半導體型結構之方法，包含以下步驟： - 提供一供體基材，該供體基材包含定界一待轉移之層的一弱化區； - 提供一受體基材； - 將該供體基材結合至該受體基材，該待轉移之層位於結合界面之側，其係藉由在該界面之周邊上之一第一區域處起始一結合波，且朝向在該界面之該周邊上的與該第一區域相對之一第二區域傳播該波，該結合波之傳播速度在中心部分中比在周邊部分中低； - 沿著該弱化區拆開該供體基材，以便將該待轉移之層轉移至該受體基材， 該方法之特徵在於，結合係在受控制之條件中實施，以增大在該結合界面之該周邊部分與該中心部分之間的該結合波之傳播速度之差。
根據其他態樣，提議之方法具有下列各種特徵，該等特徵可單獨地或按其技術可行組合來實施： -   該結合波之該傳播速度差之該增大足夠在該結合界面之該周邊上之該第二區域中形成一氣態夾附物； -   在該氣態夾附物之位點處起始該供體基體之該拆開； -   該等受控制之結合條件包含在結合前將該供體基材及/或該受體基材定位於一支架之一支撐表面上，該支撐表面具有相對於該支撐表面之其餘處升高之一區，意欲形成該結合界面的該供體基材及/或該受體基材之該經暴露表面經至少部分成形以匹配該支架之該支撐表面，以便具有相對於該經暴露表面之其餘處升高之一區； -   該供體基材及/或該受體基材之該經暴露表面之升高之該區相對於該經暴露表面之其餘處升高15 µm至150 µm； -   該等受控制之結合條件包含將一電漿選擇性塗覆至意欲形成該結合界面的該供體基材及/或該受體基材之經暴露表面，塗覆至該經暴露表面之該周邊部分的電漿量大於塗覆至該經暴露表面之該中心部分的電漿量； -   該弱化區係藉由將原子物種植入至該供體基材內來形成。
本發明係關於一種用於製造一絕緣體上半導體型結構之方法，其中被稱作「供體基材」之一第一基材結合至被稱作「受體基材」之一第二基材。該供體基材包含定界待轉移之層的一弱化區。
在結合期間，使該待轉移之層與受體基材之自由表面接觸，使得該待轉移之層之自由表面及該受體基材之自由表面形成結合界面。
可進行熱處理以增大兩個基材之間的結合能量。
接著沿著弱化區拆開供體基材。在弱化區之位點處起始且接著傳播斷裂，按定義，該弱化區為供體基材之較弱區。在供體基材之表面處定界的層因此經轉移至受體基材。可藉由將基材之總成加熱至一給定溫度來自發地觸發斷裂，或其可藉由將機械應力施加至供體基材來觸發。
該層轉移方法可特別是Smart Cut™法，其中藉由在實質上對應於待轉移之層之厚度的由植入參數判定之一深度處將原子物種(特別是，氫及/或氦原子)植入至供體基材內來創造弱化區。熟習此項技術者能夠判定植入參數，特別是，原子物種之本質、該種類之劑量及能量，以便按所要的深度將原子物種植入至供體基材內。
Smart Cut™法係有利的，因為其使在將層轉移後將供體基材重新用於其他後續應用有可能，且使均勻地轉移薄層有可能。
當將供體基材結合至受體基材時，使兩個基材在其周邊處接觸。供體與受體基材之間的接觸區為起始結合波之位點，且構成結合界面之第一周邊區域。
使供體基材與受體基材在一起，使得其自結合界面之第一周邊區域彼此覆蓋。結合波沿著由接觸的供體基材及受體基材之各別自由表面形成之結合界面，相對於垂直於接合之基材之一中央面，自在該界面之周邊上的第一區域移動至與第一區域相對的在該界面之周邊上的第二區域。換言之，若基材為碟形，則第二區域與第一區域直徑相對，且為結合波結束之位點。
本發明之製造方法係基於藉由圖1繪示之以下實驗觀察。如在圖1中繪示，當將供體基材1結合至受體基材2時，結合波3在結合界面10之周邊11處比在該界面之中心部分12處傳播得快。
結合界面之周邊11對應於該界面之位於供體基材之邊緣與受體基材之邊緣之間的部分，其在起始結合波之位點13與結合波結束之位點14之間伸展。結合界面之中心部分12對應於在兩個接合之基材之中心附近的一區域，其在起始結合波之位點13與結合波結束之位點14之間伸展。若Vp表示在結合界面之周邊處的結合波之速度且Vc表示在結合界面之中心處的結合波之速度，則Vp與Vc之間存在一比例關係，其由以下關係定義：Vp = 1,585*Vc (1)。
結合界面之中心部分12與周邊部分11之間的結合波3之速度差主要歸因於以下事實：當使供體基材1與受體基材2在一起時，位於兩個基材之間的大量空氣自界面之周邊部分比自中心部分抽空得快。然而，結合波必須覆蓋之距離在結合界面之周邊部分處比在中心部分處大。
因此，不管結合波3傳播穿過結合界面10之中心12，抑或在周邊11周邊傳播，其實質上花了相同時間到達端位點14。
令人驚喜地，本申請人已觀察到，藉由增大在結合界面之周邊部分11與中心部分12之間的結合波之傳播速度差，有助於供體基材1之稍後拆開，從而導致獲得的半導體結構之自由表面之粗糙度之降低。
較佳地，返回至先前關係(1)，根據以下關係(2)增大結合界面之周邊部分與中心部分之間的結合波之速度差：Vp ＞ 1.585*Vc (2)。
當結合界面之周邊部分11與中心部分12之間的結合波3之傳播速度差增大時，特別是，藉由滿足關係(2)，氣體(特別是，空氣)之夾附物4形成於在結合界面之周邊上的第二區域之位點處。氣態夾附物因此形成於結合界面，在與起始位點13相對的結合波結束之位點14處。
本申請人已憑經驗觀察到，氣態夾附物形成於距結合界面之邊緣2.5 mm與4 mm之間。
此夾附物在習知結合製程中未觀察到。
在圖1中，氣態夾附物4展示為處於受體基材2之周邊上，且與起始基材結合之凹口5直徑相對。此凹口在半導體基材之領域中係熟知的，且用作用於基材之相對定位的參考。結合波之移動由曲線3示意性表示，其中曲線之頂點指向氣態夾附物所位於的端位點14之方向。
當在存在不同於空氣之一或多種氣體(諸如，氮或氬)之情況下進行結合時，此等氣體亦可陷落於氣態夾附物中。
一或多個氣態夾附物4在結合界面10處之存在有助於供體基材之稍後拆開。更具體言之，氣態夾附物使結合界面不穩定。因此，當起始拆開時，特別是藉由熱退火及/或機械應力，氣態夾附物構成較佳斷裂區。在供體基材之周邊上的弱化區之位點處起始斷裂，且其接著沿著弱化區傳播。並行地，斷裂亦在氣態夾附物之位點處起始，且自氣態夾附物朝向弱化區傳播，從而導致使在弱化區處的供體基材之斷裂最佳化之協同效應。
與未根據本發明之方法控制結合波之傳播速度之已知方法相比，在弱化區處之機械應力較低，從而導致在拆開供體基材後獲得的半導體結構之自由表面之粗糙度之改良，亦即，降低。
此粗糙度改良可在被稱作濁度曲線圖之圖2中繪示之粗糙度曲線圖中觀察到，該曲線圖係藉由在於拆開及藉由熱退火之熱平滑化後獲得的兩個半導體結構之表面處之雷射繞射獲得。第一結構a)係藉由進行根據先前技術之一製造方法(被稱作「T分裂」)來獲得，且第二結構b)係藉由進行本發明b)之製造方法(被稱作「D分裂」)來獲得。
在結構a)之表面處量測到之濁度非常不均勻。此在該曲線圖中藉由等於9之濁度的大量且主要存在、在8與9之間及在9與11之間的濁度之相對大量存在以及在7與8之間及在11與12之間的濁度之較少量存在來繪示。
在結構b)之表面處量測到之濁度顯著較均勻。此在該曲線圖中藉由較少量且或多或少同等地分佈於5與7之間的濁度來繪示。
圖3A及圖3B繪示若干氣態夾附物4之位置。圖3A展示氣態夾附物位於結合界面之周邊11上。氣態夾附物由C圈出。特別是，在圖3B中，氣態夾附物4位置靠近結合之基材之邊緣，處於結合界面10。
圖4示意性展示沿著相互垂直且平行於結合界面10之平面之兩個軸線x及y的氣態夾附物4之尺寸Lx及Ly，及其相對於基材之邊緣的距離D。在下表中給出對應值。亦給出夾附物之面積S及濁度。已進行了針對若干氣體夾附物之量測。該表給出此等氣體夾附物之各種特性之最小(min)及最大(max)平均值。 [表1]
  Lx (mm) Ly (mm) S (mm2 ) D (mm) 濁度
最小 0.1894 0.2622 0.1615 2.7463 5.45
最大 1.4112 1.2350 5.1023 4.2570 6.46
表：若干氣體夾附物之特性
現將提出使增大結合界面之周邊部分與中心部分之間的結合波之傳播速度差有可能之兩個實施例。
根據一第一實施例，在結合前，將供體基材1及/或受體基材2定位於支架20或「夾頭」之支撐表面21上。
此支架20係在圖5及圖6中以上方視圖且在圖7及圖8中以側視圖展示。此支架經組配以接納被稱作第一基材之一基材，其可為供體基材1或受體基材2，其一面與支架之支撐表面21接觸。其通常包含塗佈有聚四氟乙烯(PTFE，特別是藉由品牌名TEFLON™而知曉)層23之一金屬主體22。TEFLON™之層經由一結合層24結合至該主體。
藉由使壓住第一基材1之邊緣之部分25 (被稱作「推動器」)居中來保持該基材在支架20上居中。
被稱作間隔物之間隔部分26允許保持兩個基材在結合前相互遠離。間隔物26亦示意性地展示於圖9及圖10中，該等圖繪示在結合後的第一基材1及第二基材2之位置。
參看圖9，在結合前，將第一基材1置放於支架20之支撐表面21上，且將第二基材2安裝於支架上，使得意欲形成結合界面的兩個基材之表面相互面對。兩個基材由間隔物26保持相互隔開。
支架20具備允許使用者定位兩個基材之一凹口銷27，其中其凹口5除了充當用於基材之擋塊之外，亦用作一參考來將其位置與凹口銷27對準。第二擋塊28亦位置緊靠推動器25中之一者。藉由支架之結構，使用者可確保兩個基材正確地定位於該支架上用於結合。
參看圖10，移除間隔物26以便允許將兩個基材結合。結合起始區13位於支架之凹口銷27之位點處。
根據本發明，支架20在使供體基材1及/或受體基材2定位於其支撐表面21上前變形。更具體言之，支架經變形，使得其支撐表面21具有相對於該支撐表面之其餘處升高之一區29。此升高區29位於結合波結束的區14之位點處，該位點與起始結合波之區13直徑相對。
可藉由升高PTFE層來形成升高區29，如在圖11中繪示。結合局部解離，從而導致在PTFE層23與保留於主體22上之黏著劑之間形成空氣空間30。
圖12為自支架之平面性之量測產生的點去，其繪示沿著三個軸線x、y及z的在變形後的支架之支撐表面之構型。注意，歸因於升高區29之存在，沿著z軸，支撐表面21在結合波結束的區14之位點處比在起始區13處延伸得遠。
圖13及圖14亦繪示在結合波結束的區14之位點處的支架之支撐表面21之變形，其在高度(z軸)上延伸高達約160 mm，而對於支撐表面之其餘處，值範圍自0 mm至20 mm。
第一基材，不管是供體抑或受體，接下來置放於支架之因此變形的支撐表面上。第一基材1中之凹口5與支架之凹口銷27對準。意欲形成結合界面的第一基材之經暴露表面接著至少部分成開以匹配支架之支撐表面，以便具有相對於經暴露表面之其餘處升高的一區29。
第一基材之經暴露表面之升高區29位置與支架之支撐表面之升高區成直線垂直。
較佳地，第一基材之經暴露表面之升高區29相對於經暴露表面之其餘處升高約15 µm至150 µm，且有利地，較佳地升高在20 µm與100 µm之間。
保持在支架20中適當位置中之第一基材1接著結合至第二基材2。結合波係在兩個基材中之凹口5之位點處經由該等基材之間的接觸來起始，且當使該等基材在一起時，沿著結合界面10傳播，直至到達第一基材之經暴露表面之升高區29。
支架之支撐表面之非均勻構型導致第一基材之自由表面之非均勻構型的對應形成。在升高區與結合界面之其餘處之間的該自由表面之表面狀態之此改變增大了在結合界面之中心部分與周邊部分之間的結合波之速度差。此導致在結合界面處與第一基材之升高區成直線垂直地形成氣體夾附物。
根據一第二實施例，結合波之傳播速度係藉由將電漿選擇性地塗覆至意欲形成結合界面的供體基材及/或受體基材之經暴露表面來控制。
塗覆至基材之經暴露表面之周邊部分的電漿量大於塗覆至該經暴露表面之中心部分的電漿量。
電漿修改經暴露表面之表面狀態，且局部加速結合波。其非均勻分佈增大了結合界面之中心部分與周邊部分之間的結合波之速度差，從而導致在結合界面處與第一基材之升高區成直線垂直地形成氣體夾附物。
本發明之方法係在比使用高溫熱退火之已知方法(被稱為「T分裂」)低之溫度下進行，其減小了在供體及受體基材中之應力且降低了在拆開後的結構之自由表面之粗糙度。因此，省略或至少限制諸如RTA之稍後平滑化處理變得有可能。
1:供體基材,第一基材 2:受體基材,第二基材 3:結合波,曲線 4:氣態夾附物 5:凹口 10:結合界面 11:周邊,周邊部分 12:中心部分 13:位點,區 14:位點,端位點,區 20:支架 21:支撐表面 22:金屬主體,主體 23:聚四氟乙烯(PTFE)層 24:結合層 25:部分,推動器 26:間隔部分,間隔物 27:凹口銷 28:第二擋塊 29:升高區 30:空氣空間 Lx,Ly:尺寸 D:距離
參考以下附圖，在閱讀了以下藉由說明性且非限制性實例給出之描述後，本發明之其他優勢及特徵將變得顯而易見： [圖1]示意性展示繪示在結合界面處的結合波之傳播之上方視圖； [圖2]為藉由在於拆開及藉由熱退火之熱平滑化後獲得的兩個半導體結構之表面處之雷射繞射獲得之濁度曲線圖； [圖3A]為繪示氣體夾附物之位置的一供體或受體基材之上方視圖； [圖3B]自上方展示四個基材，具有在結合表面處之四個氣態夾附物； [圖4]為繪示氣體夾附物之尺寸的氣體夾附物之近視圖； [圖5]為一支架或「夾頭」之上方相片圖； [圖6]為圖5之支架之圖； [圖7]為圖5之支架之側視圖； [圖8]為在一光學顯微鏡下的圖5之支架之剖面側視圖； [圖9]示意性展示在結合前的其上安裝一供體基材及一受體基材之一支架； [圖10]示意性展示在結合後的其上安裝一供體基材及一受體基材之一支架； [圖11]為在一光學顯微鏡下的圖5之支架之剖面側視圖，繪示其TEFLON™塗層之局部化脫膠； [圖12]為繪示沿著三個軸線x、y及z的在變形後的支架之支撐表面之構型之點雲； [圖13]為沿著軸線x、y及z的支架之平面性之量測之透視表示，其繪示在結合波結束處的區之位點處的支架之支撐表面之變形； [圖14]為僅沿著軸線x及y的圖13之視圖。
1:供體基材
3:結合波，曲線
4:氣態夾附物
5:凹口
10:結合界面
11:周邊，周邊部分
12:中心部分
13:位點，區
14:位點，端位點，區

Claims (7)

  1. 一種用於製造一絕緣體上半導體型結構之方法，包含以下步驟： 提供一供體基材，該供體基材包含定界一待轉移之層的一弱化區； 提供一受體基材； 將該供體基材結合至該受體基材，該待轉移之層位於結合界面之側，其係藉由在該界面之周邊上之一第一區域處起始一結合波，且朝向在該界面之該周邊上的與該第一區域相對之一第二區域傳播該波，該結合波之傳播速度在中心部分中比在周邊部分中低； 沿著該弱化區拆開該供體基材，以便將該待轉移之層轉移至該受體基材， 該方法之特徵在於，結合步驟係在受控制之條件中實施，以增大在該結合界面之該周邊部分與該中心部分之間於該結合波傳播速度上之差。
  2. 如請求項1所述之方法，其中於該結合波傳播速度上之差的增大足夠在該結合界面之該周邊上之該第二區域中形成一氣態夾附物。
  3. 如請求項2所述之方法，其中該供體基體的拆開步驟係在該氣態夾附物之位點處起始。
  4. 如請求項1至3中任一項所述之方法，其中該結合步驟之該等受控制之條件包含在結合前將該供體基材及/或該受體基材定位於一支架之一支撐表面上，該支撐表面具有相對於該支撐表面之其餘處升高之一區，意欲形成該結合界面的該供體基材及/或該受體基材之暴露表面係經至少部分成形，以匹配該支架之該支撐表面，以便具有相對於該暴露表面之其餘處升高之一區。
  5. 如請求項4所述之方法，其中該供體基材及/或該受體基材之該暴露表面之升高之該區相對於該暴露表面之其餘處升高15 µm至150 µm。
  6. 如請求項1至5中任一項所述之方法，其中該結合步驟之該等受控制之條件包含將一電漿選擇性施加至意欲形成該結合界面的該供體基材及/或該受體基材之暴露表面，施加至該暴露表面之該周邊部分的電漿量大於施加至該暴露表面之該中心部分的電漿量。
  7. 如請求項1至6中任一項所述之方法，其中該弱化區係藉由將原子物種植入至該供體基材內來形成。
TW109110307A 2019-03-29 2020-03-26 絕緣體上半導體型基材之製造方法 TWI828893B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903387A FR3094563A1 (fr) 2019-03-29 2019-03-29 Procede de fabrication d’un substrat de type semi-conducteur sur isolant
FR1903387 2019-03-29

Publications (2)

Publication Number Publication Date
TW202103263A true TW202103263A (zh) 2021-01-16
TWI828893B TWI828893B (zh) 2024-01-11

Family

ID=67742638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109110307A TWI828893B (zh) 2019-03-29 2020-03-26 絕緣體上半導體型基材之製造方法

Country Status (9)

Country Link
US (2) US12230533B2 (zh)
EP (1) EP3948941B1 (zh)
JP (1) JP7535058B2 (zh)
KR (1) KR102808912B1 (zh)
CN (1) CN113597668B (zh)
FR (1) FR3094563A1 (zh)
SG (1) SG11202109934RA (zh)
TW (1) TWI828893B (zh)
WO (1) WO2020201003A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3135820B1 (fr) * 2022-05-18 2024-04-26 Commissariat Energie Atomique Procédé de transfert d'une couche depuis un substrat source vers un substrat destination

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839147B1 (fr) 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
US7612895B2 (en) 2007-05-18 2009-11-03 Suss Microtec Inc Apparatus and method for in-situ monitoring of wafer bonding time
JP2011029609A (ja) 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
FR2963157B1 (fr) 2010-07-22 2013-04-26 Soitec Silicon On Insulator Procede et appareil de collage par adhesion moleculaire de deux plaques
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
CN109591424B (zh) * 2013-05-29 2020-08-21 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
US9837291B2 (en) 2014-01-24 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer processing method and apparatus
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
JP6579262B2 (ja) 2016-03-28 2019-09-25 株式会社ニコン 基板貼り合わせ装置および基板貼り合わせ方法
TW201826333A (zh) * 2016-11-16 2018-07-16 日商尼康股份有限公司 保持構件、接合裝置、及接合方法

Also Published As

Publication number Publication date
US20250140603A1 (en) 2025-05-01
CN113597668A (zh) 2021-11-02
FR3094563A1 (fr) 2020-10-02
CN113597668B (zh) 2024-09-13
JP2022526167A (ja) 2022-05-23
US20220139768A1 (en) 2022-05-05
TWI828893B (zh) 2024-01-11
JP7535058B2 (ja) 2024-08-15
KR20210139456A (ko) 2021-11-22
KR102808912B1 (ko) 2025-05-16
US12230533B2 (en) 2025-02-18
EP3948941A1 (fr) 2022-02-09
SG11202109934RA (en) 2021-10-28
WO2020201003A1 (fr) 2020-10-08
EP3948941B1 (fr) 2023-03-22

Similar Documents

Publication Publication Date Title
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
JP4698124B2 (ja) ウェハ材料の劈開方法
US20120077329A1 (en) Direct bonding method with reduction in overlay misalignment
US20250140603A1 (en) Method for manufacturing a semiconductor-on-insulator substrate
JP2005109503A (ja) 接合によって積層構造を形成しているウェハを分離するための方法
CN104662649B (zh) 直接键合工艺
CN101836287B (zh) 分裂基板的方法
WO2019211928A1 (ja) 保持装置の製造方法
CN104412360B (zh) 利用金属/金属结合制造复合结构的方法
TWI762755B (zh) 可分離結構及應用所述結構之分離方法
US20250201625A1 (en) Method for transferring a thin film onto a support substrate
CN111386600B (zh) 通过层转移来制造绝缘体上半导体型结构的方法
TWI811528B (zh) 用於將有用層移轉至支撐底材上之方法
TW202425137A (zh) 減低疊對變形的晶圓接合製程
JP2006013345A (ja) 半導体ウェハの剥離方法、半導体ウェハの剥離装置及び半導体ウェハ吸着ステージ
JP4949021B2 (ja) 改良された安定化アニール方法