TW380285B - Methods for reducing plasma-induced charging damage - Google Patents
Methods for reducing plasma-induced charging damage Download PDFInfo
- Publication number
- TW380285B TW380285B TW086119179A TW86119179A TW380285B TW 380285 B TW380285 B TW 380285B TW 086119179 A TW086119179 A TW 086119179A TW 86119179 A TW86119179 A TW 86119179A TW 380285 B TW380285 B TW 380285B
- Authority
- TW
- Taiwan
- Prior art keywords
- etching
- plasma
- scope
- item
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
- H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Secondary Cells (AREA)
Description
經濟部中央標隼局員工消費合作社印製 A7 __—___B7_ , , 五、發明説明彳) 發明領域: 本發明係關於在一基材上之導電層的蝕刻。更特定% ,本發明係關於保護一半導體基材使其免於在蝕刻一導電 層時受到充電損傷的方法。 發明背景: 在半導體I c製造中,裝置,如電晶體組件,是形成 於一晶圓或一基材上,其基本上是由矽所製成。不同材半斗 之連續的層被沉積於該基材上以形成一疊層。這些層被% 積及被蝕刻以形成所需要的組件。金屬的互連線,其是_ 該疊層的導電層蝕刻出來的,然後被應用用以將各組件$ 接起來形成所需要的電路。 在蝕刻該疊層的不同層時,在前技中應用了高密度電 漿蝕刻處理。眾所習知之與該高密度電漿蝕刻眼關的優點 包括了蝕刻率的提高及蝕刻的方向性。然而,被發現的是 導電層的蝕刻會導致負面的結果。 例如,已經被發現的是一導電層的蝕刻會導致一電漿 充電的問題。電槳充電是當特定層,即該導電層,在蝕刻 期間帶有正離子時,會造成來自於該基材內之電子流向該 帶正電的層而形成的。如所周知的,該電子流會在相反的 方向上感應電流。該電漿感應的電流會流經在該導電層底 下之其它層,因而造成電睛充電損傷。 上述之電漿充電問題在參照第1圖下會更清楚。在第 1圖中,一電漿區10 0,其代表高密度電漿處理室的區 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 29?公釐) {請先閲讀背面之注意事項再填窝本頁) KKJ!~ 10--CLJ1衣------訂------ο--- 經濟部中央標隼局員工消费合作社印製 A7 B7 , 1 五、發明説明笔) 域,在該區域中一電漿被一反應的蝕刻源氣體所衝擊。在 該電漿區1 0 0中,反應離子包括正離子1 0 2及電子 1 0 4。在蝕刻期間,該等反應離子與沉積於一基材 I 0 6上之層相接觸且根據該被接觸層的選擇性而會與某 些接觸的層起反應。在第1圖的例子中,該等層爲光阻層 108,導電層110,及場氧化層112。在開放區 II 4中,某些反應離子甚至會與基材1 0 6的表面接觸 〇 正離子1 0 2典型地順著被設定於該高密度電漿處理 室中之電位場並於一大致垂直的方向上衝擊基材1 0 6 , 及沉積於該基材上的層。因此,正離子係等方向性並無法 穿透介相鄰的光阻柱,例如,在光阻層1 0 8中之柱 116,118及120,間之該等窄溝122及124 用以施加一大致上正的極性至底下的導電層1 1〇。 在另一方面,電子1 0 4則傾向於等方向性,即,它 們並不順著被設定於該高密度電漿處理室中之電位場。因 此,一較大百分比之電子1 0 4傾向於狀擊該等光阻柱 116,118及120,藉此對該光阻層108施加一 大致上負的電荷。 在高密度電漿蝕刻處理期間之蝕刻率對於開放區 1 1 4與窄溝區,即位在柱1 1 6與1 1 8之間的區域 122及位在柱1 18與120之間的窄溝區124 ’而 言是不同的。因爲導電層在該開放區1 1 4之蝕刻率較快 ’所以其將於其從窄溝區1 2 2及1 2 4處被移除之前即 ____________---- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) ---,--一I^--1 裝------訂----^---^ (請先閲讀背面之注意事項再填寫本頁). 經濟部中央標準局員工消費合作社印製 A7 B7 '_ 五、發明説明$ ) 從開放區1 1 4處被移除。一但導電層被移除,該半導體 基材1 0 6可直接曝露於該電漿下。 因爲該導電層被帶以正電,所以來自於基材1 0 6會 爲其所吸引。朝向該被帶以正電的導電層,即,朝向區域 1 2 6,的電子流會在相反的方向上,從導電層1 1 0經 過區域126至基材106,感應電流128。該電流 1 2 8路徑於來自於電漿區1 0 0的電子經由開口區 1 1 4流入基材1 〇 6時被完成。如果電流1 2 8夠高的 話,則在其路徑上的電子元件會受損或電子特性會受到改 變0 舉例而言,在一MO S (金氧半導體)電晶體的例子 中,區域1 2 6代表一閘極氧化區。此閘極氧化區1 2 6 可以是相當的薄,例如,約1 5 0埃或更薄,且極易於一 很小的電漿感應電流的存在下受損或損壞。或者,通過該 閘極氧化區I 2 6之該電漿感應電流會造成電荷受困於該 閘極氧化區1 2 6的底下。受困電荷的存在可能會改變將 該作好的電晶體啓動所需的電流量。在某些情形中,此一 改變甚至會造成該作好的電晶體無法使用。 基於前述,因而需要能促進在一高密度電漿處理室中 之導電層蝕刻之改良的方法與裝置。該改良的方法及裝置 最好是蝕刻穿透該導電層之經選取的部分,以將電漿感應 電流的損害降至最低。 發明目的及槪述: --------^0-- 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) —^m ftn^— t^n i r-i (請先閱讀背面之注意事項再填寫本頁)
,1T
•ID 經濟部中央標準局員工消費合作杜印製 A7 B7 ' 1 五、發明説明4 ) 在一實施例中,本發明係關於一種在一高密度電漿室 中用來保護一半導體基材免於在蝕刻穿透在該基材上之一 導電層的一經選取的部分時受到通過該基材之電漿感應電 流所造成之充電損害的方法。該方法包括使用該高密度電 漿室之一電漿產生源的一第一電力設定來實施至少部分地 穿透該導電層之經選取的部分之一大量蝕刻(bulk etch ) 。該方法更包括使用該電漿產生源的一第二電力設定來實 施一淸洗蝕刻穿透該導電層之該經選取的部分。。根據此 實施例,該第二電力設定被最小量化用以將充電損害降至 最低。 在另一實施例中,本發明係關於一種用來保護一半導 體基材使其免於在蝕刻穿透在該基材上之一導.電層的一經 選取的部分時因通過該基材之電漿感應電流而受到充電損 害的方法。該方法包括在一第一電漿室中使用該第一電漿 室之一第一電漿產生源的一第一電力設定來實施至少部分 地穿透該導電層之經選取的部分之一大量蝕刻(bulk etch )。該方法更包括在一第二電漿室中使用該第二電漿室之 一第二電漿產生源的一第二電力設定來實施一淸洗蝕刻。 該第二電力設定最好是低於第一電力設定用以降低充電損 傷。 在另一實施例中,本發明關於在一包含了一用來散佈 蝕刻化學物質之主要電漿產生源之高密度電漿室中用來保 護一半導體基材於蝕刻穿透在該基材之上的一導電層的一 經選取的部分時免於因電漿感應電流通過該基材所造成的 —---7- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公t ) . ^f--衣 訂 ,;w, (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印製 A7 B7 五、發明説明专) 損傷的方法。該方法包括以在該主要電漿產生源與該基材 之間的一第一間隙距離來實施至少部分地穿透該導電層之 經選取的部分之一大量蝕刻(bulk etch )。以此方式,導 電層之該經選取的部分於淸洗蝕刻期間是以比在大量蝕刻 期間所用之電漿密度還低之電漿來將其蝕刻穿透。 本發明之這些及其它的優點在閱讀下面的詳細說明及 參照附圖中的圖式後將更爲明顯。 圖式簡單說明: 爲了要便於討論充電損傷的問題, 第1圖展示在一高密度電漿處理室中被蝕刻的一層疊 ,其包括了形成於其內之電漿感應電流。 第2圖展示在開始蝕刻(大量蝕刻及淸洗蝕刻)之前 的一叢疊。 第3圖展示在一實施例中,該相同的層疊在大量蝕刻 步驟完成之後的情形。 第4圖展示在一實施例中,該相同的層疊在大量蝕刻 步驟完成之後的情形。 第5圖展示一點化的電漿反應示的圖形,以便於討論 本發明蝕刻技術。 第6圖展示依據本發明的一個態樣,在該發明性的導 電層蝕刻程序所涉及的步驟。 主要元件對照表 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) & (請先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明会 10 0 10 2 10 4 10 6 10 8 110 112 114 經濟部中央標準局員工消費合作社印製 12 2 12 6 12 8 2 0 0 2 0 1 2 0 2 2 0 4 2 0 6 2 0 8 2 10 18 2 4 2 14 16 0 0 0 2 電漿區 正離子 電子 基材 光阻層 導電層 場氧化層 開放區 2 0 柱 窄溝槽 區域 電流 半導體基材 導電層 障蔽層 金屬層 反反射層 經構圖的光阻層 窄溝槽 開放區 場氧化物 閘極氧化物 電漿反應器 淋浴頭 -9- (請先閲讀背面之注意事項再填寫本頁) -Cr 裝. -5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印聚 A7 B7 五、發明说明f ) 5 0 4 R F感應電漿 反應室 5 0 6 基材 5 0 8 夾盤 5 1 0 無線電波產生 器 5 1 2 埠 5 1 4 第二電極 5 1 6 無線電波產生 器 6 2 0 間隙 5 1 8 間隙 6 0 0 蝕刻處理 6 0 2 預蝕刻步驟 6 0 4 大量蝕刻步驟 6 0 6 淸洗蝕刻步驟 6 0 8 額外處理步驟 發明詳細說明= 一種用來保護一半導體基材使其免於在蝕刻穿透在該 基材上之一導電層的一經選取的部分時因通過該基材之電 漿感應電流而受到充電損害的發明被描述。.在下面的說明 中’許多特定的細節被陳述以提供對本發明的一透澈的瞭 解。然而’很明顯的是,對巧熟悉此技藝者而言,本發明 可在沒有某些特定的細節下來實施。在其它的情形中,習 知的程序沒有被行細的加以說明以免不必要地遮掩了本發 明。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) ---.--Γ ^^',.裝------訂-------i J (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明$ ) 依據本發明的一個態樣,前述之電漿感應電流充電問 題可藉由一包括了 一大量餓刻及一淸洗独刻在內之鈾刻程 序來蝕刻澱積於該基材上的層,如導電層,來加以降低。 該蝕刻技術可於任何習知的高密度電漿處理設備,包括那 些主要是使用感應電漿源如耦合變壓器的線圈(T C P ™ ) 者,中實施。應瞭解的是,本發明可於前述的任何一反應 器及其它任何適當的電漿處理反應器中實施。應瞭解的是 ,不論供給電漿之能源是經由耦合電容的平形電極板,經 由E C R圍微波電漿源,或經由耦合電感的R F源如螺旋 共振器,及耦合變壓器的電漿來供應,前述都是真的。 E C R及T C P ™處理系統可從市場上取得。例如, T C P ™ 系 _統可由加州的 Lam Research Corporation of Fremont公司獲得。 . 爲了要更詳紐的說明,在一典型的電漿蝕刻室中,該 基材以電漿來蝕刻。該蝕刻室包括一入口孔,處理的蝕刻 源氣體係經由該孔而被供應至該蝕刻室內部。一適當的能 量源被供應至一與該蝕刻室關連之電漿產生源,如該 T C P ™線圈或該E C R微波管,用以從該等蝕刻源氣體感 應一電漿。如所習知的,該能量本身可電感地或電容地被 耦合用以維持該電漿。與該主要電漿產生電力無關之一底 部偏壓電力亦可被供應用以提供獨立的偏壓控制。然後從 該飩刻源氣體形成種類(species)用以與該層疊反應並將 在該基材層疊的電漿接觸區的層疊蝕刻去除。然後副產物 經由一排出孔被排出。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
二.-1JU (請先閲讀背面之注意事項再填寫本頁) --------------%!.'裝------訂----- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明纟) ' 依據本發明的一個態樣’其具有一使用一高密度電漿 的大量蝕刻步驟及一使用較低密度電漿之淸洗蝕刻步驟。 該大量蝕刻使用一供給該高密度電漿之主要電漿產生源的 第一電力設定用以至少部分地蝕刻穿透該導電層之經選取 的部分。該淸洗蝕刻使用一供給該主要電漿產生源之第二 電力設定,其實質上被最小量化以降低充電損傷,用以大 致上飩刻穿透該導電層之該經選取的部分。 該大量蝕刻步驟施加一相當高的電力至該主要電漿產 生源用以感應高密度電漿。高電力的使用顯著地提高了離 子的能量且與傳統的蝕刻比起來提供了一非常高的蝕刻率 。此高的蝕刻率有助於讓該系統保持一高的產出。如果該 高密度電漿蝕刻被允許實質上蝕刻穿透該導電層的話,就 如在前技高密度蝕刻技術般,則該電漿感應電流會對在該 導電層底下的某些層造成損傷。 依據本發明的另一態樣,該高密度電漿蝕刻步驟是在 該導電層大致上被蝕刻穿透之前被終止。一淸潔蝕刻是在 該大量蝕刻之後的某個點實施的。該淸潔蝕刻是要將在魏 受該光阻保護的區域中之該導電層的殘留物去除並完成該 蝕刻步驟並將電漿感應電流所造成的充電損傷降至最低。 通常,該淸潔蝕刻與該大量蝕刻比起來爲一短的蝕刻步驟 。因此,高密度蝕刻之較·快的蝕刻率可被應用於大部分的 蝕刻上且較慢之低密度電漿蝕刻之較短的持續時間並不會 影響到該系統的產出。 爲了進一步說明,本發明之包含了大量蝕刻及淸潔蝕 ______:12 -_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) ---:---_--^./-裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明彳0 ) 刻之蝕刻程序現將參照第2 ’ 3及4圖來說明。第2圖展 現除在蝕刻程序(大量蝕刻及淸潔餓刻)實施之前的一層 疊。第3圖展示出在該大量蝕刻完成之後之該層疊的情形 。第4圖展現出在該淸潔蝕刻完成之後之該層疊的情形。 參照第2圖,該樣本層疊包括—半導體基材2 0 0, 一障蔽層2 0 2,一導電層2 0 1 (在此例子中包括一障 蔽層2 0 2,一金屬化層2 0 4,及一反反射塗層2 0 6 ),及一經構圖的光阻層及/或具有窄溝槽2 1 0與開放 區2 1 2之硬光罩。在該板導體基材2 0 0與該障蔽層 2 0 2之間爲場氧化區2 1 4及一閘氧化區2 1 6。該飩 刻程序將該導電層2 0 1的導電材料從該窄溝槽2 1 0及 該開放區2 1 2中移除用以形成一所需要的圖案。如上所 述,應被瞭解的是,未被提及的其它額外的層可存在該導 電層之上,底下或其與該層疊的層之間。再者,並不是所 有被提到的層都必需有且某些或所有的層皆可由其它不同 的層來取代。 在一實施例中,該大量蝕刻之鈾刻源氣體包括了兩個 成份,氯氣(Cl2)及三氯化硼(BC13),以一第— c 1 2 : B C 1 3流率加以混合。如於此技藝中所習知的, 氯氣(C 1 2 )爲一通常被用來蝕刻金屬層,如鋁,之主動 的蝕刻氣體。典型地,三氯化硼(B C 1 3 )被加入氯氣中 作爲一被動劑用以於該蝕刻處理中降低該光阻層的銹蝕。 該B C 1 3亦有助於在蝕刻過程中防止該層疊之側壁的下切 發生。然而,添加B C 1 3於該蝕刻源氣體中可能會有數種 -____- Λ3 - _ 本纸張尺度適用中國國家標率(CNS ) Α4規格(21〇Χ:297公釐) (請先閲讀背面之注意事項再填窝本頁)
---------1---^--裝------訂 I 广 i-----^--------- 經濟部中央標隼局員工消費合作社印製 ΑΊ B7 五、發明説明彳1 ) 缺點。這些缺點包括了降低蝕刻率’其會將鈾刻處理速度. 降低。一般相信,B C 1 3亦會選擇性地降低對光阻之蝕刻 率及蝕刻率的均勻性。再者’ B c 1 3會提高與該蝕刻處理 有關之微負載(microloading)及外形微負載( profile microloading )的問題。因此,只在蝕刻源氣體中只使用適 量的B C 1 3來防止該光阻之過度的銹蝕並防止該層疊之側 壁的下切(undercutting )是所想要的。 雖然典型地C 1 2及B C 1 3爲被用來蝕刻鋁之金屬層 的飩刻源氣體,但它們並非是唯一適合此目的的氣體。不 同蝕刻源氣體亦可被用來鈾刻鋁或其它不同金屬層。雖然 鋁典型地被用作爲該金屬層,但多晶矽及鎢亦可被使用。 如果是使用鋁的話,則鈦氮化物(T i N )亦可被用來形 成該反反射塗料(ARC)層及該障蔽層(在第2圖中分 別顯示爲2 0 6及2 0 2)。該包含了該導電層之三層的. 三明治在一實施例中可甩相同的C 1, 2 / B C 1 3化學物來 蝕刻。應被瞭解的是,在本案所揭示的發明性蝕刻技術中 其與所使用之化學物並無關連。在某些情形中,氟基的蝕 刻源氣體可被用來取代氯基的蝕刻源氣體。例如,如在前 技中所習知的,氟基的蝕刻源氣體,如S F 6,被認爲是最 適合用來飩刻一包含了鈦的導電層。進一步的例子爲,例 如在某些情形中,Η B r或S F 6可被用來飩刻一多晶矽導 電閘極層。 .第3圖顯示在大量蝕刻完成後之第2圖之層疊。如所 示,該大量蝕刻步驟之高密度電漿已蝕刻穿透該反反射塗 本紙張尺度適用中國國家標準(CNS ) A4規袼(2丨OX 297公釐) (請先閲讀_背面之注意事項再填寫本頁) -¾、裝-
、1T 經濟部中央標準局員工消費合作社印製 Μ Β7____ 五、發明説明彳2 ) 料層2 0 6,該金屬層2 0 4及該障蔽層2 0 2的一部分 。例如,該反反射塗料層2 0 6,該金屬層2 0 4及該障 蔽層2 0 2的部分已從該該等窄溝槽區2 1 0及該開放區 2 1 2處被去除。該大量蝕刻步驟是在該金屬層2 0 4被 完全蝕刻穿透,而在第2圖所示之包含了該導電層的三層 三明治被完全蝕刻穿透之前被終止。該障蔽層2 0 2的蝕 刻並沒有在該高密度電漿的大量蝕刻步驟中完成用以保護 該閘極氧化物2 1 6。如果該障蔽層2 0 2用該大量蝕刻 來蝕刻穿透的話,則由該高密度電漿所感應的電流會,如 在第1圖中所討論的,傷及或損害到該閘極氧化物2 1 6 0 該高密度電漿蝕刻的終止時機對於保護在該導電層底 下的層,如閘極氧化物2 1 6,而言是很重要的。在一.實 施例中,該大量蝕刻步驟的持續時間可以是預先.設定的, 例如,透過經驗設定。如果前述的三層三明治被使用的話 ,則該大量蝕刻步驟的深度可藉由偵測在該2 6 1 n m光 學發射的減少情形來監視。該高密度蝕刻可立即被終止用 以避免以高密度電漿蝕刻底下的障蔽層。在一實施例中該 高密度蝕刻可於該鋁層蝕刻已被蝕刻穿透用以部分地蝕刻 該障蔽層之後被持續6至1 0秒。應瞭解的是,在開放區 2 1 2的材料移除率會比在窄溝槽區2 1 0的移除速率來 得快。因此剩下來的障蔽層2 0 2在開放區2 1 2的厚度 要比在窄溝槽區2 1 0處的,厚度來得薄。爲了要防止半導 體基材曝露於該高密度電漿下而造成感應電流,該大量蝕 _____------- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) •裝· 訂 Μ Β7 五、發明説明彳3 ) 刻應於該障蔽層從該開放區2 1 2處被蝕刻掉之前被終止 〇 第4圖展示出第3圖中之層疊於淸洗蝕刻後之情形。 於淸洗蝕刻期間,施加於該電漿產生源,例如,T C Μ ™線 圈’的電力被降低或關閉,藉以將該主要電漿密度降至即 使該半導體基材曝露於該電漿下亦不會造成充電損傷的程 度。該淸洗蝕刻的蝕刻源氣體於一實施例中包含C 1 2及 BC 1 3,與在大量蝕刻中之C 12 : BC 13流率相同的 流率下加以混合或於不同於在大量蝕刻中之C 1 2 : B C 1 3流率的流率下加以混合。再一次地,其它的蝕刻源 氣體混合物亦可被使用。 所剩之該障蔽層2 0 2是以低密度電漿來去除,藉此 完成鈾刻穿透該導電層2 0 1的蝕刻步驟。爲了要彌補此 鈾刻率的降低,其它不同的蝕刻率參數可被加以改變以改 善該淸洗蝕刻步驟的蝕刻率。這些蝕刻率改善的參數包括 :提高蝕刻源氣體流率,提高在該處理氣體室中之壓力及 提高偏壓電力。雖然提高蝕刻源氣體流率,提高在該處理 氣體室中之壓力及提高偏壓電力改善了產出率,但這些改 變對於保護在該導電層地下的層’儒如閘極氧化層2 1 6 ,免於充電損傷爲非必要的。 適於使用此發明性的大量蝕刻/淸洗蝕刻方法之特定 的處理參數及條件需視該反應器的種類及形狀’導電層的 ,組成,導電層的厚度,所使用的蝕刻氣體,基材的大小等 而定。對於一特定的例子而言’表1及2分別摘要出該大 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公潑) (請先閲讀背面之注意事項再填寫本頁)
------^--^裝------訂 I 經濟部中央標準局員工消费合作社印製 經濟部中央標隼局員工消費合作社印製 A7 B7 ' , 五、發明説明彳4 ) 量蝕刻及淸洗鈾刻之大約的處理參數範圍。在表1及2中 ,該導電層餓刻是在由加州的Lam Research Corporation of Fremont公司所生產型號爲9 6 0 0的T C P ™的高密度電 漿反應器中實施的。被蝕刻的基材爲一 8英吋的晶圓其具 有一約3 0 0 0 _ 1 0 0 0 〇埃厚的導電鋁層澱積於其上 。此導電鋁是由一約0.8-1.5微米厚的光阻層所遮 罩。下列範圍之所有的變化並沒有全部加以測試。然而, 實驗顯示這些範圍可以是很有用的,端視所使用之特定的 反應器及將被鈾刻之特定的基材而定.。 適當範圍 較佳範圍 最佳範圍 TCPTM電力 250-1,000 W 400-700 W 500 W 壓力 2-90 mT 6-20 mT 15 mT 偏壓電力 50-500 W 100-300 W 170 W C12流率 0-200 seem 10-150 seem 36 seem BCh流率 0-200 seem 10-150 seem 18 seem N2流率 0-50 seem 0-25 seem 8 seem 表1 -大量蝕刻參數 如在表1中所示,施加於大量蝕刻步驟所用之T C P ™ 線圈上的電力是從約2 5 0 W至1 〇 0 0 W,更佳地是從 約4 0 0 W至約7 0 0 W及更加佳地約爲5 0 〇 w。應瞭 解的是,這些示範例的電力範圍係適用於該特定的T C P™ 反應器上,其它的電力範圍亦可被應用以適合於實施該大 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X 297公釐) (請先閲讀背面之注意事項再填寫本頁) ...裝丨 47- 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明彳5 ) 量蝕刻步驟之其它的反應器系統以便產生適當的高密度電 漿。例如,較高的電力範圍,如1 5 0 0 - 3 0 0 0 W, 可被應於某些螺旋或E C R系統上。 該大量蝕刻之反應器室壓力從約2 m T至約9 0 m T ’更佳地是從約6 m T至約2 0 m T及更佳地是約爲1 5 m T。如在表1中所示的,在該大量蝕刻步驟期間施加於 該反應器室中之夾盤(chuck )上之偏壓電力是從5〇 W至 5 0 0 W更佳地爲從1 〇 0W至3 0 0W及更佳地爲 1 7 0 W。 該大量蝕刻之蝕刻氣體混合物的C 1 2成份是從約0 s c cm (標準立方公分每分鐘)至約2 0 0 s c cm, 更佳地是從約1 0 s c c m至約1 5 0 s c c m及特佳地 爲3 6 s c cm。以此例子而言,該大量蝕刻的蝕刻氣體 混合物中B C 1 3成份是從約〇 s c c m至約2 0 〇 s c c m更佳地是從約1 〇 s c c m至約1 5 ◦ s c c m 及特佳地爲1 8 s c c m。該大量飩刻的蝕刻氣體混合物 中N 2成份是從約〇 s c c m至約5 0 .s c c m更佳地疋f此 約0 s c cm至約2 5.s c cm及特佳地爲8 s c cm ° 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X.297公釐) ---1 — — ^- -、·裝------訂------λ (請先閲讀背面之注意事項再填寫本頁) 五、發明説明〇6 A7 B7 適當範圍 較佳範圍 最佳範圍 .一TCP〜電力 0-300 W 0-150 W 0 W 壓力 2-90 mT 6-50 mT 35 mT 偏壓電力 50-500 W 100-400 W 350 W C 1 2流率 0-200 seem 10-150 seem 100 seem %13流率 0-200 seem 10-150 seem 6 7 seem N2流率 0-50 seem 0-25 seem 0 seem 表2 -淸洗蝕刻參數 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 如在表2 線圈上的電力 至約1 5 0 W 壓力從約2 m 5 0 m T及特 在該淸洗蝕刻 )上之偏壓電 W 至 4 0 0 W 該淸洗鈾 s c c m (標 更佳地是從約 爲 1 0 0 s c 體混合物中B s c c m更佳 中所示,施加於淸洗蝕刻步、驟所用之T C P ™ 是從約0 W至3 0 0 w ’更佳地是從約0 W 及特佳地約爲0 W。該淸洗蝕刻之反應器室 T至約9 0 m T,更佳地是從約6 m T至約 佳地是約爲3 5 m T。如在表2中所示的’ 步驟期間施加於該反應器室中之夾盤(chuck 力是從5 〇W至5 0 更佳地爲從1 〇 〇 及特佳地爲350W。 刻之蝕刻氣體混合物的c 1 2成份是從約0 準立方公分每分鐘)至約2 〇 〇 s c cm, 1〇 s c cm至約150 s c cm及特佳地 c m。以此例子而言’該淸洗鈾刻的蝕刻氣 C 1 3成份是從約〇 s c c m至約2 0 0 地是從約1 〇 s c cm至約1 50 s c cm
Λ Q .-—I- - - I I - ------ ί-^--- ----- - - I I -...........I - « - —^1/^ ..... .1 - I - --- I I I I I -- 本纸張尺度適用中國國家標準(CNS ) Α4規格(2丨0Χ297公f ) 經濟部中央標隼局員工消費合作社印製 kl B7 五、發明説明彳7 ) 及特佳地爲6 7 s c c m。該淸洗蝕刻的蝕刻氣體混合物 中N 2成份是從約〇 s c c m至約5 0 s c c m更佳地是從 約0 s c cm至約2 5 s c cm及特佳地爲〇s c cm。 雖然在淸洗蝕刻步驟中之電漿密度可藉由降低施加於 主要電漿產生源,如該T C P ™線圈(不論是平面或非平面 的)的電力來加以降低,但對於在蝕刻該導電層時能保護 -半導體基材免於充電損傷之平行板及/或E C R微波, 其它電漿密度降低的技術都可被使用。包含了大量蝕刻及 淸洗飽刻之此發明性的蝕刻程序的一不同的實施例現將被 討論。在此實施例中,該大量蝕刻與該淸洗蝕刻間之電漿 密度是透過機械式機構來改變。 第5圖展示一電漿反應器5 0 0之簡化圖以便於該實 施例的討論。通常_ ’該反應器5 0 0包括一淋浴頭5 0 2 其較佳地包括多個孔用來釋出氣體的源材料,如蝕刻源氣 體’進入一 R F -感應電漿室5 0 4。該氣體的源材料亦 可藉由其它的機構,如從內建於該容室的側壁中之孔或位 在該容室中之氣體環’被釋出。一基材5 0 6被導入該容 室5 0 4中並被置於該夾盤5 0 8上,其將該基材固定於 位置上。夾盤5 0 8可於該發明性的處理期間機械式地或 電氣地將該基材固定於位置上。該夾便5 0 8亦如一電極 般作用且最好是被一無線電頻率(RF )產生器5 1 0施 加偏壓。氨冷卻氣體可於加壓下被導經介於夾盤5 0 8與 該基材5 0 6之間的孔5 1 2用以如一傳熱媒介般地作用 ,用以於處理期間精確地控制該基材的溫度以確保蝕刻的 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 2α (請先閲讀背面之注意事項再填窝本頁) 裝 訂 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明彳8 ) 均句度。 一代表該主要的電漿產生源之第二電傑係置於該容室 5 〇 4之上且爲一線圈的形式。然而,該找要的電漿產生 源可用其它傳統的方式來實施,這包括了使用前述之平行 板及微波源。線圏電極5 1 4是透過一配合網路(傳統的 且未示於第5圖中)由一RF產生器5 1 6來充電。RF 產生器5 1 0及5 1 6經由夾盤5 0 8及電極5 1 4被用 來衝及在該容室5 0 4內之該蝕刻源氣體中之一電漿以蝕 刻該基材5 0 6。 介於該基材5 0 6與該主要電漿產生源,電極5 1 4 ’之間的間隙5 1 8可被改變用以機械式地控制蝕刻處理 期間之該電漿的密度。在某些系統中,電極5 1 4及淋浴 頭5 0 2之間可被允許,但並非一定要,一起移動。該相 對的電漿密度可藉由加大間隙6 2 0,將所有其它的控制 參數保持相同或改變該等參數用以如參照第4圖所述的將 該蝕刻率最佳化,來將其降低。爲了要在該淸洗步驟期間 降低該電漿密度,間隙6 2 0可由在高電漿密度的大量蝕 刻步驟期間之間隙大小被加大。 參照第5圖.,該電漿密度控制之機械式方法可被應用 於此大量/淸洗蝕刻發明中。一大量蝕刻步驟是在一基材 上用相當高密度的電漿於該基材上實施。在該蝕刻期間’ 該高密度電漿蝕刻穿透該反反射塗層,該金屬層及在所選 定區域中之該障蔽層的一部分。用於該高密度電漿之大量 蝕刻的參數設定包括:施加於該T C P ™線圈的電力’容室 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ 297公釐) . 一 " _η/ 1 - ^^^1 ί - I -- - 『、.nn ^^1 (請先閱讀背面之注意事項再填寫本頁) -*° 1 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明彳9 ) 壓力’偏壓電力’ c 1 2流率’ B C 1 3流率’ N 2流率及 介於淋浴頭5 0 2與該基材5 0 6間之間隙5 1 8。蝕刻 的深度可由監視在2 61 nm光學發射中之減少來決定’ 其可顯示該鋁層被蝕刻穿透。該障蔽層於該大量蝕刻期間 沒有被蝕刻穿透用以避免受到該高密度電漿之感應電流所 造成的充電損傷。 再次參照第5圖,在該大量蝕刻之後,繼續通過一淸 洗步驟用以去除剩下的導電層,藉以曝露出在該被蝕刻的 區域中之該半導體基材及場氧化物。在該淸洗步驟期間’ 在該容室中之該電槳的密度藉由加大介於該基材5 0 6與 該主要電漿產生源,電極5 1 4,之間的間隙5 1 8而被 降低。包括施加於該τ C P ™線圈的電力,容室壓力,偏壓 電力,C 1 2流率,B C 1 3流率,N 2流率在內之其它的 參照並不一定要被改變來將該電漿密度降低至一不會感應 足以對該半導體基材造成充電損傷之電流的程度。然而, 某些參數可被改變以達到其它的目的,如提高系統的產出 率。以較大的間隙5 1 8,具有低電漿密度之淸洗蝕刻可 被促進。 雖然前述的實施例已展示出在一單一機器中之大量及 淸蝕刻,然在本發明的另一實施例中,該大量蝕刻可於一 蝕刻室中進行而該jf洗鈾刻可於一不同的蝕刻室內實施。 使用不同的機器來實施不同的蝕刻步驟的優點在於有些電 娥.反應器較適於高密度電漿蝕刻,而其它電漿反應器設計 較適於低密度電漿蝕刻。特別是,在淸洗蝕刻期間的蝕刻 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) .裝------訂------©-----^— 22 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) A7 B7 五、發明説明έο ) 均勻度可藉由使用一特別設計給低密度電漿餓刻用之機器 ’如反應離子蝕刻(R I E )機器來加以改善。雖然高密 度電漿蝕刻'機能夠實施低密度電漿蝕刻,但針對大量蝕刻 及淸洗蝕刻步驟使用不同的機器能夠產生較佳的產品。 依據本發明的一個態樣’第6圖顯示該等步驟涉及一 發明性的飽刻程序6 0 0。在步驟6 0 2中,一基材於一 傳統的預蝕刻步驟中被製備以供蝕刻。該預蝕刻步驟包括 ’例如’將該基材夾持於該夾盤上,將該電發處理室中之 壓力穩定’及將氦氣冷卻氣體導至該基材備側用以促進基 材與該夾盤間的熱傳導。 在步驟6 0 4中,該層疊使用該大量蝕刻處理參數來 進行餓刻。如前所述的,大量蝕刻參數是設計來達到一高 電漿密度蝕刻穿透該導電層的目的。在一實施例中,如果 電漿的密度大於1 0 — 1 Q c m — 3的話則可被視爲高密度。 在大量鈾刻步驟6 0 4之後,一淸洗蝕刻步驟6 0 6 被實施。在淸洗蝕刻步驟6 0 6中,該層疊使用淸洗蝕刻 參數來進行蝕刻。該淸洗蝕刻參數是設計爲用一比大量蝕 刻之地漿密度來得低之電漿密度來對該層疊進行蝕刻。在 一實施例中,如果電漿的密度低於1 0 1 15 c m — 3的話則 可被視爲低密度。如前所討論的,在一實施例中,該電漿 密度可藉由降低供應至該主要電漿產生源,例如T C P ™線 圈,平行板及/或E C R微波,的電力來加以降低。該淸 洗蝕刻步驟是用作爲一淸除蝕刻用以完成該導電層的蝕刻 並保護該半導體基材免於會造成充電損傷之高密度電漿。 --
He—— ·1 1 Βι^ϋ ^ϋϋ n«l— am im ^^^^1 , V'' -e (請先閎讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消费合作社印製
I I _ B7 _ 五、發明説明幻) 額外的處理步驟6 Ο 8可包括其它的澱積及/或蝕刻 步驟用以完成所需要之裝置的製造。此外,額外的處理步 驟6 0 6可包括一冷卻步驟緊接著一解除夾持,及一移除 步驟其中該基材從該電漿處理室中被取出。此外,額外的 處理步驟6 0 8可包括使用該基材來製造一或多個積體電 路,藉由將該晶圓切割成晶粒(die )並使用傳統的積體電 路技術處理該等晶粒。或者,該基材可被處理成爲多種裝 置,如一液晶顯示面板或半導體I C裝置。這些裝置燃後 可被裝入一電子產品,如包括電腦在內之任何習知商用, 工業用或消費性產品中。 雖然本發明已用數個較佳實施例來加以說明,但仍有 許多變化,變換,及等效物是落於本發明的範圍中。例如 ,雖然導電層可包括多層,但其亦可爲一單一層,如一單 一的鋁層。此外,應被瞭解的是,本發明技術不只可應用 於金屬或互連層的蝕刻,而且還可應用於閘極蝕刻其中一 導電的閘極材料其包含任何適當的導電材料,如導電的多 晶矽,被蝕刻。當然,對於被蝕刻的材料而言,將該蝕刻 源氣體及/或蝕刻參數最佳化是習於此技藝者所能作到的 〇 此外,雖然特定實施例參照著一金氧半導體(Μ 0 S )裝置來討論以助於瞭解,但應被瞭解的是此用來降低電 漿感應充電損傷之發明性技術亦可應用於其它種類之裝置 的製造,其中在該層被蝕刻期間於該層底下之諸層的充電 損傷被減至最小。例如,此發明性的技術可被應用於從一 ______--24-_ 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) (請先閲讀背面之注意事項再填寫本頁) - » -------------^--^裝— 訂 •n n d^. In HI ml I n ml ^^^1 I . A7 B7 五、發明説明) 基材製造出一平板顯示器的裝置蝕刻期間。在一進一步的 實施例中’此發明性的技術一中間層,如一靜態隨機存取 記憶體(S R A Μ )裝置的第一中間層,的蝕刻期間使用 。一般相信此發明性技術對在電阻性飩刻(resistive etch )(即’一 S R A Μ裝置的多晶矽電阻層的蝕刻)期間或 電晶體閘極蝕刻(即,該導電層,如一包含該閘極之導電 多晶矽層,的蝕刻)亦是很有幫助的。同樣應被瞭解的是 ,有許多替代的方式來實施本發明之方法。隨附之申請專 利範圍是要將所有落於本發明之真正的精神與範鼠內之可 能的變化,變換,及等效物包含在內。 -------;--裝-- (請先閲讀背面之注意事項再填寫本頁) -=°
經濟部中央標準局員工消費合作社印製 ^^^適用中國國家標準(〇奶)八4規格(210/ 297公釐)
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 , D8 -—----------- 六、申請專利範圍 1 · 一種在一高密度電漿室中用於保護一半導體基材 於蝕刻在該基材上之一導電層的一選定的部分時免於因流 過p基材之電漿感應電流而受到充電損傷的方法,該方ί去 包括: 使用該高密度電漿室之一電漿產生源的一第一電力言受 定來〜施一大量蝕刻(bulk etch)至少部份地穿透該導電 層的該選定的部分;及 使用該電漿產生源的一第二電力設定實施一淸洗蝕刻 穿透該導電層之該選定的部分。 2 .如申請專利範圍第1項所述之方法,其中該第二 電力設定約爲0 W至3 0 0 W。 3 .如申請專利範圍第2項所述之方法,其中該第二 電力設定約爲0W至3 0 0W。 4 ·如申請專利範圍第3項所述之方法,其中該第二 電力設定約爲0 W。 5 .如申請專利範圍第1項所述之方法,其中該高密 度電漿室代表一安裝有電漿室之轉換器。 6 ·如申請專利範圍第1項所述之方法,其中該高密 度電漿室代表一電子旋風式諧振室。 7 ·如申請專利範圍第1項所述之方法,其中該導電 層覆蓋在一閘極氧化層之上,該方法止該電漿感應電流之 —破壞性量流經該閘極氧化層。 8 .如申請專利範圍第1項所述之方法’其中該高密 度電漿室內之一容室壓力於淸洗蝕刻期間是大於該高密度 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠)26 - (請先聞讀背面之注意事項再填、窝衣耳J -裝 .訂' Α8 Β8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 電漿室於大量蝕刻期間的容室壓力。 9 .如申請專利範圍第8項所述之方法,其中該高密 度電漿室內之容室壓力於淸 '洗蝕刻期間約爲2 m Τ ο 〇 r 至 90mT〇〇r。 1 〇 .如申請專利範圍第9項所述之方法,其中該高 密度電漿室內之容室壓力於淸洗蝕刻期間約爲6 mToor 至 50mToor。 1 1 .如申請專利範圍第1 0項所述之方法,其中該 高密度電漿室內之容室壓力於淸洗蝕刻期間約爲3 5 mToor ° 1 2 ·如申請專利範圍第1項所述之方法,其中於大 量蝕刻期間在該高密度電漿室內之一蝕刻源氣體混合物的 流速係低於在淸洗蝕刻期間的流速。 1 3 .如申請專利範圍第1 2項所述之方法,其中 C 1 2於淸洗蝕刻期間約爲〇標準立方空分每秒(s r p ^ l m )至 20 0 seem。 1· 4 .如申請專利範圍第1 3項所述之方法,_ φ C 1 2於淸洗蝕刻期間約爲1 0 S c c m至2 〇 〇 ς ρ L c m ο 1 5 .如申請專利範圍第1項所述之方法,.其φ {立& 該半導體基材上之導電層是由一材料三明治所構成,其@ 括一第一層氮化鈦,一層鋁及一第二層氮化鈦。 1 6 .如申請專利範圍第1 5項所述之方法,| + 共中ί吏 用於大量蝕刻期間的蝕刻源氣體包括c 1 2及B c 1 丄3 〇 本紙張尺度適用中國國家標準(CNS ) Α4規招210X297公^~~_ 27: ' ' ^ (請先閲讀背面之注意事項再填寫本頁) '1 裝- 訂 經濟部中央標隼局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1 7 .如申請專利範圍第1項所述之方法,其中該導 電層代表一用來製造一 S RAM裝置之導電層。 1 8 .如申請專利範圍第1項所述之方法,其中其中 該導電層代表一用來製造一 CMO S裝置之導電層。 1 9 . 一種用於保護一基材於蝕刻在該基材上之一導 電層的一選定的部分時免於因流過該基材之電漿感應電流 而受到充電損傷的方法,該方法包括: 於一第一電漿室中,使用該第一電漿室之一第一電漿 產生源的一第一電力設定來實施一大量蝕刻(bulk etch) 至少部分地穿透該導電層的該選定的部分;及 於一第二電漿室中,使用該第二電漿室.之一第二電漿 產生源的一第二電力設定實施一淸.洗蝕刻穿透該導電層之 該選定的部分,該第二電力設定大致上低於該第一電力設 定用以降低充電損傷。 2 0 .如申請專利範圍第1 9項所述之方法,其中該 第一電漿室及該第二電漿室之至少一者代表一安裝有電漿 室之轉換器。 2 1 .如申請專利範圍第1 9項所述之方法,其中該 導電層覆蓋在一閘極氧化層之上,該方法止該電犛感應電 流之一破壞性屋流經該閘極氧化層。 t 2 2 .如申請專利範圍第1 9項所述之方法,其中該 第二電力設定約爲0 W至1 5 0 W。 2 3 .如申請專利範圍第2 2項所述之方法,其中該 第二電力設定約爲0 W。 -------ϊ-ί'、裝------訂------1 i (請先閎讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家標準(CNS ) A4規格(210 X 297公釐) -28 - 六、申請專利範圍 2 4 . —種在一包含一主要電槳產生源之高密度電漿 室中用來保護一基材於蝕刻在該基材上之一導電層的一選 定的部分時免於因流過該基材之電漿感應電流而受到充電 損傷的方法,該方法包括: 用一介於該主要電漿產生源與該基材間之第一間隙距 離來實施一大量蝕刻(bulk etch )至少部分地穿透該導電 層的該選定的部分;及 用一介於該主要電漿產生源與該基材間。之大於該第一 間隙距離的第二間隙距離來實施一淸洗蝕刻,藉以允許在 淸洗蝕刻期間以低於大量蝕刻期間所使用之電漿密度的電 漿來蝕刻該導電層之該選定的部分。 2j 5 .如申請專利範圍第2 4項所述之方法,其中該 高密度電漿室代表一安裝有電漿室之轉換器。 2 6如申請專利範圍第2 4項所述之方法,其中該高 密度電漿室代表一電子旋風式諧振室。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 2 7 .如申請專利範圍第2 4項所述之方法,其中該 導電層覆葦在一閘極氧化層之上,該方法止該電漿感應電 流之一破壞性量流經該閘極氧化層。 2 8 .如申請專利範圍第2 4項所述之方法,其中該 大量蝕刻是在該高密度電漿室的一電漿產生源的一第一電 力設定下實施的,該第一電力設定大於在淸洗蝕刻期間該 電漿產生源所用之一第二電力設定。 2 9 .如申請專利範圍第2 4項所述之方法,其中該 導電層代表一金屬層。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ 29 - A8 B8 C8 D8 六、申請專利範圍 3 0 .如申請專利範圍第2 4項所述之方法,其中該 導電層代表一導電的多晶矽層。 3 1 _ —種用來在一高密度電漿室中由一半導體機材 製造出一半導體裝置的方法,該半導體基材有一導電層澱 積於其上,該方法包括: 用該高密度電漿室之電漿產生源的一第一電源設定來 實施一大量蝕刻(bulk etch )以至少部分地穿透該導電層 的該選定的部分;及 用該電發產生源的一第二電源設定來實施一淸洗蝕 刻’該第二電源設定被最小量化用以降低來自於通過該基 材之電漿感應電流之充電損傷。 3 2 .如申請專利範圍第3 1項所述之方法,其中該 高密度電漿室代表一安裝有電漿室之轉換器。 經濟部中央標準局負工消費合作社印製 J - ---n^l!1^-/ -裝 —I (請先閱讀背面之注意事項再填寫本頁) 3 3 .如申請專利範圍第.3 1項所述之方法,其中該 大量蝕刻是以一介於該電漿產生源與該基材間之一第一間 隙距離來實施,該第一間隙距離大於在淸洗蝕刻中所使用 之第二間隙距離,該第二間隙距離係介於該電漿產生源與 該基材之間。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)-30- [
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/768,618 US6309979B1 (en) | 1996-12-18 | 1996-12-18 | Methods for reducing plasma-induced charging damage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW380285B true TW380285B (en) | 2000-01-21 |
Family
ID=25083007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW086119179A TW380285B (en) | 1996-12-18 | 1997-12-18 | Methods for reducing plasma-induced charging damage |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6309979B1 (zh) |
| EP (1) | EP0954877B1 (zh) |
| JP (1) | JP2001506421A (zh) |
| KR (1) | KR100535961B1 (zh) |
| AT (1) | ATE458272T1 (zh) |
| DE (1) | DE69739768D1 (zh) |
| TW (1) | TW380285B (zh) |
| WO (1) | WO1998027581A1 (zh) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6309979B1 (en) * | 1996-12-18 | 2001-10-30 | Lam Research Corporation | Methods for reducing plasma-induced charging damage |
| TW451344B (en) * | 2000-03-15 | 2001-08-21 | Winbond Electronics Corp | Profile controlling method to etch metal layer |
| DE10050047B4 (de) * | 2000-10-10 | 2006-07-13 | Promos Technologies, Inc. | Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen |
| DE10111989C2 (de) * | 2001-03-13 | 2003-11-06 | Infineon Technologies Ag | Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt |
| US6686254B2 (en) * | 2001-04-27 | 2004-02-03 | Motorola, Inc. | Semiconductor structure and method for reducing charge damage |
| US7109122B2 (en) * | 2002-11-29 | 2006-09-19 | Tokyo Electron Limited | Method and apparatus for reducing substrate charging damage |
| US7098141B1 (en) | 2003-03-03 | 2006-08-29 | Lam Research Corporation | Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures |
| US6869542B2 (en) * | 2003-03-12 | 2005-03-22 | International Business Machines Corporation | Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials |
| KR20050033216A (ko) * | 2003-10-06 | 2005-04-12 | 동부아남반도체 주식회사 | 고밀도 플라즈마 설비 |
| US7164095B2 (en) * | 2004-07-07 | 2007-01-16 | Noritsu Koki Co., Ltd. | Microwave plasma nozzle with enhanced plume stability and heating efficiency |
| US7806077B2 (en) | 2004-07-30 | 2010-10-05 | Amarante Technologies, Inc. | Plasma nozzle array for providing uniform scalable microwave plasma generation |
| US20060021980A1 (en) * | 2004-07-30 | 2006-02-02 | Lee Sang H | System and method for controlling a power distribution within a microwave cavity |
| US7271363B2 (en) * | 2004-09-01 | 2007-09-18 | Noritsu Koki Co., Ltd. | Portable microwave plasma systems including a supply line for gas and microwaves |
| US7189939B2 (en) * | 2004-09-01 | 2007-03-13 | Noritsu Koki Co., Ltd. | Portable microwave plasma discharge unit |
| US20060052883A1 (en) * | 2004-09-08 | 2006-03-09 | Lee Sang H | System and method for optimizing data acquisition of plasma using a feedback control module |
| KR100584781B1 (ko) * | 2004-12-02 | 2006-05-29 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이를 이용한 박막 제조 방법 |
| CN100413034C (zh) * | 2005-12-08 | 2008-08-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种能够防止器件等离子体损伤的多晶硅刻蚀工艺 |
| JP4678688B2 (ja) * | 2006-02-27 | 2011-04-27 | 次世代半導体材料技術研究組合 | プラズマ処理終了方法 |
| US7846800B2 (en) * | 2008-03-06 | 2010-12-07 | Chartered Semiconductor Manufacturing, Ltd. | Avoiding plasma charging in integrated circuits |
| US20100326954A1 (en) * | 2009-06-26 | 2010-12-30 | Zhen Yu Zhuo | Method of etching a multi-layer |
| WO2011162770A1 (en) | 2010-06-25 | 2011-12-29 | Tousimis Anastasios J | Integrated processing and critical point drying systems for semiconductor and mems devices |
| JP6504755B2 (ja) * | 2014-06-25 | 2019-04-24 | キヤノン株式会社 | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102318A (ja) * | 1986-10-20 | 1988-05-07 | Tokyo Electron Ltd | プラズマエツチング方法 |
| US4808259A (en) * | 1988-01-25 | 1989-02-28 | Intel Corporation | Plasma etching process for MOS circuit pregate etching utiliizing a multi-step power reduction recipe |
| US5160407A (en) | 1991-01-02 | 1992-11-03 | Applied Materials, Inc. | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer |
| DE4132564C2 (de) | 1991-09-30 | 1994-11-03 | Siemens Ag | Verfahren zum Plasmaätzen mit mikrowellenenergiegespeister Voranregung der Ätzgase bei der Herstellung integrierter Halbleiterschaltungen und Verwendung des Verfahrens |
| US5242532A (en) | 1992-03-20 | 1993-09-07 | Vlsi Technology, Inc. | Dual mode plasma etching system and method of plasma endpoint detection |
| JP3211391B2 (ja) | 1992-07-29 | 2001-09-25 | 松下電器産業株式会社 | ドライエッチング方法 |
| JP3360404B2 (ja) | 1994-04-01 | 2002-12-24 | ソニー株式会社 | プラズマエッチング方法 |
| US5582679A (en) | 1994-09-12 | 1996-12-10 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhanced metal etch process |
| EP0731501A1 (en) | 1995-03-08 | 1996-09-11 | International Business Machines Corporation | Method for plasma etching an oxide/polycide structure |
| US5667630A (en) | 1995-04-28 | 1997-09-16 | Vanguard International Semiconductor Corporation | Low charge-up reactive ion metal etch process |
| US6309979B1 (en) * | 1996-12-18 | 2001-10-30 | Lam Research Corporation | Methods for reducing plasma-induced charging damage |
-
1996
- 1996-12-18 US US08/768,618 patent/US6309979B1/en not_active Expired - Lifetime
-
1997
- 1997-12-18 JP JP52805398A patent/JP2001506421A/ja active Pending
- 1997-12-18 DE DE69739768T patent/DE69739768D1/de not_active Expired - Lifetime
- 1997-12-18 TW TW086119179A patent/TW380285B/zh not_active IP Right Cessation
- 1997-12-18 AT AT97952689T patent/ATE458272T1/de not_active IP Right Cessation
- 1997-12-18 EP EP97952689A patent/EP0954877B1/en not_active Expired - Lifetime
- 1997-12-18 WO PCT/US1997/024227 patent/WO1998027581A1/en not_active Ceased
- 1997-12-18 KR KR10-1999-7005109A patent/KR100535961B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100535961B1 (ko) | 2005-12-09 |
| EP0954877B1 (en) | 2010-02-17 |
| WO1998027581A1 (en) | 1998-06-25 |
| US6309979B1 (en) | 2001-10-30 |
| KR20000057465A (ko) | 2000-09-15 |
| DE69739768D1 (de) | 2010-04-01 |
| JP2001506421A (ja) | 2001-05-15 |
| EP0954877A1 (en) | 1999-11-10 |
| ATE458272T1 (de) | 2010-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW380285B (en) | Methods for reducing plasma-induced charging damage | |
| CN102640267B (zh) | 用于处理倒角边缘的方法和装置 | |
| TW451356B (en) | Method for removing redeposited veils from etched platinum | |
| TW506019B (en) | A method of simultaneously etching a substrate and cleaning a chamber | |
| JP5632280B2 (ja) | 異なるアスペクト比の構成を誘電層内にエッチングするための方法、及びその方法によって作成される半導体デバイス、並びにそのための装置 | |
| TW535197B (en) | Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics | |
| TWI774790B (zh) | 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻 | |
| TW512447B (en) | Method for preventing corrosion of a dielectric material | |
| TW544801B (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
| US10002773B2 (en) | Method for selectively etching silicon oxide with respect to an organic mask | |
| JP2002537645A (ja) | 異方性白金形状のための改良されたエッチング法 | |
| KR20130135767A (ko) | 플라즈마를 이용한 비휘발성 재료들의 층-층 에칭 | |
| TW493231B (en) | Improved etching methods for anisotropic profile | |
| JP2002510146A (ja) | 異方性プラチナプロファイルのエッチング方法 | |
| TW511163B (en) | Manufacturing method of semiconductor device | |
| TWI375269B (en) | Method for providing uniform removal of organic material | |
| CN116261768A (zh) | 使用脉冲等离子体增强蚀刻选择性的方法 | |
| KR20190055261A (ko) | 감소된 종횡비 의존성으로 선택적으로 에칭하는 방법 | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| TW399240B (en) | Self-aligned contacts for semiconductor device | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| TW201246363A (en) | Method for patterning a full metal gate structure | |
| TW408392B (en) | Etching method | |
| CN100472707C (zh) | 移除阻挡层后的无晶片自动清洗 | |
| TW582072B (en) | Method for fabrication semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |