TW396603B - Static semiconductor memory device - Google Patents

Description

五、發明説明（1 ) [發明的領域]

本發明為闢於靜態半導體記憶裝置（M下簡稱「SRAM j ) ° [習用的技術] 一般之SRAM記憶體晶胞為如第11圖所示由4元件的η型 電晶體（存取電晶體Q1與Q2,驅動電晶體Q3與Q4)，及2元 件的Ρ型電晶髖（負荷電晶體Q5與Q6)之合計為6元件形成。 交互稱合（cross coupling)之2個記憶節點（node)19a與 19b具有（H、L),或（L、H)的雙安定狀態，只要供給有電 源電壓則維持其既有的狀態。 於寫入數據時，由選擇字（word)線開通存取電晶體Q1 、Q2之阐極（轉換閘/ transfer gate),應於所望的論理值 請 閱 背 面 意 事 項 再# 填^ 置裝 頁 1 丁 加 施 的 制 強 讚 於 ο 態 狀 懕數 電出 反 正 於 定 設 其 將 而 線 元 位 於 Ρ ο 1Α f 9 1X 點 節 憶 記 將 閘 換 轉 述 上 通 開 則 時 據

線 元 位 於 達 傳 位 電 之 b 9 1A 時 作 動 出 讓 於 示 表 並 圖 1* 1X 第 荷 1 I 點 負節 線 二 由胞 晶 電 體 晶 憶的 記I) 泛線 及 D 線GN 一兀|( 位線 / 地 或接 線至 元流 位 側 由OW 0 L } 之 示9b 圖t 未 或 經濟部中央標準局員工消費合作社印製 流 電 平 開 特 本 曰 於 示 表 圖記 2 Μ 1 A 第SR 的 式 體元所 憶位圖 型 之 示 開 所 報 公 號 上 方 的 明 說 為 ο 置 配 的 胞 晶 線 源 I 將 與 2 井 η 置 設 接 鄰 為 内 1Α 〇 胞 略體 省 晶 示體 圖憶 的記 等 ， 媒示 元 位 > 2 及 1 線第 地如 接 井 内 2 井 η 與 1Λ Q 體 晶 電 體 晶 電 荷 負 成 及 形 2 5 與 3 Q 體 晶 電 動 驅 取 存 成 形 則 内 井 Ρ 於 310045 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公沒） 1Γ 1Γ 經濟部中央標準局員工消f合作社印製 五、發明説明（2 ) 在記憶體晶胞1上延伸一對的字線17a與17b,驅動電 晶體Q3的閘極為介由接觸部18a連接於p型不純物領域，又 為介由接觸18b連接於η型不纯物領域。驅動電晶體Q4的閘 極則介由接觸部18c連接於Ρ型不純物領域，介由接觸部 18d連接於η型不純物領域。 如第12圖所示，由η井2及ρ井3為於字線17a、17b的延 伸方向並排，因此記憶體晶胞在字媒方向伸長。由於此， 機能為位元線等的金羼配線間的間距增大。不但如此，金 属配線間的容量亦由此減低而能得高#動作的SRAM。 然而如上述由於記憶體晶胞1為伸長於字線17a、17b 方向，因此將記憶體晶胞配置為矩陣（matrix)狀時，其字 線17a、17b變長。由而發生在字線上具有訊號遲延（M下 稱「字線遅延」）的問題。 [發明的概要] 本發明為用於解決上述的課題。本發明之目的為對於 含有在字線方向並排有不同導電型之電晶體形成領域之型 式的記憶體晶胞之SRAM,抑制其字媒遲延。 本發明的SRAM之一形態為具備記憶體晶胞、1條字線 、以及第1與第2電晶體領域。記憶體晶胞為由1對存取電 晶體、1對驅動電晶骽、及1對負荷電晶體所形成。字線為 對於1對之存取電晶體而設。於第1電晶體領域形成1對的 負荷電晶體。第2電晶體領域為於字線的延伸方向鄰接於 第1電晶體領域而設，於第2電晶體領域形成1對的存取電 晶體及1對的驅動電晶體。 j--;--裝-----^--訂----^--.1旅 (請先閱讀背面之注意事項祝4,寫本頁) 本纸張尺度適用中國國家摞準（CNS ) Λ4规格（210X297公赴） 2 310045 A"

}V 經濟部中央標隼局員工消费合作社印製 五、 發明説明 (3 ) 1 | 為 抑 制 字 線 遲 延 使 字 線 為 低 電 阻 化 可 考 嫌 使 用 金 羼配 1 I 線 構 成 字 線 0 然 而 於 第 12圖 所 示 的 習 用 例 9 對 於 1記憶體 1 1 | 晶 胞 為 設 2條字線並於字線的延伸方向配列p 并 與 η井， 因 1 I 請 I 此 用 金 屬 配 線 構 成 字 線 時 在 記 億 體 晶 胞 的 短 邊 方 向 有 必要 先 閱 1 1 讀 1 I 形 成 2條的金靥配線， 因此金靥配線間的間钜變小 3而由 背 面 之 1 1 此 使 形 成 金 靥 配 線 為 困 難 並 使 金 雇 配 線 間 容 量 增 大 0 相對 意 I 事 1 的 將 字 線 只 形 成 1條， 則易於使用金靥配線構成字線而減 項 再 1 裝 I 低 字 線 的 電 阻 〇 由 此 能 抑 制 字 線 遅 延 〇 本 上 述 字 線 最 好 用 金 屬 配 線 0 如 此 則 如 上 述 能 減 低 字線 η '—- 1 1 1 電 阻 而 抑 制 字 線 遲 延 〇 1 1 又 SRAM 為 含 有 第 1及第2記 憶 體 晶 胞 9 該 第 1及第2記憶 1 1 體 晶 胞 為 將 其 第 2電晶體領域為鄰接的配列於字線方向。 訂 1 然 後 於 字 線 上 與 該 字 線 直 交 的 方 向 延 伸 設 置 對 第 1及第2記 1 1 憶 體 晶 胞 為 共 通 的 金 屬 接 地 線 〇 於 該 金 属 接 地 線 的 兩 側各 1 配 置 第 1及第2記 憶 體 晶 胞 之 1對的金臑位元線c 1 1 如 上 述 由 於 設 對 於 第 1及第2記 憶 體 晶 胞 為 共 通 的 金屬 1 I 接 地 線 於 對 字 線 為 直 交 的 方 向 » 因 此 只 有 兩 個 記 憶 體 晶胞 1 J 份 的 晶 胞 電 流 為 流 通 於 金 屬 接 地 線 〇 由 此 而 能 有 效 的 抑制 1 1 因 晶 胞 電 流 之 接 地 線 電 位 的 上 升 〇 1 1 又 在 記 憶 體 晶 胞 内 形 成 場 屏 蔽 (f i e Id S hi el d) 分 離領 1 | 域 亦 可 0 此 時 在 1對的驅動電晶體間所位置的場屏蔽分雕 1 I 領 域 最 好 對 於 字 線 為 直 交 的 方 向 Μ 横 過 記 憶 體 晶 胞 的 狀態 f 1 I 連 鑛 的 形 成 〇 1 1 I 如 上 述 由 形 成 場 屏 蔽 分 離 領 域 而 將 複 數 的 記 憶 體 晶胞 1 1 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公婼） 3 310045 Η7 經濟部中央標準局負工消費合作社印製 五、 發明説明（4 ) 1 1 配 置 為 矩 陣 狀 時 9 能 有 效 的 抑 制 於 場 屏 蔽 分 離 m 域 發 生 孤 1 1 立 領 域 0 於 形 成 如 上 的 孤 立 領 域 時 則 有 形 成 固 定 其 孤 立 1 1 領 域 之 電 位 的 接 觸 部 而 發 生 金 靥 配 線 模 式 之 白 由 度 減 小 的 請 1 1 先 1 問 題 0 然 而 如 上 逑 由 於 能 避 免 孤 立 領 域 的 形 成 t 因 而 與 孤 閱 讀 1 立 領 域 存 在 的 狀 態 比 較 則 能 提 高 金 靥 配 線 之 模 式 的 白 由 度。 背 1 I 之 1 注 | 又 方 的 存 取 電 晶 體 與 方 的 驅 動 電 晶 體 為 共 有 第 1 意 事 項 1 不 純 物 領 域 9 另 —* 方 的 存 取 電 晶 體 與 另 —* 方 的 驅 動 電 晶 體 再' 填' 1 1 為共有第2不純物領域 >於此最好將- -方的存取電晶髏與 寫 本 頁 裝 1 - 方 的 匾 動 電 晶 體 間 的 間 隔 設 定 為 不 同 於 另 一 方 的 存 取 電 1 I 晶 體 與 另 — 方 的 驅 動 電 晶 體 間 的 間 隔 〇 1 例如第1圖所示， 通常將驅動電晶體的通道（ c h a η n e 1) 1 1 訂- 幅 設 定 為 比 存 取 電 晶 體 的 通 道 幅 大 〇 而 如 上 述 使 存 取 電 晶 1 體 與 驅 動 電 晶 體 間 的 間 隔 為 不 同 > 可 Μ 使 驅 動 電 晶 體 與 直 1 1 交 於 字 線 的 方 向 產 生 偏 離 〇 如 此 則 與 驅 動 電 晶 體 為 由 字 線 1 Μ 等 距 離 配 置 的 狀 態 比 較 時 ， 能 將 記 憶 體 晶 胞 於 字 線 方 向 1 I 予 Μ 締 小 0 由 此 亦 有 助 於 字 線 遲 延 的 抑 制 0 本 發 明 的 SRAM之另 一 形 態 為 具 備 記 憶 體 晶 胞 % 字 線 > 1 I Μ 及 第 1與第2電 晶 體 領 域 参 記 憶 體 晶 胞 含 有 各 具 閘 極 之 1 1 1 對 存 取 電 晶 體 驅 動 電 晶 體 及 負 荷 電 晶 體 0 宇 線 為 延 伸 於 1 1 記 憶 體 晶 胞 上 0 於 第 1電晶體領域形成1對 的 負 荷 電 晶 體 〇 1 1 第 2電晶體領域為於字線的延伸方向與第1電 晶 體 領 域 鄰 接 1 1 而 設 於第2電晶體領域内形成1對 的 存 取 電 晶 體 及 1對的 1 | 驅 動 電 晶 體 〇 負 荷 電 晶 體 的 閘 極 與 驅 動 電 晶 體 的 閘 極 為 配 1 I 置 成 直 交 0 1 本纸張尺度適用中國國家標準（CNS ) Λ4規格（2】0x 297公# ) 4 310045 Λ" ΙΓ 經濟.部中央標準局員工消费合作社印製 五、 發明説明（5 ) 1 1 如 上 述 由 於 負 荷 電 晶體之閘極 與 驅 動 電 晶 體 之 閘 極 為 1 1 配 置 成 直 交 $ 因 此 可 將 任一閘極延 伸 配 置 與 字 線 成 直 交 的 1 I 方 向 0 由 而 記 憶 體 晶 胞 在字線方向 得 縮 小 9 而 於 字 線 成 /--V 請 1 1 先 1 直 交 的 方 向 得 Μ 擴 大 0 其结果字線 的 長 度 縮 小 而 能 抑 制 字 閱 諸 1 背 1 線 遲 延 0 又 由 於 與 字 線 成直交之方 向 將 記 憶 體 晶 胞 的 長 度 面 之 1 注 | 增 大 » 因 此 如 習 用 例 配 設2條的字線時亦可將其用金臈配 意 事 項 | 線 構 成 0 如 此 則 更 能 有 效的抑制字 線 遲 延 〇 再 填 1 1 上 述 記 憶 體 晶 胞 為 形成在介Μ 絕 緣 膜 形 成 在 基 板 上 的 寫 本 頁 裝 1 半 導 體 層 上 〇 亦 即 本 形 態之 SRAM為 SO I (Se mi C 0 n d U C t 0 P 1 1 On I n s u 1 a t or)構造 >而上述負荷電晶體具有1對 之 第 1導 1 1 電 型 的 第 1不純物領域， 驅動電晶體為具有1對的第2導電 1 1 訂 型的第2不純物領域 ，於此最好第1與 第2不純物領域的- 1 方 為 互 相 連 接 9 而 第 1與第2不純物領域為配 置 成 直 -» 父 的 方 1 1 向 0 j 由 於 將 第 1與第2不純物領域為如上述配置於 直 交 的 方 向 9 因 此 能 將 負 荷 電 晶 賭之閘極與 驅 動 電 晶 體 的 閘 極 配 置 I 成 直 交 而 得 如 Am*. 刖 述 的 效 果。又如本 形 態 採用SOI構造時， 1 I 可 將 導 電 型 不 同 的 第 1與第2不纯物 領 域 擋 接 0 由 此 更 可 使 1 1 I 記 憶 通 晶 胞 於 字 線 方 向 縮小。此亦 有 肋 於 字 線 遅 延 的 抑 制。 1 1 又 1對的存取電晶體與1對的驅 動 電 晶 體 為 1列的配置 1 1 與 字 線 成 直 交 的 方 向 亦 可。如此則 比 上 述 狀 態 更 可 縮 小 記 1 1 憶 體 之 於 字 線 的 方 向 〇 1 I [圖面的簡單說明] 1 I 第 1圖表示本發明之實施形態1的 SR AM 之 記 憶 體 晶 胞 之 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公始） 5 310045 A明説明發 、五 圖 面 平 的 線 配 雇 金 IX 第 至 示 表 的 11 態 形 施 實 之 明 發 本 示 表 圖 2 第 的 胞 晶 體 憶 記 之 態 狀 之 狀 0· 矩 成 置 配 胞 晶 體 憶 第記 及示 圖所 1 圖 第11 沿第 示示 表表 圖圖 0 3 4 圖第第 面 平 之 圖 2 圖 面 剖 的 線 至 示 表 之 胞 晶 體 憶 記 之 例 形 變 之 1X 態 形 腌 實 示 表 ο B 圖 圖 5 面第 平 的 園 面 平 的 0 配 羼 金 第 圖 面 平 的 胞 晶 體 憶 記 之 例 形 變 之 11 態 形 施 實 示 表 圖 6 第 第第 7 8 VI 之態 圖形 6 拖 第賁 Λ 5η5! 第發 沿本 示示 表表 圖圖 的 2 的 2 態 。 形 圖施 面實 平之 的明 線發 配本 屬示 金表 1 圖 第gn 至第 示 表 ； ^—M— (請先閱讀背面之注意事項^:填寫本頁) 圖 面 剖 的 線 0 之 胞 晶 體 憶 記 之 的 胞 晶 體 憶 記 之 圖 面 剖 的 線 X - X 之 圖 9 第 及 圖 8 第 沿 示 表 圖 ο ο 1 圖第 面 平 平 的 例 造 構1 之 胞 晶 。 體 圖 憶 路記 電的 價AM 等SR 的之 AM用 SR習 示示 表表 圖圖 1 2 1 1- 第第 經濟部中央標隼局員工消費合作社印取 圖 面 態 形 施 實 的 明 發 態 形 施 實 的 明 發 本 明 說 SB 圈 ο 1X 第 圖 is 第 照 參 下Μ \—/ 1Α 態 形 施 實 圖 第 照 參 先 首 其 及 態 形 施 實 的 明 發 本 明 說 圖 7 第 圖 面 ο 形S 變胞 態 形 施 實 之 明 發 本 示 表第

圖 1X 的 晶 體 憶 記 之 靨 金 的 層 1 第 示 表 上 BC 方 的 明 說 為 中 本纸張尺度適用中國國家標準（CNS ) Λ4规格（2】0X297公垃） 6 310045 經濟部中央標準局員工消費合作社印製 Η' 五、發明説明（7 ) 配線。而於第2圖則表示其第2層配線。第3圖則表示沿第 1圖及第2圖之Η[〜m線的剖面圖。 參照第1圖及第3_,記憶體晶胞1具備η井（第1電晶體 領域）2及ρ井（第2電晶體領域）3。於η井2上形成負荷電晶 體Q5及Q6,負荷電晶體Q5具有多结晶矽閘極7d及ρ型不純 物領域6a、6b。負荷電晶體Q6則具有多结晶矽閘極7e及ρ 型不純物領域6c、6d。 P井3上形成存取電晶體Q1、Q2及鼷動電晶體Q3、Q4。 存取電晶體Q1具有η型不純物領域5d、5e及多结晶矽閘極 7a。存取電晶體q2與存取電晶體U共有多结晶矽閘極7a及 具有η型不純物領域5a、5b。 驅動電晶體Q3具有多结晶矽閘極7c及η型不純物領域 5f、5e。驅動電晶體Q4具有多结晶矽閘極7Β及η型不純物 領域5 b、5 c。 於η型不純物領域5a〜5f的周圍設溝（trench)分離領 域4a,於ρ型不純物領域6a〜6d的周圍則設溝分離領域4b 。溝分離領域4a、4b為如第3圖所示，於形成在半導體基 板12之主表面之溝部内埋入絕綠膜而形成。 於上述多结晶矽閘極7a〜7e上為如第3圖所示介Μ層 間絕綠膜13形成由鋁、鎢、飼等構成的第1金屬配線9a〜 9j。第1金國配镍9a介由接觸孔（Contact hole)8a連接η型 不鈍物領域5a,第1金羼配線9b介由接觸孔8d連接η型不純 物領域5d。第1金屬配線9c機能為字線而介由接觭孔8g連 接多結晶矽閘極7a。第1金屬配線9d為介由接觭孔8b連接 -------^--裝------訂丨.---_--涑 (請先閱讀背面之注意事項和填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4«L格（210X297公楚） 7 310045 發 Λ 五 型 η 8 域 ί 領 明物 説純 二 極 閘 矽 晶 结 多 接 fl • 1 8 孔 觸 接 由 介 接 連極 k I 0OM 孔矽 觸 晶 接结 由多 介接

域 領 物 純 不 型 P 遵 ο 8 孔 觸 接 由 介 及 ο e 域線 領配 物顯 純金 πΜΙ 型第 η ο 接5f 8 C 8 孔 觴 接 由 介 為 e 9 線 配羼 金 1* 第 域 領 物 純 不 型 η 接 I 8 C 8 孔 觸 接 由 介 極 閘 矽 晶 结 多 接 适 h 8 孔 觸 接 由 介 為 連 e 8 孔 觸 接 由 介 域 領 物 純 不 型 P 接 ί 3 IX 8 孔觸 接 由 介 及 e 5 域 領 物 純 不 型 η 接 第第 又 金金羼 ilil金 11 第 域 領 物 純 不 型 Ρ 接 理 j 8 孔 觸 接 由 介 為 8 9 線 配靥 0 閘 矽 晶 结 多 接 tone 埋 η 8 孔 觸 接 由 介 為 h 9 媒 配屬 域 領 物 纯 不 型 P 接 XaU 逋 m 8 孔 觸 接 由 介 為 • 1 9 線 配 線 配靥 金 11 第 於 圓 3 第 及 圖 2 第 照 參 次 其 上 之 --------'--裝！ (請先閱讀背面之注意事項*'填寫本頁) Μ 介線 Γ

Bub 11 ο 1* II 11 銘 — m 線 由 IgegB $ ϋ 3 金 1 2 膜第 緣。 絕le 間1 ~ 層 配 羼 金 2 第 的 成 構 等 飼 孔 通 由 介 線 地 接 為 能 鋳機 、1T- 線 10元 e)位 10為 h能 gh機 e 9 線 配屬 金 1* 第 接 逋 a 金 2 第 線 配屬 金 2 第 ο 線 元 位

C 孔 11通 線由 配介 «1C

線 配属 金 第 接 ί 缠 C 連 b ο 1X 孔 通 由 介 b 11 IX 線 配雇 金 2 第 Λ 線 配羼 金 il 第 接 經濟部中央標準局員工消費合作社印製 線 源 電 為 能 機 d 1A 11 線 配靨 金 2 第 線 配羼 金 11 第 接 埋 孔 通 由 介 及 線 孔 通 由 介 第 接 i 第 接 3 e ο 11 孔 通 由 介 e 1* 線 配靥 金 2 第 線及 配 ， ls9h 金線Λ.....X 配 β 金 孔(P 通柱 由接 介成 ο f 9 線 配 靥 金 1X 第 接 連 於 孔 通 各 形 内 此 由 成並 形 。 C)阻 (9電 線線 字字 將其 述低 所減 上例 如用 習 能 而 成 構 線 配属 金 由 並 條 延 遲 線 字 制 抑 能 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公炎） 8 310045 1Γ 1Γ 經濟部中央標準局員工消费合作社印製 五、發明説明（9 ) 又如第1圖所示，存取電晶體Q1與驅動電晶體Q3間之 間隔形成比存取電晶體Q2與驅動電晶體Q4間之間隔為大。 由此可使驅動電晶體Q3、Q4镉離在與字線（9C)成直交的方 向。因此如第1圈所示將驅動電晶體Q3、Q4的通道幅形成 比存取電晶體Ql、Q2的通道幅為大的狀態亦能將字線方向 的記億晶胞1的長度保持較小。此亦有助於抑剌字線遲延。 其次參照第4画說明第1圖所示記憶體晶胞1的配置例 。如第4圖所示，記憶晶胞1為配置成矩陣狀，於字線（9C) 方向相鄰接之2個記憶體晶胞1共有1接地線（11a)。於此其 共有接地線（11a)之1組的記憶體晶胞1為於字線（9c)的方 向將其P井3為鄰接的配置。然後於接地線（11a)的兩側設 置各記憶體晶胞1的位元線（11c)及/位元線（lib)。 如第4圖所示，由於將接地線（11a)、位元線（11c)及/ 位元線（lib)配置為與字線（9c)直交的方向延伸，因此1條 的接地線（11a)僅為流通2個份的記憶體晶胞1的晶胞電流 22。由此得Μ抑制因晶胞電流22構成的接地線電位上升。 又第4圖中，18為表示位元線接觸部。 其次參照第5圖〜第7圖說明上述實施形態1的變形例 。第5圖及第6圖表示實施形態1之變形例的SRAM記憶體晶 胞1的平面圖，第7圖表示沿第5圖及第6圖VD〜VB線的斷面 圖° 首先參照第7圖，本變形例之SRAM具有SOI( Semiconductor On Insulator)構造，並採用埸屏蔽分離 。具體的則為於基板15上介Μ絕緣膜16形成SOI層（半導體 -----^---^--裝------訂——^---^--I. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標车（CNS ) Λ4规格（210X297公赴） 〇 ]Γ 五、發明説明（10) 層），於該SOI層形成各電晶體。另又形成場屏蔽分離領域 14a及14b,於該等領域具有介以絕緣膜形成在半導體層上 的場屏蔽閘極。對於η型電晶體側的分離用場屏蔽分離領 域14a為施加接地電位，對於ρ型電晶體側之分離用場屏蔽 分離領域14b則施加電源電位。因此場屏蔽分離領域14a, 14b為如第5圖所示的分離。 於場屏蔽分離領域的SOI層設電位供給用的接觸孔8p 、8r及8t。另又設場屏蔽閘極電位固定用接觭孔8q、8s。 再則第1金屬配線9e為延伸於接觸孔8q、8r上並介其連接 於SOI層及場屏蔽閘極。於接觸孔8t、8s上則形成第1金羼 配線9k 、 9j 。 其次參照第6圖，本變形例中，第2金鼷配線lid為延 伸至第1金屬配線9j、9k上。第2金羼配媒lid介由通孔 10i之連接第1金屬配線9k,介由通孔10h連接第1金屬配線 9i。其他的構造則大致與第2圖所示構造相同。 經濟部中央標準局員工消費合作社印製 依本變形例亦能期待與上述實腌形態1同樣的效果。 又如第5圖所示，位置於驅動電晶體Q3、Q4間之場屏蔽分 離領域14a為與字線（9c)成直交的方向横過記憶體晶胞1而 連績的形成。因此將複數之記憶體晶胞1配置為矩陣狀時， 亦能有效的抑制於場屏蔽分離領域内的孤立領域的發生。 於場屏蔽分離領域内發生孤立領域時，由於必要形成對於 該孤立領域之電位固定用的接觭孔，以致降低形成金雇配 線等的自由度。然而本變形例如上述可抑制孤立領域的發 生，因此能確保金屬配線等的形成的自由度。 10 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公犮） 310045 經濟部中央標準局員工消費合作社印製 ts丨 ]Γ 五、發明説明（η) (實施形態2) 其次參照第8圖〜第10圖說明本發明之實施形態2。第 8圖及第9圖表示本發明之實施形態2的SRAM之記憶顦晶胞 平面圖。第10圖表示沿第8圖及第9圖之X - X線的剖面圖。 本實施形態2如第10圖所示，採用SOI構造及满分離構 造。負荷電晶體Q5、Q6之閘搔與驅動電晶體Q3、Q4的閘極 為形成直交。由此可使負荷電晶體Q5、Q6的閘極為延伸於 直交字線（7a、7b)的方向而於字線方向縮小記憶體晶胞1 。並由此可縮短字線而抑制字線延遲。 又如第8圖所示，存取電晶體Ql、Q2及驅動電晶體Q3 、Q4為與字線（7a、7d)直交的方向1列的配置。此亦有助 於記憶體晶胞1在字線（7a、7b)方向的縮小。又使p型不純 物領域6a為擋接η型不纯物領域5b, p型不纯物領6c為擋接 η型不純物領域5d。由於此，與第1圖所示形成不同的導電 型的井部比較時，則能於宇線（7a、7d)的延伸方向縮小記 憶體晶胞1。此亦有助於字線（7 a、7 d )長度的縮小。 不但如此，與第1圖所示的狀態比較時則更能縮小記 憶體晶胞的尺寸。第1圖所示的記億體晶胞1中，用0.18 w m規則（rule)時井分離幅需要0.6« in。於此與字線（9c) 直交之方向的記憶體晶胞1的長度為1.5wm程度，因此於 溝分離所需多餘的面積為0.6X1.5 = 0.9wra2。相對的依本 實施形態2則全不需要井分離幅，因此能減小上述之份的 記憶體晶胞1的面積。 又如第8圖所示，依本實胞形態2時，與字線（7a、7d) 本紙張尺度適用中國國家標準（€奶）/\4規格（210'乂 297公#) 11 310045 (請先閱讀背面之注意事項再填寫本頁) 裝· Η 五、發明説明（12) 成直交之方向的記憶體晶胞1的長度比延伸於字線（7a、 7d)之方向的記憶體晶胞1的長度為長。因此對於1個記憶 賭晶胞1設2條的字線（7a、7d)時，亦可與實施形態1同樣 的使用金屬配線。如此則更加抑制字線遲延。 如第8圖所示，p型不純物領域6a、6b為配置成與η型 不純物領域5b、5c直交的方向，ρ型不纯物領域6c、6d為 配置成與η型不純物領域5c、5d直交的方向。由此可如上 述將負荷電晶體Q5、Q6的閘極配置成與驅動電晶體Q3、Q4 直交的方向。 其次參照第9圖，本實施形態2形成有第2金靨配線 11a〜11c,第2金靨配線數比較實施形態1的狀態為減少。 因此即使字線（7a、7d)方向的記憶體晶胞1的長度縮短亦 能比較易於形成第2金屬配線11a〜11c。又第1金羼配線 9f機能為電源線。又本實施形態2的發明亦可缠用於第1画 所示形成井部之型式的SRAM之記憶通晶胞。 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填窍本頁) Μ上為就本發明的實施形態做說明，然上述實施形態 僅為舉例說明而本發明不受其限制。本發明的範圍並非如 上述的說明而為由申請專利範圍界定，本發明並包含Μ申 請專利範圍内所做之所有變更。 如Μ上的說明，依本發明之SRAM能有效的抑制字線遲 延。由而得高性能的SRAM。 [圖號說明] 1 記憶體晶胞 2 η井 本紙張尺度適用中國國家標準（CNS )以坭格（210X297公犮） 12 310045 五、發明説明（I3) 3 P井 4 a 〜4 b 溝 分 離 領 域 5 a ~ ^ 5f n型不純物領域 6 a ~ '6 d Ρ型不純物領域 7 a ~ '7 e 多 结 晶 矽 閘 極 8 a ~ ^ 8f 接 觸 孔 9 a ~ '9k 第 一 金 羼 配 線 10a 〜1 〇 i 通 孔 11a 〜1 1 e 第 二 金 羼 配 線 12 半 導 體 基 板 13 層 間 絕 緣 膜 14a > 14b 場 屏 蔽 分 離 領域 15 基 板 16 絕 緣 膜 Λ? 1Γ 經濟部中央標準局員工消费合作社印製 3 ΙΑ 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公兑） 310045

Claims (1)

1. A8 B8 C8 D8六、申請專利範圍1. 一種靜態半導體記憶裝置，具備：形成有1對之存取電晶體、1對之驅動電晶通及1對 的 體述 晶 前 霣於 荷對 負 之 胞 晶 體 憶 記 線 字 條 之 設 所 體 晶 電 取 存 之 對 述双字 須 前II述 成 β 前 晶 1* 第 對 11 的 接 内 鄰 胞 域 晶 領 體 體 憶 晶 記 述 前 之 體 晶 電 荷 負及 之M 第 述 前 與 向 方 伸 延 的 線 S 1X 對 — 1 體 述憶 前記 有述 成前 形的 之 Μ 設晶 所電 晶 電 取 存 之 第 之 内 胞 晶 域 述領 前朦 及晶 體電 2 對 者 驅 〇 之 (請先閲讀背面之注意事項再填寫本頁) .裝· 2 中 其 9 置 裝 憶 記 體 導 半 態 靜 的 項 1 3 置 裝 憶 記 體 導 半 〇 態 者靜 成的 構項 線 配 靨 金 第由第 圍為圍 範線範 利字利 專述專 請前諝 Φ 申 如 如 第 或 項 、tT. 中 其 憶 記 述 前 之 2 第 及 1Χ 第 有 含 置 裝 憶 記 髖 導 半 態 靜 述 前 置 裝 體 域 領 骽 晶 電 2 第 述 前 使 為 胞 晶 體 憶 記 2 第 及 1* 第 述 前 經濟部中央標準局貝工消費合作社印製 前 於 對 有 伸 延 向 方 的 ; 交 向 直 方線 線字 字該 述與 前之 於上 列線 配字 的述 接前 鄰 為 線第 地述 接前 屬對 金置 的設 通各 共側 為兩 胞的 晶 線 體地 憶接 記雇 之金 2述1r 第 述 及 Μ 2 第 及 置 裝 憶 記 體 導 半 ^ 0 者 P — 靜 線 Ϊ一兀㈣ 項 位2JI »第 金或 的項 對11 1 第 之圍 胞範 晶利 體專 憶請 記申 之如 中 其 域 領 離 分 蔽 屏 場 成 形 内 胞 晶 0 憶 記 述 前 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 14 310045 六、申請專利範圍 A8 B8 C8 D8 _ 分 蔽 屏 場 述 前 之 間 體 晶 霣 動 驅 之 對 1X 述 前 於 置 位 胞 晶 is 憶 記 述 前 過 横 向 方 的 交 直 成 線 字 述 前 與 為 域 領 者 成 形 的 讀 kHC 置 裝 憶 記 髓 導 半 態 靜 的 項 2 第 或 項 11 第 圍 範 利 專 U 0 Φ 如 5 中 其 體 晶 電 動 驅 述 前 之 方1 與 體 晶 電 取 存 述 前 之 方 第另 有 共 域 領 物 純 不 的 電 動 驅 述 前 之 方1 另 與 體 晶 霄 取 存 述 前 之 方 及.Μ 域 領 物 純 不 的 2 體之 晶方 電一 動另 驅逑 之前 方與 一 體 述晶 前 電 與取 體存 晶 之 電方 取一 存另 之述 方前 第一與 有述隔 ±b\ 前間 體的 晶間 者 同 不 為 隔 間 的 間 體 晶 轚 動 驅 導為 半各及 態有體 靜含晶 種 電 一 動 6 置之 裝極 憶閘 記備 體具 備 具 ^---^— (請先閲讀背面之注意事項再填箱本頁) .•IT 電 荷 負 的 對 對體 1* ί 晶 體胞 晶 晶 霉體 取憶 存記 的之 驅 的 對 線 記 述述 前 前 於有 伸成 延形 線 字 的 上 胞 晶 體 憶 域 領 體 晶 電 il 第 之 撞 He 晶 電 荷 負 的 對 經濟部中央標準局員工消費合作社印裝 及Μ 第 述 前 與 向 方 伸 延 的 媒 字 述 前 在 動 述驅 前的 與交 為直 極為 閘極 其閘 有之 成體 形晶 之霄 設荷 所負 存 之 對 電取 接 鄰 域 領 體 晶 第 的 體 晶 電 述領 前體 及 晶 體電 晶2 Κ3Γ 者 域 為 項 6a胞 第晶 圃體 範憶 利記 専述 9 丄U 0-^月 申 如 置 裝 憶 記 體 導 半 態 靜 的 介 在 成 形 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 15 中 其 板 基 在 成 形 膜 緣 絕 310045 A8 B8 C8 D8 六、申請專利範圍 上的半導體曆上； 物 純 不 1X 第 的 型 電 導 1 第 之 對 1A 有 具 體 晶 霣 荷 負 述 前 域 領 物 純 不 2 第 的 型 電 導 2 第 之 對 V- 有 具 體 晶 鬣 動 驅 述 前 及 以 域 領 2 第 及 前 及 接。 連者 互向 相方 為的 方交 一 直 的於 域置 領配 物為 純域 不領 物 纯 不 第 述 前 第 述 第 與 1X 置 装 憶 記 體 導 半 態 靜 的 項 7 第 或 項 6 第 圍 範 利 専 請 Φ 中 如其 8 述 前 與 體 晶 霣 取 存 之 對 (請先閲讀背面之注意事項再填寫本頁) Ά · 為 體 晶 電 動 驅。 之者 對向 L方 的 交 直 為 線 字 述 前 與 成 述置 前配 的 列 訂 線！ 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 16 310045