TW402811B - The manufacture method of the DRAM capacitor - Google Patents
The manufacture method of the DRAM capacitor Download PDFInfo
- Publication number
- TW402811B TW402811B TW088106623A TW88106623A TW402811B TW 402811 B TW402811 B TW 402811B TW 088106623 A TW088106623 A TW 088106623A TW 88106623 A TW88106623 A TW 88106623A TW 402811 B TW402811 B TW 402811B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- trench
- layer
- random access
- access memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/42—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
- H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
4 0 23^ff/0()5 Α7 ▲ Β7 五、發明説明(I ) (請先閱讀背面之注意事項Γ寫本頁) 本發明是有關於一種動態隨機存取記憶體(DRAM) 電容器的製造方法,且特別是有關於一種溝渠結構之動態 隨機存取記憶體電容器的製造方法。 習知溝渠結構之動態隨機存取記憶體電容器爲常見的 電容器之一,當於絕緣層中形成溝渠後,於溝渠中沈積複 晶矽層做爲電容器的下電極時,爲了避免相鄰的電容器彼 此互相接觸,必須利用化學機械硏磨製程將溝渠以外之複 晶矽層磨除。爲了確定相鄰的電容器之間的電路互相獨 立,通常須將硏磨製程控制在將絕緣層磨除1500埃至2000 埃,然而,在實際操作上,部份絕緣層所磨除的厚度甚至 會超過4000埃,因此,會影響基底結構整體的平坦度,而 且每個電容器的高度也不易控制在一定高度,進而影響到 對電容量的控制。 經濟部智慧財產局員工消費合作社印製 因此,本發明提供一種動態隨機存取記憶體電容器的 製造方法,包括:於基底上之絕緣層中形成溝渠,此溝渠 的深度約等於電容器的高度,之後於絕緣層上覆蓋第一導 電層,並將其塡入溝渠中,且約與溝渠共形,接著進行第 一導電層的圖案化,並於第一導電層上覆蓋光阻層後,進 行三階段的蝕刻製程《首先進行第一階段的蝕刻製程,以 剝除部份光阻層,至暴露出溝渠外之第一導電層;接著進 行第二階段的蝕刻製程,利用等向性化學乾式蝕刻製程, 至絕緣層於溝渠中暴露出一厚度,以完全剝除溝渠外之第 --導電層;進行第三階段的蝕刻製程,以剝除光阻層,至 暴露出溝渠中的第一導電層。之後,於第一導電層上依序 本紙張尺度適用中國國家楳準(CNS ) A4規格(210 X 297公釐) DOC/005 DOC/005
五、發明説明( 形^電層和第二導電層,於是第一導電層、介電層和第 一導電層構成電容器。 依照本發明的一較佳實施例,其中第—階段、第二階 段和弟二階段的蝕刻製程,更包括在同一蝕刻系統中進 行。其T第—階段的蝕刻製程更可以分爲快速蝕刻光阻^ 步驟和緩慢触刻光阻的步驟,快速蝕刻光阻的步驟中所使 用的蝕刻劑包括氧氣,緩慢蝕刻光阻的步驟中所使用的蝕 刻2括氧氣和含鹵素的氣體,其中氧氣和含鹵素的氣體 之流量比約小於10,較佳的流量比約介於4至8之間。在 第二階段的蝕刻製程中,等向性化學乾式蝕刻製程所使用 的蝕刻劑包括氧氣和含鹵素的氣體,其中氧氣和含鹵素的 满體之流量比約小於2。 一本發明利用三階段的蝕刻製程將第一導電層圖案化, ^二階段的蝕刻製程使用的蝕刻氣體可以藉由控制氧氣和 含鹵素的氣體之流量比而達成,因此可以在同一蝕刻系統 中兀成’故可以簡化製程,降低成本。由於本發明之等向 性化學乾式蝕刻製程’可以提高第一導電層和光阻層的蝕 刻比’因此用來剝除部份做爲下電極的第一導電層,除了 口丁避免相鄰電容器之間的導通外,另外,還可以使被蝕刻 的表面較爲平坦,因此可以使後續將形成之電容器不會有 漏電的情況發生,且電容器的高度亦較易於控制。 爲讓本發明之上述和其他目的、特徵、和優點能更明 黑頁易懂’下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: -----------^---^-I1T------0 一 f (請先閲讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度it财國SI^#i7cNS ) ( 210X297^J7 4532twt:DQC/005 A7 B7 五、發明説明(今) 圖式之簡單說明: (請先閲讀背面之注意事項f寫本頁) 第1A圖至第1F圖係繪示根據本發明較佳實施例之 種動態隨機存取記憶體電容器的製造方法。 其中,各圖標號與構件名稱之關係如下: 100 :基底 1 0 2 :絕緣層 104 :溝渠 106、106a :導電層(下電極) 108、108a、108b :光阻層 1 10 :介電層 112 :導電層(上電極) 114 :導電層的表表面和光阻層的表面之距離 1〗6 :導電層的表面 118 :光阻層的表面 實施例 第1A圖至第1F圖所示,爲根據本發明一較佳實施例 之一種動態隨機存取記憶體電容器的製造方法。 經濟部智慧財產局員工消費合作社印製 首先請參照第1A圖,提供一基底100,比如是已形成 有部份元件(未繪出)的半導體矽基底,其中已形成的元 件比如金氧半電晶體、字元線、位元線等。於此基底100 上形成一絕緣層102,再於其中形成有溝渠104,用以做爲 電容器之用,此溝渠104的深度大約爲電容器的高度。之 後於絕緣層102上形成一層導電層106,其材質比如是摻雜 的複晶矽,此導電層106與絕緣層102大約共形,此導電 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) A7 4〇^Su B7 五、發明説明(f) 層106係做爲電容器的下電極之用。 (請先閲讀背面之注意事項ί寫本頁) 接著請參照第1B圖,於導電層106上覆蓋一層溝塡能 力佳的光阻層108,且使此光阻層108塡滿溝渠104。覆蓋 此光阻層108的目的,是爲了利於後續除了溝渠104以外 之其他區域的導電層106之剝除。 接著進行三階段的蝕刻步驟,以將導電層106的圖案 化。第一階段的蝕刻步驟爲剝除光阻層108至溝渠104以 外之其他區域的導電層106完全暴露出爲止;第二階段的 蝕刻步驟爲剝除溝渠104以外之其他區域的導電層106,使 相鄰的溝渠104中做爲下電極之導電材質的電性獨立;第 三階段的蝕刻步驟爲完全剝除溝渠104中剩餘之光阻材 質。如以下第1C圖至第1E圖所做之說明。 經濟部智慧財產局員工消費合作社印製 接著請參照第1C圖,首先進行第一階段的蝕刻步驟, 利用乾式蝕刻法回蝕刻光阻層108,直至溝渠104以外之其 他區域的導電層106完全暴露出爲止,以使其轉爲如圖所 示之光阻層l〇8a,此光阻層108a用於保護溝渠104中之導 電層106,爲了確定溝渠104以外之其他區域的導電層106 完全暴露出,可以將蝕刻終點控制在使光阻層108a的表面 1 18低於導電層106的表面116 —距離114,此距離114比 如是小於1 500埃左右。所使用的蝕刻劑比如包括氧氣和含 鹵素的氣體,氧氣和含鹵素的氣體之流量比例約小於10, 較佳的流量比是約介於4和8之間。 此外,亦可以將此第一階段的蝕刻步驟再細分爲快速 蝕刻光阻的步驟和緩慢蝕刻光阻的步驟,以節省進行蝕刻 6 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) IOC/005 A7 B7 五、發明説明(f) (請先閲讀背面之注意事項—寫本頁) 製程的時間。在快速蝕刻光阻的步驟中,先以包括氧氣的 蝕刻劑蝕刻,至溝渠104以外之其他區域的光阻層108大 部份剝除,然此時的導電層106尙未暴露出;接著進行緩 慢蝕刻光阻的步驟,此時在上述包括氧氣的蝕刻劑中加入 含鹵素的氣體,以降低光阻層108的蝕刻速率,和增加導 電層106的蝕刻速率,此緩慢蝕刻光阻的步驟進行至使光 阻層108a的表面118低於導電層106的表面116 —距離 112。其中含鹵素的氣體之加入,可以降低光阻層108的蝕 刻速率,但可以增加導電層106的蝕刻速率,因此可以避 免對應於溝渠104區域的光阻層108a會有凹陷產生,如此 可確保溝渠104中之導電層106受到光阻層108a的保護。 在上述回飩刻步驟中,含鹵素的氣體比如是含氟(F)、 氯(C1)、溴(Β〇或碘(I)等的氣體,其包括氟碳化物 (Fluorocarbon)、三氟化氮(NF3)、六氟化硫(SF6)、 氯氣(Cl2)、氯化氫(HC1)、氯化矽(SiCU)或其他類 似此性質者。其中氟碳化物包括四氟化碳(CF4)、三氟化 碳(CHF3)、二氟化碳(CH2F2)、氟化碳(CH3F)和其 他類似此性質者。 經濟部智慧財產局員工消費合作社印製 接著請參照第1D圖,繼續進行第二階段的蝕刻步驟, 利用等向性化學乾式蝕刻法剝除導電層106,所使用的蝕刻 劑對導電層106與光阻層108a有很高的選擇性,所使用的 蝕刻劑比如是包括氧氣和含鹵素的氣體,氧氣和含鹵素的 氣體之流量比約小於2,此蝕刻條件對導電層106與光阻層 108a的選擇比可以高達約10。含鹵素的氣體如前所述。 7 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製
402SU 4532twt.DOC 細 A7 -------B7 五、發明説明(G) 爲了確定相鄰電容器之間的電性不互導通,通常需設 定過度蝕刻步驟,使部份溝渠104中的導電層1〇6亦被部 份剝除,使溝渠104中之絕緣層〗〇2暴露出的厚度120比 如約爲1500埃至2〇〇〇埃。而在進行此等向性化學乾式蝕 刻製程的期間,光阻層108a亦會有部份的損失。經上述之 等向性化學乾式蝕刻製程後,使導電層1〇6和光阻層i〇8a 轉爲如圖所示之導電層106a和光阻層1〇8b。 利用本發明之等向性化學乾式蝕刻製程,除了可避免 相鄰電容器之間的導通,還可以使被蝕刻的表面較爲平 滑,因此可以使後續將形成之電容器不會有漏電的情況發 生,再者,電谷器的高度亦較易於控制。 接者sra參照第1E圖,繼續進行第三階段的蝕刻步驟, 剝除光阻層108b,直至暴露出導電層1〇6a ,其方法比如是 使用蝕刻法,其蝕刻劑比如是氧氣,亦可以包括少量之含 鹵素的氣體。 本發明在上述第1C圖至第1E圖中的三階段之蝕刻製 程,係藉由控制氧氣和含鹵素的氣體之流量比,而達成不 同的蝕刻目的,故可以在同一蝕刻系統中完成,於是可以 簡化製程,降低成本。 在上述第三階段之剝除光阻層108b的步驟,可以是 in-situ的方式’亦可以是ex_situ的方式。 接著請參照第1F圖,於導電層i〇6a所裸露出的表面 沈積·層介電層110,此介電層1丨〇並延伸至絕緣層1〇2 的表面。之後於介電層Π0上形成一層導電層Π2,此導電 本紙張尺度適用中國國家標率(CNS ) M規格(2獻297公幻 ----11lij----裝--11-一-I訂------線 (請先閲讀背面之注意事項f寫本頁) 4532twi:DC)C/005 B7 五、發明説明(?) 層Π2係做爲電容器的上電極之用。 本發明的優點如下: (1) 本發明利用蝕刻法剝除部份光阻層至暴露出溝渠 除外之導電層的表面、剝除部份導電層以避免相鄰電容器 之間的導通、以及再次剝除剩餘之光阻層等三階段的蝕刻 製程,可以在同一蝕刻系統中完成,故可以簡化製程,降 低成本。 (2) 利用本發明之等向性化學乾式蝕刻製程,來剝除部 份做爲下電極的導電層,除了可避免相鄰電容器之間的導 通外,另外,還可以使被蝕刻的表面較爲平滑,因此可以 使後續將形成之電容器不會有漏電的情況發生,且電容器 的高度亦較易於控制。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項^w寫本頁) 經濟部智慧財產局員工消費合作社印製 9 本紙張尺度適用中國國家標準(CNS ) A4現格(2丨Ο X 297公釐)
Claims (1)
- 402811 4532twf.DOC/005 A8 B8 C8 D8 六、申請專利範圍 1. 一種動態隨機存取記憶體電容器的製造方法,包 括: 提供一基底,該基底上已形成一絕緣層; 於該絕緣層中形成一溝渠; 於該絕緣層上覆蓋一第一導電層,該第一導電層並塡 入該溝渠中,且約與該溝渠共形; 於該第一導電層上覆蓋一光阻層; 剝除部份該光阻層,至暴露出該溝渠外之該第一導電 層; 進行一等向性化學乾式蝕刻製程,至該絕緣層於該溝 渠中暴露出一厚度,以完全剝除該溝渠外之該第一導電 層; 剝除該光阻層,至暴露出該溝渠中的該第一導電層; 以及 於該第一導電層上依序覆蓋一介電層和一第二導電 層。 2. 如申請專利範圍第1項所述之動態隨機存取記憶體 電容器的製造方法,其中第一導電層的材質包括複晶矽 經濟部中央標隼局員工消費合作社印製 (請先閲秦背面·ϊ意事項再|本頁) 層。 3. 如申請專利範圍第1項所述之動態隨機存取記憶體 電容器的製造方法,其中剝除部份該光阻層,至暴露出該 溝渠外之該第一導電層的步驟,更包括依序進行一快速蝕 刻步驟和一緩慢蝕刻步驟。 4. 如申請專利範圍第3項所述之動態隨機存取記憶體 本紙張尺度適用中國國家標準(CNS > Μ規格(210X297公釐) 旬2S 4532twt'.D〇C/0Q5 A8 BS C8 D8 申請專利範圍 經濟部中央標準局員工消費合作社印製 電容器的製造方法,其中該快速蝕刻步驟所使用的蝕刻劑 包括氧氣,該緩慢蝕刻步驟所使用的蝕刻劑包括氧氣和含 鹵素的氣體。 5. 如申請專利範圍第4項所述之動態隨機存取記憶體 電容器的製造方法,其中該含鹵素的氣體係由一族群所組 成,該族群包括氟碳化物、三氟化氮、六氟化硫、氯氣、 氯化氫和氯化矽所組成。 6. 如申請專利範圍第5項所述之動態隨機存取記憶體 電容器的製造方法,其中該氟碳化物包括四氟化碳、三氟 化碳、二氟化碳和氟化碳。 7. 如申請專利範圍第4項所述之動態隨機存取記憶體 電容器的製造方法,其中在該緩慢蝕刻步驟中,氧氣和含 鹵素的氣體之流量比小於1 〇。 8. 如申請專利範圍第7項所述之動態隨機存取記憶體 電容器的製造方法,其中氧氣和含鹵素的氣體之流量比約 介於4至8之間。 9. 如申請專利範圍第1項所述之動態隨機存取記憶體 電容器的製造方法,其中該等向性化學乾式蝕刻製程所使 用的蝕刻劑包括氧氣和含鹵素的氣體,其中氧氣和含鹵素 的氣體之流量比小於2。 10. 如申請專利範圍第9項所述之動態隨機存取記憶 體電容器的製造方法,其中該含鹵素的氣體係由一族群所 組成,該族群包括氟碳化物、三氟化氮、六氟化硫、氯氣、 氯化氫和氯化矽所組成。 請 先 閲 背 意 事 項 <再 本 頁 % 錄 本紙張尺度適用中國國家梯準(CNS ) Α·4規格(210X297公釐) 4〇28u :twt'.DC)C/005 A8 B8 C8 D8 六、申請專利範圍 Π.如申請專利範圍第10項所述之動態隨機存取記憶 體電容器的製造方法,其中該氟碳化物包括四氟化碳、三 氟化碳、二氟化碳和氟化碳。 12. 如申請專利範圍第1項所述之動態隨機存取記憶 體電容器的製造方法,其中剝除部份該光阻層,至暴露出 該溝渠外之該第一導電層的方法,包括刻法。 ____ 13. 一種動態隨機存取記憶體電容浩 方法,包括: 提供一基底,該基底上已形成一絕緣層; 於該絕緣層中形成一溝渠; 於該絕緣層上覆蓋一第一導電層,該第一導電層並塡 入該溝渠中,且約與該溝渠共形; 於該第一導電層上覆蓋一光阻層; 進行第一階段的蝕刻製程,以剝除部份該光阻層,至 暴露出該溝渠外之該第一導電層; 進行第二階段的蝕刻製程,利用一等向性化學乾式蝕 刻製程,至該絕緣層於該溝渠中暴露出一厚度,以完全剝 除該溝渠外之該第一導電層;以及 經濟部中央標準局員工消費合作社印製 (請先聞讀背面耆注項再棋寫本頁) 進行第三階段的蝕刻製程,以完全剝除該光阻層,至 暴露出該溝渠中的該第一導電層。 14. 如申請專利範圍第13項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中第一導電層的材質包 括複晶矽層。 15. 如申請專利範圍第U項所述之動態隨機存取記憶 12 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4532M OC/005 A8 B8 C8 D8 六、申請專利範圍 體電容器之下電極的製造方法,其中第一階段、第二階段 和第三階段的蝕刻製程,更包括在同一蝕刻系統中進行。 ' 16. 如申請專利範圍第13項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中剝除部份該光阻層, 至暴露出該溝渠外之該第一導電層的步驟,更包括依序進 行一快速蝕刻步驟和一緩慢蝕刻步驟。 17. 如申請專利範圍第16項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中該快速蝕刻步驟所使 C 用的蝕刻劑包括氧氣,該緩慢蝕刻步驟所使用的蝕刻劑包 括氧氣和含鹵素的氣體。 18. 如申請專利範圍第17項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中氧氣和含鹵素的氣體 之流量比約小於10。 19. 如申請專利範圍第18項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中氧氣和含鹵素的氣體 之流量比約介於4至8之間。 經濟部中央標隼局員工消費合作社印製 (請先閲讀背面、今注$項再镇^本頁) 20. 如申請專利範圍第13項所述之動態隨機存取記憶 體電容器之下電極的製造方法,其中第二階段的蝕刻製程 中,該等向性化學乾式蝕刻製程所使用的蝕刻劑包括氧氣 和含鹵素的氣體,其中氧氣和含鹵素的氣體之流量比小於 13 本紙張尺度適用中國國家標準(CNS ) A4規格(210><297公釐)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088106623A TW402811B (en) | 1999-04-26 | 1999-04-26 | The manufacture method of the DRAM capacitor |
| US09/306,261 US6162679A (en) | 1999-04-26 | 1999-05-06 | Method of manufacturing DRAM capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW088106623A TW402811B (en) | 1999-04-26 | 1999-04-26 | The manufacture method of the DRAM capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW402811B true TW402811B (en) | 2000-08-21 |
Family
ID=21640422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088106623A TW402811B (en) | 1999-04-26 | 1999-04-26 | The manufacture method of the DRAM capacitor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6162679A (zh) |
| TW (1) | TW402811B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693320B1 (en) | 1999-08-30 | 2004-02-17 | Micron Technology, Inc. | Capacitor structures with recessed hemispherical grain silicon |
| US6465373B1 (en) * | 2000-08-31 | 2002-10-15 | Micron Technology, Inc. | Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2Cl2) interface seeding layer |
| US6949785B2 (en) * | 2004-01-14 | 2005-09-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes |
| US7071515B2 (en) * | 2003-07-14 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Narrow width effect improvement with photoresist plug process and STI corner ion implantation |
| KR100964400B1 (ko) * | 2003-10-01 | 2010-06-17 | 삼성전자주식회사 | 반도체 소자의 콘택 구조체 |
| KR100548999B1 (ko) * | 2003-10-28 | 2006-02-02 | 삼성전자주식회사 | 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법 |
| CN102005414B (zh) * | 2009-08-28 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器像素、制造方法及图像捕获设备 |
| CN108074871B (zh) * | 2016-11-11 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 动态随机存储器及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966611A (en) * | 1998-02-26 | 1999-10-12 | Micron Technology, Inc. | Semiconductor processing for forming capacitors by etching polysilicon and coating layer formed over the polysilicon |
-
1999
- 1999-04-26 TW TW088106623A patent/TW402811B/zh active
- 1999-05-06 US US09/306,261 patent/US6162679A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6162679A (en) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457236B2 (ja) | 深いトレンチキャパシター蓄積電極の製造方法 | |
| TWI271806B (en) | Method for fabricating semiconductor device | |
| US5851897A (en) | Method of forming a dram cell with a crown-fin-pillar structure capacitor | |
| TW508758B (en) | Manufacturing method of deep trench capacitor | |
| TW402811B (en) | The manufacture method of the DRAM capacitor | |
| US5950092A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100376986B1 (ko) | 반도체소자의 제조방법 | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| TW552673B (en) | A method of fabricating a semiconductor device | |
| US5904537A (en) | Method of manufacturing a crown-fin-pillar capacitor for high density drams | |
| TWI305667B (en) | Process for filling polysilicon seam | |
| KR20020000349A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100709439B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100875658B1 (ko) | 반도체소자 제조방법 | |
| KR100365557B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR0155621B1 (ko) | 반도체 장치의 적층형 캐패시터 제조방법 | |
| KR100240588B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20010003258A (ko) | 반도체소자의 저장전극 형성방법 | |
| US6716769B1 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| KR100258370B1 (ko) | 반도체소자의 콘택방법 | |
| KR100275341B1 (ko) | 반도체소자의콘택방법 | |
| KR100632593B1 (ko) | 반도체 소자의 제조 방법 | |
| TW302510B (en) | Metal etching method of integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |