TW434809B - Method for forming an insulating layer in semiconductor device - Google Patents

Method for forming an insulating layer in semiconductor device Download PDF

Info

Publication number
TW434809B
TW434809B TW087110367A TW87110367A TW434809B TW 434809 B TW434809 B TW 434809B TW 087110367 A TW087110367 A TW 087110367A TW 87110367 A TW87110367 A TW 87110367A TW 434809 B TW434809 B TW 434809B
Authority
TW
Taiwan
Prior art keywords
layer
forming
sog
insulating layer
patent application
Prior art date
Application number
TW087110367A
Other languages
English (en)
Inventor
Jae-Wook Im
Original Assignee
Lg Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Semicon Co Ltd filed Critical Lg Semicon Co Ltd
Application granted granted Critical
Publication of TW434809B publication Critical patent/TW434809B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/098Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00Ion implantation into wafers, substrates or parts of devices
    • H10P30/20Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/071Manufacture or treatment of dielectric parts thereof
    • H10W20/093Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/095Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by irradiating with electromagnetic or particle radiation

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

434809 A7 B7 五、發明説明( 5 10 15 經濟部中央標準局員工消费合作社印聚 20 、本發明係有關於心於半導體元件中形成—絕緣層的方 法’更特別地,係有關於用於以HSQ (氫石夕倍半曱烧 (hydrogen SliSes取i〇xane))形成一由 s如層(玻璃 上有矽(s:LliC0n 〇n glass))製成之氧化矽層在一具有 半導體元件之晶圓上的方法,俾可防止位元線從以習知 APCVD (大氣壓力化學氣相沉積法)填注在該晶圓上之元件 間之間f時出現的孔洞跨接出來,其中,在該等元件之間 的間P岽疋在〇·18μιη之下巾HSQ係用於填注材料俾 一穩定的内層介電材料。 本發明主要係關於元件藉著將間隙填注SOG攻變成具 有Ar+之離子植入之抗用以打開接觸孔 之熱處理和料則彳之化學藥品的穩定性。 通常,氧化矽係使用於由CVD或者積體電路之矽基體 或多晶石夕之開放部份的氧化/生長所形成的絕緣層。 然而’通常在平坦化製程中,氧化梦層賴著把作為來 源之氧化碎的塗佈材料在積體電路結構上流動來被形成。 象Q(氫石夕倍半甲貌)般之以石夕炫:氫化物為基底的塗 佈材料β為氧化石夕的來源,係被使用於形成一氧化石夕層 在一積體電路結構上。 作為積體電路結構上之塗佈材料㈣炫ll化物或者HSQ ’稱為Η-樹脂,si〇2先驅業已被發現在要被塗佈的表面上 係,動良好’包括階梯表面’並且提供高產量的Si〇2,而 且提供具有低碳含量的si〇2層。該塗佈材料,在初始乾燥 以移去施加該塗佈材料到該積體電路結構時所使用的溶劑 第4頁 11 n^i 1— - t^n ........ —1 (½先閲ti背面之注意事項再填寫本頁) -訂 本紙張尺度適用中圏國家標準(CNS ) M規推(2 j 〇 X297-i>t ) 經清部中央梯準局負工消费合作社印黎 434809 A7 1 ----—>_B7 1五、發明説明(2 ) — ' 之後,係藉著從大約2〇〇°c加熱到1000°c的溫度來被硬化 以形成希望的Si〇2陶層。 雖然使用如此的石夕烷氫化物或者HSQ塗佈材料作為於 積體電路結構上之Si〇2層之形成的先驅係符合某些結果, 5然而,它並非沒有其之問題。在這方面,該材料為該乾燥 塗佈材料至Si〇2之不完全轉換的不完全硬化’在該塗佈材 料被施加到一階梯表面上時業已被注意到。特別地,當該 塗佈材料被施加到緊密分隔的階梯,或者在狹窄的渠溝時 ,在該渠溝之底部的塗佈材料不完全地硬化。亦要注意的 10是,即使在該等階梯係分隔得較遠時,在接近該階梯之角 落之底部的塗佈材料係不完全硬化。 像HSQ般之η -樹脂的硬化係一可逆轉反應,其可以由 下面的方程式表示: HSQe Si02 + η2 个 15 據此,形成希望之氧化矽產物之反應的完成係端視氫氣 離開該塗佈材料的能力而定,藉此驅動上述方程式到完成 氧化矽之形成的右邊。在形成於該基體之渠溝之最深部份 或者在緊密分隔之階梯之間,以及在接近階梯之角落的塗 佈材料,在陷入的氩氣上係具有氩氣可能通過之縮小的擴 2 0 散角度或者細小的體積’藉此導致該塗佈材料之該等部份 的不完全硬化的結果。 因此,無法完全轉換所有HSQ塗佈材料到氧化梦會導 致氫氣在後續的步驟期間從該塗佈枒料釋放或者發射出來 ,包括係不希望有像氩般之還原氣體出現的步驟。再者, 第 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨〇χ297公# ) ^表-- (規先閲¾背面之注意事項再填涔本頁) 訂 4348 09 A7 B7 五、發明説明(》) 經濟部中央橾準局貝工消費合作社印敦 HSQ塗佈材料的該不完全辟 哽化導致具有不同膨脹係數的材 t構上的結果,引致來自該完全硬化 :=!刻特性的材料和電也應力的除 sortll彳)之、知技術之料在半導體元件中形成由 S0G製成之絕緣層的方法係如下。 形成字線❹Μ制以躲-已職有元件的半導艘 基體上巾然後封頂層係藉著將氣化物沉積於該沉積 多晶砂上來被形成。-字線係藉著触刻該沉積多晶石夕和該 封頂層的部份來被形成。要成為—側壁間隙壁的氣化物係 藉由LPCVD(低壓化學氣相沉積法)而然後BpSG (石朋麟矽玻 璃)來被沉積於該字線上或者USG係藉由ApcvD來被沉積 以填注在字線間的空間,其中,如果s〇G(旋塗式玻璃)係 取而代之被沉積的話,熱硬化係被施加來填注該空間。 在由該APCVD所形成的層業已以高溫回火進行回火來 15被硬化之後’一封頂層係藉著沉積氧化矽來被形成,其中 ’該封頂層若有需要係被平坦化CMP (化學機械研磨法)。 第至1F圖顯示習知技術在半導體元件中形成絕緣 層以填注在元件或者導線之階梯之間之空間的截面圖。 請參閱第1A圖所示,多晶矽12業已被沉積在一矽基 體11上,然後,一氮化物層I3係藉著LPCVD來被沉積於 該沉積多晶矽12上《該氮化物層的字線圖型係由微影所定 義°然後’ 一字線係藉著將該沉積多晶矽12蝕刻來被 形成" 請參閱第1B圖所示,一氮化物層14係藉著LPCVD來 5 10 20 --------Jf — (¼先閱讀•背面之注意事項再填寫本瓦)
、1T ( CNS )以说核(2Ι〇χ297·ί>"^" 4348 Ο 9 A7 B7 五、發明説明(Μ·) 5 經濟部中央標準局貝工消费合作社印裝 被沉積’以形成該階梯式字、線12的側壁間隙壁在該現出的 矽基體11上、在保留於孩字線12上之氮化物層13的側 面上及側面處、和在該字線12的側面處。 請參閱第1C圖所示,該字線12的/側壁間隙壁14係 藉著將該氮化物層14回蝕刻來被形成。 請參閱第1D圖所示,一緩衝氧化物15係藉著LPCVD 來被形成於s紳基體1! <現出的表面上、於該侧壁間隙壁 I4和剩下之氣化物13的表面上。 請參閱第1E圖所示,—中間層16係藉著以ApCVD將 BPSG或者USG沉積至厚収以將該等階梯之間之空間(間 隙)填注來被形纽該緩料化物15上。如果 SOG係取而 代之被施加的話’在該中間層16内部之剩下的溶劑係以熱 硬化f除。該中間層係以高溫回火硬化。 靖參閱第1F圖所示,供平坦化用的封頂層17係以 LPCVD形成於該中間層16上。一般來說’ 與工(中 間層介質)處理係同時進行的。 如果在該中間層16下面之階梯之間的間隙係不足 0.25帅的話,根據習知技術,孔洞·由於半導體元 限制而係無法避免的。 稱 —再者+,由於該溶劑在旋塗式方法的間隙填注處理時並不 完全藉著熱硬化移除’在接觸孔的清潔處理中, 由於輕易以濕化學藥品蝕刻而出現。 、 β據此’氧化物的特性必須被提升俾可彌補該等上述的問 ___ 第.7頁 本紙張尺度適用中國國^^⑽)λ_ ( 21〇χ騰[y (棟先閲读背面之注意Ϋ項再填寫本頁) Η装· •Τ— 五、發明説明(义) 據此,本發明係指向於用於形成絕緣層的方法,其實質 上避免由於相關技術之限制和缺點所引起的一個或者多個 問題。 本發明之其中一個目的是為提供一 SOG層,其具有對 5 抗在開啟接觸孔和熱處理時之濕式蝕刻化學藥品的元件穩 定性以及藉著SOG層之提升的特性防止由於結構限制所引 起的孔洞》 換句話說,本發明藉著使用間隙為極細微之HSQ基底 之非有機材料來控制由於間隙填注之孔洞所引起之爆裂的 10 產生。 4348 0 9 v Μ Β7 本發明透過當在該等階梯之間之剩餘在線間的溶劑被完 全移除時對後面之清潔處理之濕式化學藥品的阻抗來提供 穩定的處理β 再者,本發明提供因為離子植入之輕易的深度控制。 本發明之其他特徵和優點將會被展現於下面的描述而部 份將會由該描述而變得明顯,或者可以藉由本發明的實施 來學習到9本發明之目的和其他優點將會藉由特別於該描 述和其之申請專利範圍與附圖所指出的結構來被實現和達 成。 為了達成所實施和廣泛地描述之本發明的這些和其他優 點’本發明包括形成一由氳矽倍半曱烷製成的S〇G(熒塗式 玻璃)層於一半導體基體上、將離子植入至該SOG層、及使 該離子植入SOG層硬化。 更特別地,本發明包括如下之步驟:以一由氫矽倍半甲 第.8頁 本紙張尺度適用中国 (外先閲说背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印聚 5 10 15 、發明説明(b) A? B7 經濟部中央標準局貝工消費合作社印聚 20 2成的SOG(旋塗式玻璃)層塗佈一具有元件形成於其上 ^導體基體的不平坦表面、把係從㈣能夠被離子化之 ’、所得到的離子植人至該SQG >|、將該業已植入離子的 S0G層回火俾可在—室中硬化、及形成—封頂層以供該業 已回火之SQG層的平坦化用。 β必須要了解的是,上面大致上的描述和下面詳細的描述 疋為代表性與說明而且係傾向於提供如所主張之本發明的 進一步說明。 s亥等附圖’其係被包括俾提供本發明之進—步了解而且 係被併合及構成本申請案的一部份,描繪本發明的實施例 並且係與該描述一起作用來說明本發明的原理。 在該等圖式中: 第1A至1F圖顯示習知技術在半導體元件中形成絕緣 層於一晶圓上俾可填注在元件或者導線之階梯之間之空間 的橫截面圖; 第2A至2G圖顯示形成一由HSQ製成之SOG絕緣層的 橫截面圖;及 第3A至3C圖顯示在離子植入與高溫硬化時化學黏結 的結構。 現在請詳細地參考本發明的較佳實施例,其之例子係被 描繪於該等附圊中。 通常’在製造半導體元件時,二氧化矽係被使用於絕緣 在它們之間的元件或者層,在其中,氧化物係藉著將多晶 矽或者積體電路之矽基體的暴露部份氧化或者以CVD沉積 第9頁 本紙張尺度適用中國國家標準(CNS ) A4规招(2丨Ox297公^7 ----------- (#'先閎欢背面之注意Ϋ項再填寫本頁) 訂 .— 五、 發明説明( A7 B7 5 經濟部中央橾率局員工消費合作社印製
該氧化物來形成。 然而,就平坦化而言,通常該液態來源材料係在積體電 路的結構上流動以形成一二氧化矽層。 於該半導體積體電路上的二氧化石义層係從作為塗佈材料 之像HSQ般之由氫化矽烷製成的來源材料形成。使用薄膜 陶瓷二氧化矽塗層作為電子元件之保護和介電層在習知技 術中係已知的。如此所形成的塗層提供底層基體良好的環 境保護並有效禁止導電。 雖然有它們的功效,這些習知方法就HSQ樹脂的氧化 和硬化而言係需要使用(溫度X時間)的高熱預算。如此之 高熱預算在很多因它們會損害或者破壞該基體之對溫度敏 感的應用上係不可接受的"例如,美國專利第4,756,977 號一案描述HSQ樹脂衍生二氧化矽瓮層在包括電子元件之 各種基體上的使.用。 氫化矽烷樹脂,有時亦被稱為HSQ或者H-樹脂,在完 全冷凝和水解時,具有公式(H/SiQ3/2)n,其中,n大致上 為大約10-1〇〇〇。典型的1樹脂’當不是完全冷凝或者水 解時,可以具有公式Hsi(〇H)x (‘〇RW“,在其中, x 0 2 y=0-2, z=1_3, x+y+z=3而且該聚合體之所 有單元之y的平均值係大於〇。每個R是為獨立地一個工_ 6碳有機群組,其在經由氧原子黏結至矽時,形成一可水 解代替物。該等氬化矽烷或者HSQ二氧化矽先驅物和它們 作為塗佈材料的使用係在Balance等人之美國專利第 5'14 5'72 3號一案中有更完全的討論。 第10頁 本紙張尺度it用中gjg|家椟準(CNS )八4麟(2|Gx297/々难) ---------— (价先閱讀背面之注意事項再填寫本頁〕
l1T 4348 0 9 經濟部中央標準局負工消費合作社印^ kl B7五、發明説明(I ) , 作為與本發明相關的習知技術,美國專利第 5,42 9,990號一案描述以離子植入的SOG平坦化而美國專 利第5,456,952號一案則進行HSQ被使用作為二氧化矽 之先驅物的硬化處理。 5 本發明在半導體元件中透過離子植入形成SOG層的方 法包含如下之步驟:以一作為絕緣中間層之由以HSQ為基 底的樹脂塗佈一具有元件之矽基體的不平坦表面、以能夠 被離子化的原子將離子植入至該SOG層内、在一室中將該 離子植入SOG層回火以硬化、及形成一封頂層於該回火 10 SOG層上以獲得平坦化。 第2A至2G圖顯示形成一由HSQ製成之SOG絕緣層的 橫截面圖而第3A至3C圖則顯示在離子植入與高溫硬化時 化學黏結的結構。 請參閱第2A圖所示,形成一字線的多晶矽22被沉積 15 於一形成有半導體元件的矽基體21上。一氮化物層23或 者一二氧化矽層23係藉由LPCVD形成於該沉積的多晶矽 22上。一字線22係藉著以照相和蝕刻處理將該氮化物層 23和該沉積之多晶矽22的某部份栘除來被形成。 請參閱第2B圖所示,一緩衝二氧化矽層24被形成於 20 該暴露之基體21的表面上,在該剩下之氮化物層23上和 該剩下之氮化物層23的側面處及字線22的側面處。 請參閱第2C圖所示,該緩衝二氧化矽層24係以具有 良好流動特性之以HSG為基底的SOG塗佈,其中,該塗層 SOG 25填注該等在階梯狀字線22之間的間隙並且係自該 第11頁 (贫先閱攻背面之注意事項再填寫本頁) 訂 * I -- - 本紙張尺度適用中國國家標準(CNS ) Λ4規棉(210X 297公漤) 434809 五 、發明説明(, A? B7 5 10 15 經濟部十央橾準局負工消费合作社印製 20 半導體基趙21 ίΛ主_的厚度。的表面起形成^覆蓋該等階梯之Q_05 - SOG的矽®早4曰丄 *上之以HSQ為基底之 ,而且亦分別與一氧原子和一氮原子的共價鍵 原子的兩個共價:係Γ個相鄰之其他石夕原子共享之氧 ⑽i〇3/2bt^’其中,該s〇g之化學方程式為鍵峰㈣m si;SmFTIR分析的話,該si'H 用以中::咖層26中之分子之間的鍵由於 中,能夠被-以 離子植人而變成激發狀態,其 量係在所有的原子係可利用作植入,而且劑 , m之上且能量係在其之100EV之上。例如 二,離子植人係'在大約25QKeV之能量和3E15之劑量 的條件下執行。 <削篁 "月參閱對應於第2D圖並且係顯示在Ar離子植入上之 化學黏結之轉移狀態的第3B圖,每個在氫原子與每個矽原 子,間的鍵由於離子植入而振奮。囱此,該等氫原子係报 可旎彼此耦合來形成氫分子。然後,已遺失其之氫原子的 =原子變成追逐狀態,如在第3B圖中之右邊部份處所顯示 身又。即使該Si_H鍵峰在FTIR分析時出現在該si_〇鍵峰 的左邊,該峰的大小係比第3A圖的小,顯示在矽與氫之間 的鍵業已被破壞。 在第2E圖中,隨著該離子植入之S〇G層的密度已降低 第12頁 表紙張尺度制悄SI家轉(CNS ) Ai)聽(加x2m>i -ί 1-I----n 1 I (许先閲面之注意事項再填寫本頁} 經濟部中央梯率局負工消費合作社印聚 4348 0 9 A7 ____ B7五、發明説明(\〇 ) ------- ,硬化的SOG層27係藉著在加熱室中於大約攝氏75〇度 下回火來被形成,其中,回火的大氣為空氣、氣氣、氧氣 或者〇.1~9〇0 seem的水蒸氣而且在該室中的壓力為 0 . 01-1000 Torr ° 5 請參閱顯示業已於第2Ε園中以高溫回火之s〇G層之化 學方程式的第3C圖’經由熱硬化所激發的氫原子變成氫分 子,離開該S0G層。然後,該S0G層係以氧原子代替,變 成純一氧化梦層,藉此該Si -H鍵峰在FTIR分析中不見 了0 請參閱第2F圖所示,由二氧化矽製成的一封頂層28 係由CVD形成於該純二氧化矽層27上。 請參閱第2G圖所示,若有需要,—良好平坦化的氧化 物28係藉由CMP形成。 因此,本發明藉著利用在其中之間隙係極小之以HSQ 為基底的無機材料來控制由於間隙填注時之孔洞所引起之 爆裂的產生、透過當在該等階梯之間之剩餘在線間的溶劑 被完全移除時對後面之清潔處理之濕式化學藥品的阻抗來 提供穩定的處理、而且亦提供因為離子植入之輕易的深度 控制。 對於熟知此項技術的人仕來說,很明顯的是在本發明之 用於形成絕緣層的方法上’各種改變和變化可以在沒有離 開本發明之精神或者範圍下達成。因此,本發明係傾向於 涵蓋屬於申請專利範圍與其之等效物之範圍内之本發明的 改變和變化。
___ 第]3頁 本紙張尺度適财關家轉) Λ4規彳M (使先閲請背面之注意事項再填寫本頁) 訂 —------- 434809 A7 B7 五、發明説明(八) 5 元件標號對照表 11 矽基體 12 多晶矽 13 氮化物層 12 字線 14 氮化物層 15 緩衝氣化物 16 中間層 21 矽基體 22 多晶矽 23 氮化物層 24 緩衝二氧化矽層 25 SOG層 26 SOG層 27 SOG層 (t先閱lit背面之注意事領再填寫本瓦)
Hi衣- 訂
.-T 經濟部中央標準局員工消费合作社印製 頁 14 本紙張尺度適用中國國家標準(CNS >人4规格(210X297^# )

Claims (1)

  1. 正 4 3 4 8 0 9 ¾ 經濟部智慧財產局員工消f合作杜印製 六、申請專利範圍 第0871 10367號專利申請案申請專利範圍修正本 修正曰期:89年9月 b 一種在半導體元件中形成絕緣層的方法*其包含下列 步驟: 形成一由氫矽倍半曱烷製成的SOG(旋塗式玻璃) 層於一半導體基體上; 在能量於100eV之上且劑量於1E01離子/cm2以上 的條件下,將離子植入至該SOG層内;及 使該經離子植入的SOG層硬化。 如申請專利範圍第1項之在半導體元件中形成絕緣層 的方法,其中該SOG層係被使用作為一絕緣中間層。 如申請專利範圍第1項之在半導體元件中形成絕.緣層 的方法,其中該SOG層係被形成到0.05 - 5 μιη的厚 度。 如申請專利範圍第1項之在半導體元件中形成絕緣層 的方法,其中所有類型之施夠被離子化的原子均可被 使用於該植入的步驟中。 如申請專利範圍第1項之在半導體元件中形成絕緣層 的方法,其中該硬化的步驟包含一回火步驟β 如申請專利範圍第6項之在半導體元件中形成絕緣層 的方法,其中該回火步驟係於〇·〇〗_〗〇〇〇 Torr之壓力 下進行。 如申請專利範圍第1項之在半導體元件中形成絕緣層 的方法,其中該回火步驟係在4〇〇-140(TC的溫度下進 2. 3. 4. 5. 6. 7. 本紙張又度適用中國國家標準(CNS>A4規格(210 X 297公釐 (請先Μ讀背面之注$項再填寫本頁) 434809 A8 B8 C8 D8 - 六、申請專利範圍 行。 8.如申請專利範圍第1項之在半導體元件中形成絕緣層 的方法,其中該回火步驟係在空氣、氮氣、氧氣或者 水蒸汽的大氣中進行,而且該大氣的量係在O.i-900 seem之間。 SV —種在半導體元件中形成絕緣層的方法,其包含下列 步驟: 以一由氩矽倍半甲烷製成的SOG層塗佈一半導體 的不平坦表面,其中該半導體基體具有電氣元件被形 成於其上; · 在能量於100eV之上且劑量於1E01離子/cm2之上 的條件下,將離子植入至該SOG層内,其中該等離子 係擇自可被離子化的原子; 藉由回火該經離子植入的SOG層俾硬化該經離子 植入的SOG層;以及 形成一平坦化的封頂‘層於該經硬化之SOG層之 上D 10_如申請專利範圍第9項之在半導體元件中形成絕緣層 的方法*其中該SOG層被形成到0.05 - 5 μπι的厚度。 11. 如申請專利範圍第9項之在半導體元件中形成絕緣層 的方法’其中該等離子係從Ar製成。 12. 如申請專利範圍第9項之在半導體元件中形成絕緣層 的方法,其中該回火的步驟係在400-1400°C的溫度 中’ 0.01-1000 Torr的壓力下和在空氣、氮氣、氧氣 -2- 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公髮) ------------:--------訂---------線/ (請先閱讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 434809 韻 C8 D8 六、申請專利範圍 或水蒸氣的大氣下於該室中進行。 13.如申請專利範圍第9項之在半導體元件中形成絕緣層 的方法,其中該封頂層係藉著以CVD沉積二氧化矽來 被形成。 <請先閱讀背面之注意事項再填寫本頁) .Λ--------訂---------1^ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐)
TW087110367A 1997-12-26 1998-06-26 Method for forming an insulating layer in semiconductor device TW434809B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970074106A KR100248159B1 (ko) 1997-12-26 1997-12-26 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법

Publications (1)

Publication Number Publication Date
TW434809B true TW434809B (en) 2001-05-16

Family

ID=19528667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087110367A TW434809B (en) 1997-12-26 1998-06-26 Method for forming an insulating layer in semiconductor device

Country Status (3)

Country Link
JP (1) JPH11274152A (zh)
KR (1) KR100248159B1 (zh)
TW (1) TW434809B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649262B2 (ja) 2005-04-19 2011-03-09 株式会社東芝 磁気記録媒体の製造方法
KR100780617B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
CN115662903B (zh) * 2022-11-14 2023-05-26 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Also Published As

Publication number Publication date
KR19990054301A (ko) 1999-07-15
JPH11274152A (ja) 1999-10-08
KR100248159B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
TW396447B (en) Method of making a semiconductor device having planarized insulating layer
TW322465B (en) Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback
TW451448B (en) Method of forming a tungsten plug
TW554442B (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
CN100530561C (zh) 半导体器件中的透明非晶碳结构
TWI385728B (zh) 受損介電材料之移除方法
TW469532B (en) Method for production of semiconductor device
US20140231384A1 (en) Hdd patterning using flowable cvd film
TW201316405A (zh) 雙重圖案化蝕刻製程
US20090104774A1 (en) Method of manufacturing a semiconductor device
CN100461350C (zh) 具有有机抗反射涂层(arc)的半导体器件及其制造方法
WO2008076663A1 (en) Method for selective removal of damaged multi-stack bilayer films
KR100857664B1 (ko) 유기규산염층의 증착 방법
TW471134B (en) Manufacturing method for multilevel interconnects
JPH11297829A (ja) 半導体装置及びその製造方法
TW434809B (en) Method for forming an insulating layer in semiconductor device
EP3887566A1 (en) 1-methyl-1-iso-propoxy-silacycloalkanes and dense organosilica films made therefrom
US11087973B2 (en) Method of selective deposition for BEOL dielectric etch
US6124218A (en) Method for cleaning wafer surface and a method for forming thin oxide layers
CN115698371A (zh) 利用脉冲式化学气相沉积的金属氧化物的选择性沉积
JP2001118928A (ja) 集積回路の製造方法
EP0673063A2 (en) Method for forming a silane based boron phosphorous silicate planarization structure
JPH07297186A (ja) 半導体装置の製造方法
JP3254207B2 (ja) 絶縁膜の作製方法
JP3629179B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees