TW441124B - Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same - Google Patents

Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same Download PDF

Info

Publication number
TW441124B
TW441124B TW088114562A TW88114562A TW441124B TW 441124 B TW441124 B TW 441124B TW 088114562 A TW088114562 A TW 088114562A TW 88114562 A TW88114562 A TW 88114562A TW 441124 B TW441124 B TW 441124B
Authority
TW
Taiwan
Prior art keywords
type
discharge protection
electrostatic discharge
impurity concentration
concentration region
Prior art date
Application number
TW088114562A
Other languages
English (en)
Inventor
Hidechika Kawazoe
Eiji Aoki
Teng Hsu Sheng
Katsumasa Fujii
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW441124B publication Critical patent/TW441124B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/135—Thyristors having built-in components the built-in components being diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

441124 五、發明說明〇) 發明背景 1 ‘發明範疇 ，、· 本發明牽涉到一種用於半導體積體電路的靜電放電保護 ^ ’用以保護半導體積體電路，避免因靜電流入或流出 ^電路(靜電放電現象）而導致中斷。本發明也牽涉到製造 =類靜電放電保護裝置的方法，以及使兩該靜電放電保護 裝置之靜電放電保幾電路。 2.相關技藝說明： 放電，在半導體積體電路領域中屬於一種現象’其 雷^ κι Ϊ帶靜電的人或機器流入半導體積體電路，或一靜 :4 - 1擦而產生靜電的半導體積體電路流入外部導體。 發生靜電玫電現象時，—瞬間有許多靜電流入或流 體積，電路。⑯而’多餘的電流流過半導體積體電路 置夕餘的電壓則流過内部電路。因此，可能產生接厶 擊穿二3路熔化、氧化膜電介質斷裂等，戶斤以中斷了：區 體積體電路。 了 +導 為了避免半導體，積體電路因靜電放 會在半導體積體電路外部端子及内 —斷，通常 電保護裝S ’以便形成用於靜電的；間女裝靜電敌 電保Μ，置會在製造半導體積體 =路靜電敌 加半=積體電路的製造成本，最好了不要增 驟即吁裝入靜電放電保護褽置。疋不用執行額外的步 常用：靜電放電保護裝皇包 鹼變電流（transio + 、 叫限制元件，用，、， ^ nt current)在半導磡接粬#用乂限制 卞導歧積體電路t 441 12 4 五、發明說明（2) 動’譬如擴散電阻（diffused resistor)和多晶矽電阻這 類半導體。其他類似的保護電路包括一電壓箝位元件，用 以抑制施加至内部電流的電壓，譬如二極體、間流管、 M0S電晶體和雙極電晶體。 作為電流箝位元件的閘流管有助於產生額外的放電電 流。但是，由於閘流管為ON的觸發電壓一般為高電壓，例 如約2 5 V至約4 0 V .，因此半導體積體電路可能在閘流管啟 動前斷裂。因此’閘流管已調整為較低的觸發電壓。 0 圖2 4為說明示範的傳統靜電放電保護裝置的側視圖，更 詳細地說’也就是由低電壓觸發的閘流管（曰本專利案號 2505652)。
參見圖24，作為η型雜質擴散層的p型基板1上有一 n型亨 2 ° η型井2中有一ρ型陽極高雜質濃度區4和型陽極閘1 雜質濃度區5 ^橫過η型井2和ρ型基板1之間的邊界上有—. 型高雜質濃度區5 5，因此ρ型高雜質濃度區5 5的一部份 由η型井2圍繞，該區的另一部份則由ρ型基板丨圍繞。在$ 離η型井2的ρ型基板1的另一區域有—η型陰極高雜質濃度 區6和一ρ型陰極閑高雜質濃度區7。該ρ型陽極高雜質^ 度區4和η型陽極閘高雜質濃度區5均透過一接點1 6 一 接至一陽極端子36。該η型陰極高雜質濃度J 土陰極閘咼雜質濃度區7均透過另一接點丨6和另一 連接至一陰極端子5 4。 &屬^ 參見圖25，千导Μ槓體電路的電源伢應器線路 罐路45之間有如圖24所示之低壓閑流管。靜電放^ 44ί 丨 2 4 案號 88114562 五、發明說明（3) Ρ阜今身S嫌在7更jE/補无
護裝置5 6的陽極端子3 6係連接至雷调彳 該靜電放電保護裝置56的陰極端子、将' f器線路52，並且 線路45。由於靜電放電而產生的額外電至該參考電壓 器線路52。當靜電放電達到靜電J卜，加至電壓供應 管之觸發電壓時，閘流管為〇N，因卜裝置56的閘流 # # + t I # 5 t @ 2 ^\ Ϊ 電二供應器線路 5 2 ^ a呀 』〜珉低阻抗路徑β該低阻抗路徑將 從電源供應器端子5 1流到參考電壓端子44的靜電荷旁路到 該裝置中’藉此避免連接至電源供應器線路52和參 線路45的半導體積體電路57發生擊穿。 在不具有Ρ型高雜質濃度區55的區域，閘流管的觸發電 壓由Ρ型基板1和η型井2之間的擊穿電壓決定。常見的cJj〇s 半導體積體電路製造過程中，觸發電壓將高到約2 5 v至約 40 V。利用這類高電壓，半導體積體電路57的内部電路將 在閘流管變為ON之前斷裂。如圖20所示之閘流管的觸發電 壓由P型高雜質濃度區55和η型井2之間的擊穿電壓 (breakdown voltage)決定。由於有ρ型高雜質濃度區 55，該擊穿電壓可減少到低於ρ型基板1和^型井2 =間°的擊 穿電壓。 由於半導體積體電路的最小處理空間變小，而希望積體 電路快速運作的需求增加’已執行矽化步驟（自我校準石夕 化物）以便減少M0S電晶體的源/汲極擴散阻抗或閘極線路 阻抗。在石夕化步驟中’其阻抗減少的矽基板表面和多晶矽 表面’首先調整加以曝光，在其上澱積類似鈦或始等高您 點金屬。然後，經過熱處理，即可提供矽和高熔點金屬的
O:\60\60132.ptc
2001.03.15. 007 441124 五、發明說明（4) 合金（矽化物）。 C Μ 0 S 流 & 該表面未覆驟中，石夕表面的—部份具有石夕化層， 圖24的閘流;膜或嶋電晶體的裝置隔離絕緣體。 為觸發器）h型井^1，發：f型高雜質濃度區叫成 高雜質濃度上 夕表面都覆蓋有石夕化層'然後，P型 負艰度£55 型井2彼此短路，因此 P發型生丼1穿。广於短路，所以該n型陽極閘高雜質濃度區R、 0 高雜質ΖΛΙΓ濃度區55、p型基板1吻型陰極閘 Μ彼ϊίί此短路，因此該陽極端州和陰極料 f避免ρ型咼雜質濃度區5 5和η型井2間短路的方法，是 ”了形成半導體積體電路的步驟之外與矽化步驟之前的 =驟，於Ρ型咼雜質濃度區5 5和η型井2之間ρη接合區的矽 J面上提供一矽化抑制絕緣體。但是此方法會在半導體積 貼·電路"IL f王中加入其他步驟或光刻掩模，因此增加半導體 積體電路的製造成本。 發明總結 根據本發明之一觀點，揭示一種靜電放電保護裝置，位 於半導體積體電路的輸入或輸出，用以保護半導體積體電 路的内部電路’避免靜電浪涌流入或流出該半導體積體電 路°該靜電放電保護裝置包括：一閘流管（thyrist〇r); 以f 一觸發二極管，用以低電壓觸發該閘流管β該觸發二 極管包括：一η型陰極高雜質濃度區；型陽極高雜質濃 度區；以及一絕緣體部份，用以電隔離在η型陰極高雜質
第8頁 441 1 2 4 五、發明說明（5) 濃度區表面上所形成的石夕化層以及在p型陽極高雜質濃度 區表面上所形成的另一石夕化層》 於本發明之一具體實施例中，該絕緣體部份包括：一閑 氧化膜’形成於該η型陰極高雜質濃度區和p型陽極高雜質 濃度區之間’用以提供該半導體積體電路的MOS電晶體之、 閘極；一多晶矽，在該閘氧化膜上形成圖案；以及一閘極 側壁絕緣體’位於該閘氧化膜的側壁和該多晶石夕的侧壁， 用以電隔離在η型陰極高雜質濃度區表面上所形成的矽化 層以及在ρ型陽極高雜質濃度區表面上所形成的矽化層。 於本發明之一具體實施例中，該靜電放電保護裝置在一 Ρ型半導體基板内形成。該η型陰極高雜質濃度區在η型井 内形成。該ρ型陽極高雜質濃度區的一部份包含在該η塑井
中。該ρ型陽極高雜質濃度區的另一部份包含在該ρ型半導 體基板或Ρ型井中D 於f發明之一具體實施例中’該靜電放電保護裝置在Ρ 型=導體基板内形成。該p型陽極高雜質濃度區在該p麼半 =體基板或ρ型井中形成。該n型陰極高雜質濃度區的一部 份包含在η型井中。該η型陰極高雜質濃度區的另一部份包 含在該Ρ型半導體基板或ρ型井中。 Ϊ ^明之一具體實施例中，該靜電放電保護裝 '置在η 3t二基板内形成。該η型陰释高雜質濃度區在η裂半導 ^ \共Φ形成。該Ρ型陽極高雜質濃度區的一部份包含在 rTZ $ 1蝴I該Ρ型陽極高雜質濃度區的另一部份包含在該 •^平V肢基板或n型井中。
4 41. 1 2 4
第ίο頁 441124 五、發明說明⑺ - 於本發明之一具體實施例中，該靜電放電保護裝置在n 型半導體基板内形成。該ρ型陽極高雜質濃度區在ρ型井内 形成。該η型陰極高雜質濃度區的一部份包含在該ρ型井 中。該η型陰極高雜質濃度區的另一部份包含在該η型 體基板或η型井中。 根據本發明的另一觀點，揭示一種製造 電！護裝置的方法。該方法包括以下步驟：形成=陰放 極尚雜質濃度區；形成—Ρ型陽極高雜質濃度區；以及形 成-絕緣體部份’帛以電隔離在η型陰極高雜f漢度區表 面上所形成的石夕化層以及在？型陽極高雜質濃度區表面上 所形成的另一石夕化層。 勺：本ί:之i具組實施例t ’形成該絕緣體部份的步驟 ^ .在一矽基板上，形成閘氧化
路的MOS電晶體之間極；在該 /巧千¥妝積U M ,, ρθ , 你敦网乳化版上’形成一MOS雷晶
;利用多晶砂和p型離子植入。一atlon) J :丨：為掩模植入P型雜質離子.；利用多晶砂 二乍為掩模植入n型雜質離子；在—多晶砂的側壁植
吟桎：5朕的侧壁上形成一閘極側壁絕緣體；並在η型 質濃度區的表面和該㈣陽極高雜質 在J ΰο上形成—矽化層。 J私 本發明的另一具體實施例中，該方沐十姑λ 質離子的击 乂 々 方法在植入Ρ型或η型雜 -極技M f"則另匕括以下步驟：其中該閘流管的觸發 陰極高雜質濃度區形成-具有p型基板或二 井㈣接合區，排列—p型離子植入光刻掩模的邊緣位於 ^ ' 441124 五、發明說明⑻ ' : 該多晶石夕區位置，該位置偏離n型雜質植入區的邊緣。 本發明：：一具體實施例中，該方法在植入p型或η型雜 負離子的乂驟之前另包括以下步驟：#中該閘流管的觸發 ==ΡΛ 雜f濃度區形成一具有η型基板或η型 接s區nn型離子植人光刻掩模的邊緣位於 该义晶矽區位置，該位置偏離p型雜質植入區的邊緣。 ，本々：之一具體貫施例t，形成該絕緣體部份的步驟 已舌，’幵/ 、裝置隔離絕緣體，用以隔離作用區，其中從 f頒似的作用區形成該半導體積體電路的MOS電晶體； JJ用該裝置隔離絕緣體和—p型離子植人抗㈣作為掩 =植入P型滩貝的離子；利用該裝置隔離絕緣體和一n型 :隹子植入抗I虫劑作為掩模，植入一、型雜質離子；並在形 :Ρ型陽極问雜質濃度區的表面和該η型陰極高雜質濃度區 的表面上形成一石夕化層。
C 所ί發明的另一具體實施例令’該方法在植入Ρ型或η型雜 =離=的步驟之前另包括以下步驟：其中該閘流管的觸發 :極官的11型陰極高雜質濃度區形成一具有ρ型基板或ρ型 的ΡΝ接合區，排列型離子植入光刻掩模的邊緣位於 ，接近忒觸發二極管中心處的裝置隔離絕緣體的位置’該 位置偏離—η型雜質植入區的邊緣。 ，1明的另一具體實施例中’該方法在植入ρ型或η型雜 一離=的步驟之前另包括以下步驟：其中該閘流管的觸發 :極管的ρ型陽極高雜質濃度區形成一具有η型基板或η型 的ΡΝ接合區’排列一η型離子植入光刻掩模的邊緣位於
第12頁 五 、發明說明（9) 或接近該觸發二極管中心_ & 位置偏離一 Ρ型雜質植入區<沾\裝置隔離絕緣體的位置，該 U的邊缝。 根據本發明之另一觀點，&扣 ^ 路，用以旁路一透過輪出/係揭示一種靜電放電保護電 此到達一參考電壓線路的^子進入半導體積體電路由 包括··根據本發明，具有；：浪涌二2電放電保護電路 置；以及一保護二極管。t二極管的靜電放電保護裝 管平行排列於半導體積體電放電保護装置和該保護二極 考電壓線路之間。該靜電姑路的輸出/入信號線路和該參 陽極閘，β及保護二極營工保護裝置的閘流管之陽極和 線路上。閘流管的陰極和二^極均連接至該輸出/入信號 均連接至該參考電壓線略:。以及保護二極管的陽極 一電阻，該電阻形成於—并 乂邊电放電保遵裝置另包括 型，介於該閘流管的陽極與該保；===導電 置，用以旁路-透過輸出/入端1 二種靜電放電保護裂 此到達-電源供應器線路的#電子f進二導體積·電路由 路包括：根據本發明，#有觸發二極总？電放電保護電 置；以及形成Μ基板或n型井：的：：:!電保護裝 電放電保護裝置和該保護二極管平行η瘦二極官。該靜 路的輸出/入信號線路和該電源供庫 &半導體積體電 放電保護裝置的閑流管之陽極和陽間。該靜電 的陰極均連接至該半導體積體電路的：二：：護二極管 該閘流管的_炼釦徂喵 π芦从的包源供應益線路上。 陰極和保遠二極賞的陽極均連接至該輸出/入 441124 五、發明說明（10) 信號線路上。閘流管的一陰極閣連接至該參考電壓 :靜電放電保護裝置另包括—電阻，該電阻形成於一 中’具有與該基板相對之導電型，介於妨料+ — ^ 該保護二極管的陰極之間。t❹的陽極與 根=本發明之另-觀點’係揭示一種靜電放電保護電 路’用以方路一透過電源供應器電路進入半導體積體= 達—參考電壓線路的靜電浪涌。該靜 :包二：據本發：，具有觸發二極管的靜電放電保以 r 之陽極和陽極間均連接至該電源供應器線路攻、 上。閘k官的陰極和陰極閘連接至該參考電壓線路。 雜具體實施例中，保護二極管的n型陰極高 :ρ型陽極高雜質濃度區均根據製造本發明的 靜電放電保護裝置的方法加以製造。 根：f:明之另一觀點，係揭示一種靜電放電保護電 供岸器輸出/入端子、參考電壓端子和電源 出/入端子、“項半導體積體電路由此到達另一輸 %。、參考電壓端子和電源供應器端子的靜電浪 :電ΠΪ:電保護Ϊ路包括：-根據本發明的第-靜電 ; 一根據本發明的第二靜電放電保護電路； 放電伴谁電$明的第二靜電放電保護電路。該第-靜電 路= =體積體電路的-輸出/入信號線 电>1 a路之間。該第.二靜電放電保護電路介於
第14頁 i 441124 五、發明說明（11) 該半導體積體電路的〜輪 ~ 線路之間。該第三靜電放恭/入仏號線路和—電源供應器 路和該參考電壓線路之間二保镬裝置介於該電源供應器線 根據本發明之另一勸 w ·者占，往4 _ 路，用以旁路一透過輪出/饰揭示一種靜電放電保護電 供應器線路之任一項進八入端子、參考電壓端子和電源 出/入端子、參考電壓端子 體積體電路由此到達另一輸 涌。根據本發明，該靜電 電源供應益端子的靜電浪 第三靜電放電保護裝置，夂2保護電路包括第一、第二和 電放電保護裝置中的閘流二/、有一觸發二極管。該第一靜 導體積體電路的電源供^ ^陽極和陽極閘均連接至該半 連接至該半導體積體電ςϋ第-閘流管的陰極 閘流管的陰極閘係連接 七唬線路上。該第一 路上。該第二靜電放電保電路”考電壓線 陽極閘均連接至該半導 ^ 2 —閘流官之陽極和 i路:以Π的 議路。該第三靜電放電保護裝ίί:;體 閑&官之陽極和陽極間均連接至該半導體 #:的弟三 =應器線路上。言玄第三㈣管的陰極和陰極^^的電源 半導體積體電路的參考電壓線路。 =連接至該 根：本：明之另—觀點，係揭示一種靜電放 :’用以旁路-透過輸出/入端子、參考玉保:遠電 出應入益線路之任一項進入半導體積體電路由口電源 出/入端子、參考電壓端子和電源供應器端子的靜達電另浪一輸
第15頁 4 41 12 4 五、發明锐明（12) 滴。該靜電放電保護電路 一 放電保護電路；以及一 欢一根據本發明的第一靜電 路。該第一靜電放電㈣電^明的第二靜電放電保護電 輪出/入信號線路和考電電 = 於該半導體積體電路的一 電保護電路介於該半導體:路之間。該第二靜電放 該參考電壓線路之間。 令路的一電源供應器線路和 根據本發明之另一 供應器線路之任一項 > 考電£知子和電源 出/入端+、參考電n祖積體電路由此到達另-輸 滴。該靜電放電保護電而路包°括.’原二供應器端子的靜電浪 一靜電放電保護裝置，.具有一觸發二極管的第 的—參考電壓線路和_輸 5明介於該半導體積體電路 一觸發二極管的第二靜^ 5戒線之間；以及一具有 該半導體積體電路的痩裝i ’根據本發明介於 間。該第-靜電放電伴蠖f ;中：電源供應器線路之 極閑均連接至該半導的，-問流管之陽極和陽 該第-閘流管的陰極和拎極閘二，出/入信號線路上。 的參考電壓線路。該第二於带始連接至該半導體積體電路 官之陽極和陽極閘均 2保瘦I見令的第二閘流 器線路上。該窠-„ t! 牛導體積體電路的電源供應 體積體電路的參；m:陰極和陰極閘均連接至該半導 電放ϊ保ίίΐ描以下優點⑴提供-種靜 不必在+導體積體電路的製造過程中
第16頁 441 12 4 五、發明說明C13) 增加任何步驟或加入光刻掩模，即使半導體積體電路的製 造過程中曾使用矽化步驟；（2 )提供其製造方法；以及（3 ) 使用靜電放電保護裝置之靜電放電保護電路。 在閱讀及瞭解以下詳細說明及附圖後，本發明上述及其 他優點對於本行業的專家是顯而易見。 圖式之詳細說明 圖1為一截面圖，說明根據本發明範例之靜電放電保護 裝置； 圖2為一截面圖，說明根據本發明另一範例之靜電放電 保護裝置； 圖3為一截面圖，說明根據本發明又一範例之靜電放電 保護裝置； 圖4為一截面圖，說明根據本發明又一範例之靜電放電 保護裝置； 圖5為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中形成裝置隔離絕緣體的步驟； 圖6為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中形成一 η型井的步驟； 圖7為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中，形成閘極侧壁絕緣體之後植入一η型 雜質的步驟； 圖8為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中，形成光刻掩模之後植入一Ρ型雜質的 步驟；
第17頁 4 41 12 4 五、發明說明（Μ) . ' 圖9為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中澱積一高熔點金屬的步驟； 圖1 0為一截面圖，說明根據本發明範例，在製造靜電放 電保護裝置過程中形成矽化層之後剝離（s t r i p )高熔點金 屬的步驟； 圖11為一流程圖，說明根據本發明範例之靜電放電保護 裝置的製造步驟； 圖1 2為一截面圖，說明靜電放電保護裝置製造步驟的錯 誤範例；. 圖1 3為一戴面圖，說明根據本發明範例之靜電放電保護 裝置的製造方法； 圖1 4為一截面圖，說明根據本發明之另一範例的靜電放 電保護裝置的製造方法； 圖1 5為一線路圖，說明包括根據本發明範例之靜電放電 保護裝置的靜電放電保護電路； β 圖1 6為一截面圖，說明本發明之靜電放電保護電路中所 提供的保護二極管之範例； 圖1 7為一截面圖，說明本發明之靜電放電保護電路中所 提供的保護二極管之另一範例： 圖1 8為一線路圖，說明包括根據本發明範例之靜電放電 保護裝置的靜電放電保護電路之另一範例； 圖1 9為一線路圖，說明根據本發明範例之靜電放電保護 電路之又一範例； 圖2 0為一線路圖’說明根據本發明範例之靜電放電保護
第18頁 441 12 4 _案號88114562_年月日__ 五、發明說明（15) 電路； 圖2 1為一線路圖，說明根據本發明範例之靜電放電保護 電路； 圖2 2為一線路圖，說明根據本發明範例之靜電放電保護 電路； 圖2 3為一線路圖，說明根據本發明範例之靜電放電保護 電路； 圖2 4為一截面圖，說明傳統靜電放電保護裝置；以及 圖2 5為一線路圖，說明包括該傳統靜電放電保護裝置的 靜電放電保護電路" 元件符號說明 1 p-型基板 2 η-型井 3 裝置隔離絕緣體 4 P-型陽極高雜質濃度區 5 η -型陽極閘高雜質濃度區 6 η -型陰極高雜質濃度區 7 ρ-型陰極閘高雜質濃度區 8 ρ-型高雜質濃度區9 η-型高雜質濃度區 9 a η-型雜質區 10 矽 化層 1 1 石夕化層 12 閘 極側壁絕緣體 13 閘氧化膜 14 多 晶矽 16 接點 17 金 屬 18 金屬 19 金 屬 20 ρ-型井 21 η- 型井形成光致抗蝕劑 22 氧化膜
O:\60\60132.ptc 第19頁 2001.03.15.019 ；44112 4 _案號88114562_年月日_ 五、發明說明（16) 23 NMOS % 晶 體源/汲植入光致抗蝕劑 24 氧化膜 25 薄 氧化膜 26 PMOS 電 晶 體源/汲雜質光致抗蝕劑 27 高熔點 金 屬 28 位 置 29 邊緣 30 邊 緣 33 邊緣 34 邊 緣 36, 36 a , 3 6b, 36 C 陽極端 37, 37 a, 3 7b, 37 C 陰極端 38, 38 a, 38b, 38 C 陰極閘端 39, 39 a, 39b, 39 C 靜電放電 保 護裝置 40a, 40b, 40c, 40d 半導體積體電路 41, 41a, 41b 保護二 極管 42 輸 出/入端子 43 輸出/入信號線 44 參 考電壓端 45 參考電壓路線 46 井 電阻 51 電源供應器端子 52 電 源供應器線路 53 金屬 54 陰 極端子 55 P-型高雜質濃度區 56 靜 電放電保護裝 置 57 半 導體積體電路 58 接點 59 接 點 60 接點 較佳具體實施例之說明 現在藉由說明範例及相關附圖更詳細地說明本發明。 當含少量硼的p型半導體作為本發明以下範例的半導體 基板時，應瞭解到以下說明也適用含不同雜質的半導體基
O:\60\60132.ptc 第19a頁 2001.03.15. 020 _案號88114562_年月曰 修正_ 五、發明說明（17) 板或η型半導體基板。 圖1為一截面圖，說明本發明的範例，更詳細地說，是 以具有觸發二極管的閘流管作為靜電放電保護裝置。 一Ρ型基板1上有一 η型井2。該η型井2表面上，具有一 ρ 型陽極高雜質濃龙區4和一η型陽極閘高雜質濃度區5。 遠離該η型井2的ρ型基板1的表面上的一部份，具有一 ρ型 陰極閘高雜質濃度區7和一 η型陰極高雜質濃度區6。每一 ρ 型陽極高雜質濃度區4、η型陽極閘高雜質濃度區5、ρ型陰 極閘高雜質濃度區7以及η型陰極高雜質濃度區6的表面 上，都具有一石夕化層10。該梦化層10透過接點16連接至一
O:\60\60132.ptc 第19b頁 2001.03.15. 021 4 41 12 4 五、發明說明（16) 金屬17、18或19。 、一觸發該閘流管作業的觸發二極管A包括：一 p型高雜質 f度區8，作為該觸發二極管a的陽極；—n型高雜質濃度 ^9 ’作為該二極管的陰極；以及該^型井2。該區域8和9 提供一閘氧化膜1 3、一多晶矽1 4、以及閘極側壁絕緣體 =:共同形成一半導體積體電路的M〇s電晶體的閘極。該 f晶矽1 4提供一矽化層n。該矽化層丨丨與矽化層〗〇同時於 j造半導體積體電路的矽化步驟時形成。該閘極側壁絕緣 ,1 2上未形成任何矽化層。因此，作為該觸發二極管a的 %極之p型向雜質濃度區8，以及作為該觸發二極管陰極^ 之η型高雜質濃度區9，均透過矽化層彼此短路。 假使閘•官〉又有觸發二極管A，則該閘流管的觸發電 壓將由η型井2和p型基板丨間的擊穿電壓（breakd〇wn vo It age )决疋。藉由CM〇s半導體積體電路製造過程，該觸 =壓通常會高達約25 v至約4〇 v。相對地，本發明之閉 ::的觸發電壓係由觸發二極管的p型高雜質濃度區8與η 5 ΐ的擊牙電壓來決定’藉此可提供由低電壓開啟為 ON的閉流管》 從^ 2驶為罢戴面圖’說1明根據本發明另—範例之·靜電放電 2的閑流管結構包括-裝置隔離絕緣體3 ,該 爲苴二二於作為觸發二極管A的1"型高雜質濃度區8和作 μ上曰Λη型高雜質咖9之間的半導體積體電路的 置隔離絕緣體3上沒有石夕化層。因此，作 為觸餐二極管A的陽極之p型高雜質濃度區8，以及作為 441 124 五、發明說明（17) - 該觸發二極管陰極之n型高雜質濃度區9，都不會透過石夕 化層彼此短路。
C 圖3為一截面圖，說明根據本發明又一範例之靜電放電 保護裝置。圖1和圖2均顯示一靜電放電保護裝置，其中作 為觸發一極官Α的ρ型南雜質濃度區8和該η型井2之間的擊 穿電壓’係用來作為閘流管作業的觸發電壓。另一方面， 圖3說明一結構，其中介於作為該觸發二極管陰極的^型高 雜質濃度區9和ρ型基板1之間的擊穿電壓，係用來-作為觸 發電壓。如圖3所示的結構也可提供由低壓觸發的閘^ f ’且其中该觸發二極管Α的陽極和陰極將不會透過石夕化 層彼此短路。如圖3之結構中，作為該觸發二極管陰極的n 型高雜質濃度區9的一部份包含於該ρ型基板1之中’該 的其他部份則包含於η型井2中。.. 圖.4為一截面圖，說明根據本發明另—範例之靜電放 保護裝置。在製造CMOS半導體積體電路時，除ρ型臭 所提供的η型井2之外’通常還提供—ρ型井，該井^ 基板1具有較高的雜質含量。圖4結構除包括一如圖丨所 结構外，還有1型井2〇。並且如圖4所示之 後得可由一低壓觸發的閘流管。 ％ ~ :在如圖1所示之靜電放電保護裝置的製造方 ，至圖η加以說明。圖5至10各圖為一主要 驟， 護裝置的製造步驟。 “圖，說明靜電放電保 特言之，圖5為一截面圖，說明形成該裝置隔離絕緣體3
441 124 五、發明說明（18) ' *- ^二Ί 9圖6為形成該11型井2的步驟’圖7為形成該閘側壁 ^的步驟，圖8為形成光刻掩樽2 6圖案的步驟，圖g 金屬27的步驟’而圖1〇為 的步驟。 這二附圖所說明的步驟為製造圖1靜電放電保護裝置的 =驟^ =圖2之靜電放電保護裝置可以相同方法加以製 ^ /、A將圖1觸發二極管的結構換成裝置隔離絕緣體3的 結構。 參見圖5至丨丨，以下將更詳細地說明該方法。首先，如 所示，該p型基板丨（圖1Γ中的sl〇1)上形成該裝置隔離 ’邑緣體3該裝置隔離絕緣體3的形成可以適當的方法達 成’常用，方法包括L〇C〇S(局部矽氧化）法和淺槽絕緣 未覆jut <亥裝置絕緣.體3的區域.都將覆蓋薄氣化膜2 2。 因此’如圖6所示’一n型井形成光致抗蝕劑22塗覆至整 個光刻掩模表面，然後利用η型井注入光刻掩模藉由光刻 =序形成圖案。因此，一 η型雜質係注入光刻掩模中β接 著’ —Ρ塑雜質選擇性地利用ρ型井注入光刻掩模注入，形 f Ρ型井。除去光致抗蝕劑，並且進行熱處理擴散η型雜 質’形成η型井2(圖11中的si〇2)。 。因此’如圖7所示’該薄氧化膜2 2被蝕刻，並進行氧化 ，f在該石夕基板（S1 03)上形成M0S電晶體的閘氧化膜1 3。 夕曰日妙救積在整個光刻掩模表面上，並在其上塗覆光致抗 银劑。利用一閘極形成光刻掩模執行光刻法工序，以便讓 »亥光致抗蚀劑形成圖案加入一閘極抗蝕劑令，並執行多晶
第22頁 441124 __索號 88114562 五'發明說明（21) 矽蝕刻流程，以便在該開氧化膜13(Sl〇4)上為多晶矽“加 入圖案。除去光致抗蝕劑，並進行氧化工序，以便在整個 表面上生成薄氧化膜。在整個光刻掩模表面塗覆光致蝕 劑，並利用NMOS電晶體LDD植入光刻掩模進行光致抗蝕處 理，以便讓該光致抗蝕劑形成圖案加入龍⑽電晶體ldd植 入抗蝕劑中。因此，一η型雜質就植入該⑽⑽電晶體 (S 1 0 5 )的源/沒區。同時’也植入一 ρ型雜質，以抑制該 ΝΜΟΜ電晶體的短通道效應。甚至.，可將一雜質植入如圖1 或圖2所示之靜電放電保護裝置的^型陽極閘高雜質濃度區 5、η型陰極高雜質濃度區6、和該η型高雜質濃度區9。 除去該光致抗餘劑，並再將整個表面塗上光致抗姓劑。 利用PMOS電晶體LDD植入光刻掩模進行光致抗蚀處理，以 便讓該光致抗蝕劑形成圖案加入PMOS電晶體LDD植入抗蝕 劑中。因此’一ρ型雜質就植入該PMOS電晶體（S1 06)的源/ 汲區。同時，也植入一 η型雜質，以抑制該pm〇s電晶體的 短通道效應。甚至’可將一雜質植入如圖1或圖2所示之靜 電放電保護裝置的Ρ型高雜質濃度區4、ρ型陰極閘高雜質 濃度區7、和該ρ型高雜質濃度區8。 除去該光致抗蝕劑’並在整個表面澱積氧化膜。該表面 必須進行各向異性氧化膜蝕刻處理，以便在多晶石夕1 4 (S1 0 7)的侧壁上形成閘側壁絕緣體1 2。經由激積產生薄氧 化膜24及25，並將整個表面塗上光致抗蝕劑。利用NMOS電 晶體源/汲植入光刻掩模進行光致抗蝕處理，以便讓該光 致抗蝕劑形成圖案加入NMOS電晶體源/汲植入光致抗蝕劑 23中。因
O:\60\60l32.ptc 第23頁 2001.03.15. 025 441124 _案號881145B2_年月 —日___ 五、發明說明（22) 此，植入一 η型雜質β在此步驟中’一η型雜質可植入η型 陽極閘高雜質濃度區5、η型陰極高雜質濃度區6、和該η 型高雜質濃度區9(S108)。除去該光致抗蝕劑，並將整個 表面塗上光致抗蝕劑。 如圖8所示’利用P Μ 0 S電晶體源/汲植入光刻掩模進行光 致抗蝕處理，以便讓該光致抗蝕劑形成圖案加入PMOS電晶 體源/汲雜質光致抗蝕劑26中。因此，植入一 ρ型雜質 (S110)。在此步驟中’一ρ型雜質植入如圖1或圖2所示之 ...靜電放電保護裝置的ρ型陽極高雜質濃度區4、ρ型陰極閘 高雜質濃度區7、和該ρ型高雜質濃度區8。 如圖9所示，去除該光致抗蝕劑，並去除矽作用區上的 氧化膜和多晶矽上的氧化膜。因此’澱積該高熔點金屬2 7 (S110)- 如圖1 0所示，進行熱處理以便分別在矽基板的表面和該 多晶梦14的表面上形成發化層1〇和c因此，剝離未作用 的高熔點金屬C S1 11 )。由於閘側壁絕緣體丨2上不提供石夕化 層，因此共同形成一觸發二極管的ρ型高雜質濃度區8*η 型高雜質濃度區9將不會短路。接著一内層絕緣體澱積在 -整個表面上’且戎澱積絕緣體被塵平。一光致抗银劑塗覆 在整個表面上，並利用一接孔形成光刻掩模將圖案加入接 孔開口抗蝕劑中。钮刻該内層絕緣體，以打開接孔，然後 有一金屬澱積在整個光刻掩模表面上。接著利用一金屬光 刻掩模為該金屬加入圖案，即完成如圖丨或圖2所示之 放電保護裝置。
O:\60\6O132.ptc 第24頁 2001.03.15. 026 ί 441 12 4 _案號 88Π4562_年月曰__ 五、發明說明（23) 用於植入雜質至共同形成該靜電放電保護裝置的觸發二 極管之p型高雜質濃度區和η型高雜質濃度區之光刻掩模配 —置，將參照圖1 2至圖1 4加以說明。下述之配置為一範例， 該配置適用於提供靜電放電保護裝置之觸發二極管部份， 該配置也可用於提供靜電放電保護電路的保護二極管，後 者稍後將另作說明。 圖12為一截面圖，說明靜電放電保護裝置製造步驟的錯 誤範例。圖1 2顯示如圖1所示之靜電放電保護裝置的觸發 二極管的放大截面圖。如圖12所示，一η型高濃度雜質植 入該Ρ型高雜質濃度區8的一部份，作為該觸發二極管的 陽極，藉以在其中形成一 η型雜質區9a。當該NMOS電晶體 源/汲植入光刻掩模在植入雜質至半導體積體電路的NMOS "電晶體的源/汲極時，若未對準，就會發生該光刻掩模邊 緣被放在位置2 8，該位置偏離閘多晶矽1 4的邊緣2 9而貼近 該陽極。若η型雜質濃度高於該ρ型雜質濃度，則會形成η 型雜質區9a。在石夕化步驟中，該石夕化層10在該ρ型高雜質 濃度區8的表面和該η型雜質區9a的表面上形成，因此該ρ 型高雜質濃度區8和該η型雜質區9a會相互短路。由於該η 型雜質區9a、該η型井2、和該η型雜質區9的傳導類型相 同，因此，該觸發二極管的陽極和陰極會彼此短路。.當該 陽極和陰極彼此短路時，將不會發生觸發二極管的反响擊 穿，同時包括一觸發二極管的靜電放電保護裝置之閘流管 的陽極閘和陰極閘會彼此短路。在這種情況下，可能從通 常處於高電壓的陽極閘出現漏電流，流向通常處於參考電
O:\6O\60132.ptc 第25頁 2001.03.15. 027 441 12 4 _ 案號 881U562 η 曰 修正 五、發明說明（24) 壓的陰極閘，因此阻礙了該半導體積體電路的正常運作。 圖1 3為一截面圖，說明根據本發明範例之一種製造靜電 放電保護裝置的方法。圖13說明該NMOS電晶體源/汲植入 光刻掩模所需要的配置，其中在該觸發二極管的陽極和陰 極間未形成短路路徑。在此配置中，NMOS電晶體源/汲植 入光刻掩模的一緣3 0排列在多晶矽1 4區（雜質植入區之邊 $)内的位置’該區域相對於當該龍〇3電晶體源/汲植入光 巧在植入雜質至半導體積體電路的NM〇s =極=，若未對準，就會發生該光刻掩模邊緣被放S3置 ^该=置偏離閘多晶矽14的邊緣29而貼近該陽極。以此 式’、有可能避免陽極侧η型高濃度雜質的植入。 的配可用於在η型基板或η型井内形成保護二極管 的陽極和Ϊ ί將參照圖1 6作進一步地說明。於觸發二極管 _ π極由裝置隔離絕緣體3彼此隔離的紝構中 咖電晶體源/…入光刻掩 ίίίί;ί:23:邊緣以相對於可能在兩者間發生： 取入雜我仅準距離偏向該陰極。 雜Ξ1-4^大截面圖，說明圖3中靜電放電保護裝置中的 。 禾Ρ型雜質浪度要高於η型雜暂沾增痒 就會在閘極14端的η型高雜f濃度區9 #又’ 區。因此’該η型高雜質濃度區9、該板;二型
O:\60\60132.ptc
4 41 12 4 -_案號88114562_月 日 修正 五、發明說明（25) 南雜質？農度區8藉由矽化層彼此短路，藉此使該觸發二極 管的陽極和陰極短路。 圖1 4為一戴面圖，說明根據本發明範例之另一種製造靜 電f電保護裝置的方法《圖1 4說明該ρ Μ 0 S電晶體源/汲植 入光刻掩模的一部份，以致在該觸發二極管的陽極和陰極 間未形成短路路徑。 在此配置中，該PMOS電晶體源/汲植入光刻掩模的邊緣 3 4排列在多晶矽區的位置，該位置從該閘多晶矽的邊緣3 3 以相對於有關可能於製造半導體積體電路時產生閘多晶矽 的PMOS電晶體源/汲植入光刻掩模的最大錯誤校準之⑽八叉 距離偏向該陽極。以此方式’有可能避免陰極侧ρ型高濃 度雜質的植入。 上述配置也可用於如圖17所示之ρ型基板或Ρ型井内形成 保護二極管的過程。於觸發二極管的陽極和陰極由裝置隔 離絕緣體3彼此隔離的結構中’如圖2所示，ρ Μ 〇 s電晶體源 //及極植入光刻掩模的邊緣3 4 (圖1 4 )會從該裝置隔離絕緣 體3的邊緣以相對於可能在兩者間發生的最大錯誤校準距 離DMAX偏向該陰極。 、 包括本發明的靜電放電保護裝置的靜電放電保護電路範 例將如圖1 5、1 8和1 9所示詳細說明。 圖1 5為一線路圖，說明包括根據本發明範例之靜電放電 保護裝置的靜電放電保護電路。圖1 5說明一範例，其中該 靜電放電保護裝置包括本發明介於輸出/入信號線和參考 電壓線路之間的靜電放電保護裝置。
O:\60\60132.pic 第27頁 2001.03.15. 029 441 1 24 五、發明說明（24) 该靜電放電保護電路包括本發明的一靜電放電保護裝置 39、一保濩一極管41、和—井電阻46。該靜電放電保護裝 置3 9的陽極端3 6係連接至一輸出/入信號線43，而一陰極 端37和一陰極閘端38係連接至一參考電壓線路45。受到靜 電保護的半導體積體電路4〇a係連接介於該輸出/入信號 43和該參考電壓線路45之間。當半導體基板為p型時，該 井電阻46由η型井組成，或當該半導體基板為11型時，該井 電阻由Ρ型井組成。保護二極管41係在製造該靜電放電保 護裝置39的步驟中所提供。該保護二極管41包括該ρ型陽 極高雜質濃度區8(圖1)以及由ρ型或^型井所提供的^型陰 極高雜質濃度區9。 〇 圖1 6為一截面圖’說明本發明之靜電放電保護電路中所 提供的保護二極管41 (圖1 5 )之範例。圖丨7為一截面圖，說 明本發明之靜電放電保護電路中所提供的保護二極管4】 (圖1 5 )之範例。在圖1 6和1 7的範例中，保護二極管4 1係在 Ρ型基板1上生成。该保s蒦二極管41中，由於係在該靜電 放電保護裝置的觸發二極管内’該陽極和陰極係彼此由閘 結構（包括該閘側壁絕緣體1 2、閘氧化膜1 3、和多晶石夕1 4) 隔離，以避免該Ρ型陽極高雜質濃度區8和η型陰極高雜質 濃度區9藉由石夕化層彼此短路。介於ρ型陽極高雜質濃度 區8和η型陰極咼雜質濃度區9之間的隔離可另由圖2觸發 二極管Α中的裝置搞離絕緣體3所提供。保護二極管41的η 型陰極高雜質濃度區9係連接至該輸出/入信號線43，以 及該陽極8係連接至邊參考電藥線路4 5。
第28
I
繼IS
I HI Wlf ΚΙ 頁 2 4 ---- 五、發明說明（25) 」 --- 當正的靜電荷經由輸出/入端子4 2流到如圖丨5所示& 電放電保護電路，將在保護二極管4 1内的pN接合Z甚靜 擊穿’因此擊穿電流流過該保護二極管4 1。當擊恭^ 流過該保護二極管41時，該陽極端子36由井電阻4二^ 為高電壓。因此，開啟電壓略大於保護二極管41 = 電壓之靜電放電保護裝置3 9係為n N，以便在' 牙 43和參考電壓線路45之間建立低阻抗旁路。因入線路 該輸出/入端子42的靜電荷可透過靜電放 1過 路至該麥考電壓線路45。 又褒置39旁 當正？靜電荷經由參考電壓端“流入該電栌， 放電保護裝f 39内的二極管（包括 y y 偏=前的方向’同時該保護二極管4 此二通過該參考電麗端子“的正靜VV可旁 入仏唬線43和該輸出/入端子42。 保護裝置的靜電放電本；明範例之靜電放電 0 用本發明的靜電放電路在介於一電壓提供線路和使 成。 ’、w蔓’置3 9的輸出/入信號線之間生 39': H 電路包括本發明的靜電放電保護裝置 陽極端“係i接至！。靜電放電保護裝置39的 裝置43的陰極端子路52，㈣電放電保護 不連接至该輸出/入線路4 3，以及該
第29頁 441 12 4 五、發明說明（26) ' - 陰極閘端子38連接至該參考電壓線路45。受到靜電保護的 半導體積體電路40b係連接介於該電源供應器線二'2 = 出/入信號線路43之間。 /護二極管41係在製㈣靜電纟電保護裝f 39的步驟 中所提供。該保護二極管41包括該p型陽極高雜質 井所提供的n型陰極高雜質濃度區’心 1 Ϊ况月保4 —極管41的範例，該保護二極管 上的'型井2所提供。保護二極管41的11型陰極高雜 區9係連接至該電源供應線以’以及該 、礙广 度，8係連接至該輸出/入信號線43。 陽極间一貝浪 當正的靜電荷經由電源供應器端 靜電放電保護電路時一反向電壓施.加=:圖8 =的 内的ΡΝ接合區，藉此擊穿電流流過該 早官 阻46升高為古番阿· ^ /呀她知子36由并電 高為高電壓時i靜!此’當該陽極端子36由井電阻46升 源供：静電放電保護裝置39為⑽，以便右/ 门…、心-、々路52和輸出/入線路43之間建 龟 因此，通過嗲雪糾戍 咬立低阻柷旁路。 0 保護裝置39旁路\ Λ1?子51Γ電荷可透過靜電故電 去 穿路至s亥輪出/入信' 號線路4 3。 电 一二電荷經過輸出/入端子42流入該
St二偏壓於向前的方向。因此，通過Ϊ;出;護 4 2的正靜雷乂-^ t 茨哥出/入妓2 °7可方路至該電源供應器線路52。 本發明範：Ϊ路圖，說明介於該電壓供應線路和使用相Μ 本…例之靜電放電保護裝置的參考電壓線路
第30頁 441 12 4 五、發明說明（27) 供；Ϊ;;”護電路之另-範例。 路52，並且ί =置的陽極端子36係連接至電源供應器線 電壓線路45: : = :3?和陰極閉端子⑽係連接至該參考 介於該電源供應器；導體積體電路4〇C係連接 當正的靜電荷考電壓線路45之間。 靜電放電保護電路日士 供應器端+51流入如圖19所示的 置39的保護二極管一反向電壓施加至靜電放電保護裝 同時在電源供應器線路m啟Λ靜/放電保護裝置39， 低阻抗旁路。因此 ς考電壓線路45之間形成一 可透過靜電放電保择褒源供應器端子51的正靜電荷 當正的靜電荷經“考電39/&^該參考電壓線路45。 電放電保護裝置39内的端子44流入該電路中時，靜 度區7、P型基板i、n型并;極管（包括P型陰極開高雜質濃 (圖”）偏壓於向前的方：和η型陽極問高雜質濃度區5 的正靜電荷可旁路至該=此，通過該參考電壓端子44 子51。 電源供應器線路52和電源供應器端 圖20為一線路圖，說明_ 6 本發明範例上述說明之靜I電放電保護電路，包括根據 過任一輪出/入端子、—堂 電保4裝置，该裝置能夠透 壓端子，旁路進入該半導^原接供應器端子、以及一參考電 /入端子、電源供應器端収積體電路的靜電荷至另-輸出 該靜電放電保護電路根參考電壓端子。 39a、39b和39c、保謹_本發明包括靜電放電保護裝置 一'盈管41a和41b、以及一井電阻
第31頁 I- ' 441 12 4 五、發明說明（28) ~-- 46。该靜電放電保護裝置39a的陽極端子36a係連接至該 電源供應器線路52，該裝置的陰極端子37a係連接至該輸 ，/入信號線43，以及其陰極閘端子38a係連接至該參考電 ，線路45。該靜電放電保護裝f m的陽極端子_係連 接至该輸出/入信號線路43，該裝置的陰極端子Mb和陰極 閘端子38b均連接至該參考電壓線路45。靜電放電保護裝 置39c的陽極端子36c係連接至電源供應器線路52，以 極端子37c和陰極閘端子38c係連接至該參考電壓線路45 :
，，靜電保護的半導體積體電路4〇d係連接介於該電源供 應益線路5 2和參考電壓線路4 5之間。
保護二極管41a和411^係在製造該靜電放電保護裝置 39a = 39b和39c的步驟中所提供：該保護二極管41a包括該 型陽極南雜質濃度區8以及η型陰極高雜質濃度區g。此 情況之範例為如圖1 7所示ρ型基板1上^型井2内所形成之保 濩—極管。保護二極管4 1 a的ρ型陽極高雜質濃度區8係 連接至該輪出/入信號線路43，以及其η型陰極高雜質濃度 區9係連接至該電源供應器線路5 2。該保護二極管4丨b包 括遠P型陽極高雜質濃度區8以及n型陰極高雜質濃度區 9 這.類—極管之範例為如圖1 6所示於p型基板1上所形成 之/呆濩二極管。保護二極管41 b的p型陽極高雜質濃度區 9如連接至該參考電壓線路4 5，以及該n型陰極高雜質濃 度區9係連接至該輸出/入信號線4 3。 &當正的靜電荷經由電源供應器端子5丨流入如圖2〇所示的 靜電放電保護電路且該輸出/入端子42為接地時，一反向
44彳彳2 4 五、發明說明（29) ' 電壓施加至保護二極管4 1 a的P N接合區，藉此一反向電流 流過該二極管41a。接著，該陽極端子36a的電塵由井電 随46升高為較陰極端子37a為高的電塵，藉此開啟（on)該 靜電放電保護裝置39a，同時在電源供應器線路52和輸 出/入信號線路4 3之間形成一低阻抗旁路。因此，通過該 電源供應器端子5 2的靜電荷可透過靜電放電保護裝置3 9 a 旁路至該輸出/入信號線路4 3。 〇 當正靜電荷經過該輸出/入信號線路4 3流入該電路且電 源供應器端子51為接地時，該保護二極管41a偏壓於向前 的方向。因此，通過該輸出/入端子42的正靜電荷可旁路 至該電源供應器線路5 2。 當正靜電荷經過輸出/入信號端子42流入該電路且該參 考電麼端子44為接地時’一反向電壓施加至該保護二極管 41b的PN接合區，且該保護二極管41a偏壓於向前的方 向’藉此一電流流過該保護二極管4 1 a或4 1 b。因此，當 該1極端子36b由井電阻46升高為較陰極端子37b為高的電 壓時’藉此開啟（ON)該靜電放電保護裝置39b，同時在輸 出/入線路4 3和參考電壓線路4 5之間形成低阻抗旁路。因
^ ’通過該輸出/入端子42的靜電荷可透過靜電放電保護 裝置39b旁路至該參考電壓線路45。 ^正靜電荷經由參考電壓端子44流入該電路中且輸出/ =彳§號端子42為接地時’靜電放電保護裝置39b内的二極 官（包括P型陰極閘高雜質濃度區7、p型基板1、η型井2、 和η型陽極閘高雜質濃度區5 (圖1))偏壓於向前的方向， 五、發明說明（30) —~-- 同時該：護二極管41b也偏壓於該向前 過該爹考電墨端子44的正靜電荷可 至該輸出/入信號線43。 电彳方峪牙峪 雷ΐ 2Ϊ t電源供應器端子51流入該電路中且參考 :=子為接i也時’該電源供應器線路52升高為較參考 電壓線路45尚的電壓，藉此朗鈐「ΠΜ、 要qo 门0士 & 猎此開啟（〇N)邊靜電放電保護裝 置39c，冋％在該電源供應器線路 之間形成-低電阻旁路。從巾，通過該電源供/:上5 的靜電荷可透過靜雷放胃· # # y' 尚子51 ) 線路45。 電電保破裝置…旁路至該參考電愿 r :經由參考電壓端子44流入該電路中且電源仳 二地時，靜電放電保護裝置39。内的I:， (〇括Ρ型陰極閘高雜質濃度區7 Β η型陽極閘高雜質濃产i心η、^ 土敝，⑭井2、和 + ，負/辰度^ 5(圖1))偏壓於向前的方向，间
Γ =?管41“°415係以向前的方向連續相連。S A ，= 2a考電壓端子44的正靜電荷可透過低電阻旁 路二达至該電源供應器線路52和電源供應器端子51。 技0B 、一 Ϊ路圖’說明—靜電放電保護電路，包括把诚 夠透過任一輸出,Λν 放電保護裝置’該裝置能 十蔽…出 而子 '—電源供應器端子、以及一炎 考山蚝，旁路進入該半導體積體電路的靜電荷至另 輸出/入端子、電源供應器端子、和參考電壓端子。- 2 0的？電放電保護電路中的保護二極管4 1 a和 衣《，即付到圖2 1的靜電故電保護電路。當正靜電荷透
441 12 4 五、發明說明（31) - 過輸出/入信號端子42流入該電路時，其中該保護二極管 41a和41b已去除，保護二極管413和41b之間等於成大於 擊穿電壓的電壓可施加至該半導體積體電路s但是’ 如果半導體積體電路4〇d未被施加的電壓擊穿，該電歷與 靜電放電保護裝置39a或39b的開啟電壓一樣高，巧·執行 圖21的邊電放電保護電路以建置能夠透過任—輸出/入端 子、一電源.供應端子、和一參考電壓端子，旁路靜電荷至 另一輸出/入端子、該電源供應端子、以及該參考電壓端 子的靜電放電保護電路，其詳細内容說明如下。 透過輸出/入端子42進入圖21電路之一正靜電荷，可透 低電阻靜電荷旁路，旁路至該電源供應器端子51，其 端子42延伸，，經由該輸出/入信號線路43、 错穿t 39保:ί ϊ ί -395、參考電壓線路45、靜電放電保 广；型基二=極管(包括該㈣陰極問高雜質漢度區 (圖1))、該電源供應哭：…型陽極間高雜質濃度區5 51。 M線路5 2，然後到電源供應器端子 透過輸出/入端子42推λ & 過-低電阻靜電荷旁路=電路之-正靜電荷，可透 該輸出/入端子42延伸，麫至该參考！壓端子“，其從 電放電保護裝置39b、： : 1出/入信號線路43、靜 壓端子44。 參考電壓線路“，然後到參考電 J過電供應器端子51進入圖21電路之 透過一低電阻靜電荷旁 加電荷，可
第35頁 方路至忒輸出/入端子42，其 441 12 4 五、發明說明（32) 從該電源供應器端子5 1延伸 靜電放電保護裝置39a、輸 出/入端子4 2。 透過電源供應器端子5 1進 透過一低電阻靜電荷旁路， 從該電源供應器端子5 1延伸 靜電放電保護裝置39c、參 電壓端子44。 _ ’經由該電源供應器線路5 2、 出/入號線路4 3，然後到輸 入圖21電路之一正靜電荷，可 旁路至該參考電壓端子44，其 ’經由該電源供應器線路5 2、 考電壓線路45，然後到參考
透過參考電壓端子44進入圖21電路之一正靜電荷，可这 阻靜電荷旁路，旁路至該電源供應器端子42，| 考^又子“延伸，經由該靜電放電保護裝置挪 ’引。一極s ( l括该p型陰極閘高雜質濃度區7、p型基 、n型井2，以及n型陽極閘高雜質濃度區5(圖、惠 輸出/入信號線路43 ,然後到該輸出/入端子“。 透過參考電壓端子44進入圖21電路之一正靜電荷，可这 電荷旁路，旁路至該電源供應器端子51，^ -:二：电登端子44延伸，、經由該參考電壓線路45、該 裝置39c的前向二極管（包括該p型陰極間高
所：声y型基板1、n型井2，以及n型陽極閘高雜 貝艰度區b(圖1 ))、該電源供應器線路妷 源供應器端子51。 ”、、後到。玄電 々女果半^.肢積體電路々Qd未被施加的電壓擊穿，該電壓 =於，大於保護二極管4U和41b之間的擊穿電壓，若可 能，藉由執行圖2 I的靜電放電保護電路，除去—或更多的 4 41 12 4
五、發明說明（33) 保護二極管’藉此減少靜電放電保護電路所佔據的配置 區，因而I減少提供半導體積體電路的晶片區。因此，有 可能增加每片晶圓上所製造的半導體積體電路晶片數，藉 此減少半導體積體電路晶片的成本。上述範例中所提供的 井電阻46係用以限制靜電荷流入半導體積體電路4〇d，而 該井電阻46在半導體積體電路4 〇d的靜電電阻相當高的某 #情況下時’該井電阻46可除去。 圖2 2為一線路圖，說明—靜電放電保護電路，包括根據 本發明另一範例上述說明之靜電放電保護裝置，該裝置能 夠，，任一輸出/入端子、一電源供應器端子 '以及一參 矛路進入該半導體積體電路的靜電何至另一 輸# 子/電源供應器端子、和參考電壓端子。 3保媒_ ，電放電保護電路中的靜電放電保護裝置39a 、—極管41 a去掉後，即得到圖2 2的靜電放電保護電 路。 山/可入執:丁圖2 2的冑電放電保冑電路以建£能夠&過任’輸 尬责μ而子、一電源供應端子、和一參考電壓端子，旁路 名：：5另一輪出/入端子、該電源供應端子、以及該參 读、裢子的靜電放電保護電路，其詳細内容説明如下。 二過輸出/入端子42進入圖22電路之—正靜電荷，玎透 ί ^電阻靜電荷旁路，旁路至該電源供應器端子5 1，其 t ^别出/入端子4 2延伸，經由該輸出/入信號線路4 3、 ，奘放電保護裝置39b、參考電壓線路45、靜電放電保。 護、置39c的前向二極管（包括該1)型陰極閘高雜質濃度區
第37頁 I， 441 12 4 五 '發明說明（34) 7、p型基板1_、η型井2，以及η型陽極閘高雜質濃度區5 (圖1 ))、該電源供應器線路5 2，然後到電源供應器端子 5 1 ° 透過輸出/入端子42進入圖22電路之一正靜電荷，可透 過一低電阻靜電荷旁路，旁路至該參考電壓端子44，其從 該輸出/入端子4 2延伸，經由該輸出/入信號線路4 3、靜 電放電保護裝置3 9 b、參考電壓線路4 5，然後到參考電 壓端子44。 透過電源供應器端子5 1進入圖2 2電路之一正靜電荷，可 透過一低電阻靜電荷旁路，旁路至該輸出/入端子42，其 從該電源供應器端子5 1延伸，經由該電源供應器線路 52、靜電放電保護裝置39c、參考電壓線路45、保護二 極管41b、靜電放電保護裝置39b的前向二極管（包括該p 型陰極閘高雜質濃度區7、p型基板1、η型井.2，以及η型 陽極閘高雜質濃度區5 (圖1 ))、該輪出/入信號線路43， 然後到輸出/入端子42。 透過電源供應器端子5 1進入圖2 2電路之一正靜電荷，可 透過一低電阻靜電荷旁路，旁路至該參考電壓端子4 4，其 從該電源供應器端子5 1延伸，經由該電源供應器線路5 2、 靜電放電保護裝置3 9 c、參考電壓線路4 5，然後到參考 電壓端子44。 透過參考電壓端子44進入圖22電路之一正'靜電荷，可透 過一低電阻靜電荷旁路，旁路至該電源供應器端子42，其 從該參考電壓端子44延伸，經由該靜電放電保護裝置39b
第381 441 12 4 五、發明說明（35) — 的前向二極管（包括該p型陰極閘高雜質濃度區7、p型基 板1 、η型井2，以及η型陽極閘高雜質濃度區5 (圖1 ))、該 保護二極管4 1 b、該輸出/入信號線路4 3，然後到該輸出/ 入端子4 2。 透過參考電壓端子44進入圖22電路之一正靜電荷，可透 過一低電阻靜電荷旁路*旁路至該電源供應器端子5 1，其 從該參考電壓端子44延伸，經由該參考電壓線路45、該 靜電放電保護裝置3 9 c的前向二極管（包括該p型陰極問南 雜質濃度區7、P型基板1、η型井2，以及η型陽極閘高雜 質濃度區5 )、該電源供應器線路5 2，然後到該電源供應 器端子5 1 。 於圖2 2的靜電放電保護電路中，相較於圖2 2之靜電放電 保護電路，一等於或大於該保護二極管4 1 a擊穿電壓的額 外電壓，施加一短時間至一接點5 8 (介於該半導體積體電 路40d和電源供應器線路52之間）與另一接點59(介於該 半導體積體電.路4 0 d和該輸出/入信號線路4 3之間）之間 的半導體積體電路40d。但是，如果半導體積體電路40d 有足夠阻抗阻止短時間額外電壓所施加的電壓，該電壓與 靜電放電保護裝置39b或39c的開啟電壓一樣高，則除去 靜電放電保護裝置3 9a和保護二極管4 1 a，可減少靜電放 電保護電路所佔據的配置區，並滷少提供半導體積體電路 的晶片區。因此’能夠減少半導體積體電路晶片的成木。 上述範例中所提供的井電阻4 6係用以限制靜電荷流入半導 體積體電路40d，而該井電阻46在半導體積體電路40d的
第—39頁 r· 4^1 12 4
第钊頁 441124 五、發明說明（37) ' ； '--- 52、靜電放電保護裝置39c、參考電壓線路45、靜電放 電,護裝置3 9 b的前向二極管（包括該p ’型陰極閘高雜質濃 度區7、p型基板1、n型井2，以及n型陽極閘高雜質濃度 區5 (圖1 ))、該輸出/入信號線路4 3，然後到輸出/入端子 4 2 〇 透過電源供應器端子5丨進入圖2 3電路之一正靜電荷，可 透過一低電阻靜電荷旁路，旁路至該參考電壓端子〇，其 從该電源供應器端子5丨延伸，經由該電源供應器線路5 2、 靜電放電保護裝置3 9 c、參考電壓線路4 5，然後夂 電壓端子44。 透過參考電壓端+44進入圖23電路之一正靜電荷，可透 f 7低電阻靜電荷旁路，旁路至該電源供應器端子42，其 伙^參考電，端子44延仲，經由該靜電放電保護裝置㈣ 的刚向了極官（包括該p型陰極閘高雜質濃度區7、p型基 板I、η型并2，卩及n型陽極問高雜質濃度區R (圖 輸出/入信號線路43 .，然後到該輸出/入端子42 a 透過參考電壓端子44進入圖23電路之一正靜 y電荷旁路’旁路至該電源供應器端子51，其 m 型基板丨、n型并2 ’以及n型陽極閉高雜 貝很度£ 5(圖j ))、該電源供應器線 源供應器端子51。 x唂U ’然仗到該電 在圖23的靜電放電保護電路中，與圖以的靜電放電保護
第~41頁 441 12 4 五、發明說明（38) 裝置相比時’等於哎大 ' 額外電壓，可施加一短時^保護二極管41b的擊穿.電壓的 積體電路40d和參考電壓二==於一接點60(介於半導體 半導體積體電路40d和輪:^路入45之間）與該接點59(介於 半導體積體電路40d。<曰是^信號線路43之間）之間的 足夠阻抗阻止短時間額外電壓0果半導體積體電路4〇d有 ;啟電麼-樣高，則除去圖22的保 Πf、丰ί二電放電保護電路所站據的配琶 積體電路所提供晶片區。因此，能 夠；志今半導體積體電路晶片的士、丄 此+ / «3 ,、；明以P 片的办木。上述範例中所提供的 井笔阻46係電荷流入半導體積體電路4〇d，而 些情況下可加以去除。“ _的静電阻抗相當高的某 由於本發明的閘流管結構包括觸發二極管，所以能夠提 供-靜電放電保護裝置，該裝置可以伛於或等於n型井和p 型基板（或P ^ f)之間的擊穿電壓’或p型井和n型基板（或 η型井）間的擊穿電壓之低電壓加以開啟（〇N)。因此，能夠 獲致一靜電放電保護裝1，該裝置能夠避免因靜電放電現 象而導致的半導體積體電路的擊穿。即使在製造半導體積 體電路的過程中使用矽化步驟’該觸發二極管的p型高雜、 質濃度區和η型南雜質〉農度區仍會彼此隔離。因此，能夠 避免閘流管的㈣極和陰極彼此短路· ’而妨.礙了半導體積體 電路的正常運作。 甚至，當根據本發明的Ρ型或η型高濃度離子植入光刻掩
1111111 第一42頁 4 4 1 彳 2 4· 五、發明說明（39) 才莫的配置’用於赞土告雜名文 避免二極管的陰極和陽極^管或保護二極管時，還能夠 體積體電路的過程中若此不會短路，$則在製造半導 體電路上產生了漏電流用矽化步驟時，可能在半導體積 藉由本發明製造閘流总 造半導體積體電路觸發二極管的方法，即使在製 ,_ °王中扭用石夕化步驟，仍能夠製# II· # 放電保護裝置，而不需I7W此刃衣匕烀电 刻掩模，$增加半導製造過程中另外增加步驟或光 丰^肽積體電路的製造成本。 路，-5+發明靜電敌電保護裝置的靜電放電保護電 少考：厣的I源供應器線路和輸出/入信號線路之間、在 和參考電壓線路之間6^虎j泉路之間或電源供應器線路 韵僻冬4 入門的龟旁路提供一靜電旁路。因此於 間、夫二於電源供應器線路和輸出/入信號線路之b 00 % ^^線路和輪出/入信號線路之間、或電源供庇 U路和參考電壓線路之間的半導體積體電路1合供應 電放電現象而中斷。 不會因靜 包括本發明靜電放電保護裝置的靜 取決於半導體積體電路相對於流入/出電流的路中， 擊穿阻抗’及/或取決於所需要的靜電擊穿咀:電之靜電 除形成該靜電放電保護電路的一或更多靜恭抗’以便丰 及/或一或更多的保護二極管。因此，可缩$ @^電保護裝置 ，姐电路之晶片的配置區，而由靜電放電保"V入半導體 藉此縮小晶片的尺寸。因此，能夠增加每曰電路佔用， 的晶片數，藉此減少製造每片晶片的成本。晶8]上所製造
第M3頁 441 12 4 五、發明說明（40) ' 對於該行業的專家而言，很明顯地本發明有著無窮的變 化，並可很容易地達成，這些變化應視為仍不脫離本發明 之精神及範疇。因此，不希望所附之申請專利範圍限制住 以上提出的說明，而應採兩廣義架構的專利申請趟圍。
第44頁

Claims (1)

  1. ί 441 12 4 六'申請專利範圍 _ 1. 一種靜電放電保護裝置，係提供於半導體積體電路的 輸入或輸出，用以保護半導體積體電路的内部電路，避免 靜電浪涌流入或流出半導體積體電路，該靜電放電保護裝 置包括： 一閘流管；以及 一觸發二極管，用於以一低電壓觸發該閘流管，其中該 觸發二極管包括： 一 η型陰極高雜質濃度區； —Ρ型陽極高雜質濃度區；以及 一絕緣體部份，用以電隔離在該η型陰極高雜質濃度區 表面上所形成之矽化層與在ρ型陽極高雜質濃度區表面上 所形成之另一石夕化層。 2. 如中請專利範圍第1項之靜電放電保護裝置，其中該 絕緣體部份包括： 一閘氧化膜 > 形成介於該η型陰極高雜質濃度區和該ρ型 陽極高雜質濃度區之間，用以提供該半導體積體電路的 M0S電晶體之問極； 一多晶矽，在該閘氧化膜上形成圖案；以及 一閘惻壁絕緣體，提供於該閘氧化膜的惻壁和該多晶矽 的側壁之上，用以電隔離在η型陰極高雜質濃度區表面上 所形成的矽化層以及在ρ型陽極高雜質濃度區表面上所形 成的碎化層。 . 3. 如申請專利範圍第1項之靜電放電保護裝置，其中該 絕緣體部份包括一裝置隔離絕緣體，該絕緣體形成介於該
    第一45頁 4 41 12 4 六、申請專利範圍 _ η型陰極高雜質濃度區和該p型陽極高雜質濃度區之間，用 以提供一半導體'積體電路的MOS電晶體之裝置隔離區。 4. 如申請專利範圍第1項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 ρ型半導體基板内； 該η型陰極高雜質濃度區係形成於一 η型井内； 該Ρ型陽極高雜質濃度區的一部份係包含於該η型井内； 以及 該ρ型陽極高雜質濃度區的另一部份係包含於該ρ型半導 體基板或一 Ρ型井内。 5. 如申請專利範圍第1項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 ρ型半導體基板内； 該ρ型1%極局雜質濃度區係形成於該ρ型半導體基板或一 ρ型井内； 該η型陰極高雜質濃度區的一部份係包含於一 η型井内； 以及 該η型陰極高雜質濃度區的另一部份係包含於該ρ型半導 體基板或該ρ型井内。 6. 如申請專利範圍第1項之靜電放電保護裝置，.其中： 該靜電放電保護裝置係形成於一 η型半導體基板内； 該η型陰極高雜質濃度區係形成於該η型半導體基板内； 該ρ型陽極高雜質濃度區的一部份係包含於一 ρ型井内； 以及 該ρ型陽極高雜質濃度區的另一部份係包含於該η型半導 體基板或一 η型井内。
    第柏頁 441 12 4 六、申請專利範圍 7. 如申請專利範圍第1項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 η型半導體基板内； 該Ρ型陽極高雜質濃度區係形成於一 Ρ型井内； 該η型陰極高雜質濃度區的一部份係包含於該ρ型井内； 以及 該η型陰極高雜質濃度區的另一部份係包含於該η型半導 體基板或一 η型井内。 8. 如申請專利範圍第3項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 ρ型半導體基板内； 該η型陰極高雜質濃度區係形成於一η型.井内； 該ρ型陽極高雜質濃度區的一部份係包含於該η型井内； 以及 該ρ型陽極高雜質濃度區的另一部份係包含於該ρ型半導 體基板或一 Ρ型井内。 9. 如申請專利範圍第3項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 ρ型半導體基板内， 該Ρ型陽極高雜質濃度區係形成於該Ρ型半導體基板或一 ρ型井内； 該η型陰極高雜質濃度區的一部份係包含於一η型井内； 以及 該η型陰極高雜質濃度區的另一部份係包含於該ρ型半導 體基板或該Ρ型井内。 1 0,如申請專利範圍第3項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 η型半導體基板内；
    第47頁 441 12 4 六'争請專利範圍 該η型陰極高雜質濃度區係形成於該η型半導體基板内； 該ρ型陽極高雜質濃度區的一部份係包含於一 ρ型井内； 以及 該ρ型陽極高雜質濃度區的另一部份係包含於該η型半導 體基板或一 η型井内。 I 1 .如申請專利範圍第3項之靜電放電保護裝置，其中： 該靜電放電保護裝置係形成於一 η型半導體基板内； 該ρ型陽極高雜質濃度區係形成於一 ρ型井内； 該η型陰極高雜質濃度區的一部份係包含於該ρ型井内； 以及 該η型陰極高雜質濃度區的另一部份係包含於該η型半導 體基板或一 η型井内。 1 2. —種用以製造如申請專利範圍第1項之靜電放電保護 裝置之方法，該方法包括以下步驟： 形成一 η型陰極高雜質濃度區； 形成一 Ρ型陽極高雜質濃度區；以及 形成一絕緣體部份，用以電隔離在該η型陰極高雜質濃 度區表面上所形成之矽化層與在該ρ型陽極g隹質濃度區 表面上所形另一矽化層 如申請專利範圍第1 2項 13. 電放電保 護裝置之方||其中形成該絕緣體部份的包括以下步 f 芎命 ί "" 驟： 在一矽基板上形成一閘氧化膜成為一半導體積體電路之 Μ 0 S電晶體之閘極；
    第一48頁 441 12 4 六、申請專利範圍 在該閘氧化膜上形成一多晶矽圖案成為該MOS電晶體之 閘極； 利用該多晶矽和一 p盤離子植入抗蝕劑作為掩模，植入p 型雜質離子； p 利用該多晶矽和一 η型離子植入電阻作為掩模，植入n型 雜質離子； & 在該多晶矽之側壁上和該閉氧化膜之側壁上形成一閉侧 壁絕緣體；以及 在該η型#高雜質濃度區的表面上和該極高雜 濃度區的表騰形成一矽化層， 遞 、 14·如申請專利範圍第13項胃電放電保 護裝置之方在植入P型或η型雜質離子^前， 括以下步驟' 其中該閘流管的觸發二極管的〇型陰極高雜質濃度區形 成一具有p型基板或P型井的pN接合區，排列一口型離子植 入光刻掩模的邊緣位於该多晶矽區的位 — η型雜質植餐勺邊緣。 _置偏·— 護裝置之方纏議在植入Ρ型或η型雜質離子 括以下步驟髮茂 i5· 如申請專利範圍第13項暑電放電保 另包 -方港在指入η划* η λ,ι **陆 驟之 發二極管的13型陰極高雜質濃度區形 入光刻掩杈的邊緣位於該多晶矽 — 441 12 4 六、申請專利範圍16. 連如申請專利範圍第1 2項：電放電保 j：rr；i jib ^·1 護裝置之方，謂其中形成該絕緣體部份的步括以下步mm ^\ί 驟： si 形成一裝置隔離絕緣體，用以隔離作用區，其中從另一 類似的作用區形成該半導體積體電路的MOS電晶體； 利用該裝置隔離絕緣體和P型離子植入抗蝕劑作為掩 模，植入P型雜質的離子； 利用該裝置隔離絕緣體和η型離子植入抗蝕劑作為掩 模，植入η型雜質離子；以及 在Ρ型陽極,U焦質濃度區的表面和η型陰；質濃度區 1¾ 111^化層° …… 如申請專利範圍第16項 • 1.. Ί 的表面上形 17. 如申請專利範圍第1 6項電放電保 護裝置之方法皆,¾•植入ρ型或η型雜質離子步前，另包 括以下步驟： 其中該閘流管的觸發二極管的η型陰極高雜質濃度區形 成一具有Ρ型基板或Ρ型井的ΡΝ接合區，排列一 ρ型離子植 入光刻掩模的邊緣位於或接近該觸發二極管中央的裝置隔 離絕緣體之上j位置，該位置偏離一 η型雜直入區的邊 緣。 _ 一 18.· --*5
    造如申請專利範圍第1 6項
    之前，另包 電放電保 護裝置之方法
    |在植入Ρ型或η型雜質離子^ 括以下步驟 R 其中該閘流管的觸發二極管的ρ型陽極高雜質濃度區形 成一具有η型基板或η型井的PN接合區，排列一 η型離子植
    第40頁 1 441 12 4 六、申請專利範圍 - 入光刻掩模的邊緣位於或接近該觸發二極管中央的裝置隔 離絕緣體之上的位置，該位置偏離一P型雜質植入區的邊 緣。 1 9. 一種靜電放電保護電路，用以旁路透過一輸出/入端 子進入半導體積體電路由此到達一參考電壓線路的靜電浪 涌，該靜電放電保護電路包括： 具有如申請專利範圍第1項之觸發二極管之靜電放電保 護裝置；以及 一保護二極管，其中： 該靜電放電保護裝置和保護二極管係平行排列介於該半 導體積體電路的一輸出/入信號線路和該參考電壓線路之 間； 該靜電放電保護裝置内提供一閘流管之陽極和陽極閘， 以及該保護二極管的陰極係連接至該輸出/入信號線路 上； 該閘流管的陰極和陰極閘以及該保護二極管的陽極係連 接至該參考電壓線路；以及 該靜電放電保護裝置另包括一電阻*該電阻係形成於一 井内，其具有相對於一基板之導電型，介於該閘流管的陰 極和該保護二極管的陰極之間。 ' 2 0.—種靜電放電保護電路，用以旁路透過一輸出/入端 子進入半導體積體電路由此到達一電源供應器線路的靜電 浪涵’該靜電放電保護電路包括. 具有如申請專利範圍第1項之觸發二極管之靜電放電保
    第-51頁 441 12 4 六、申請專利範圍 _ 護裝置；以及 一形成於一η型基板或η型井内之保護二極管，其中： 該靜電放電保護裝置和該保護二極管係平行排列介於該 半導體積體電路的一輸出/入信號線路和一電源供應器線 路之間； 該靜電放電保護裝置内提供一閘流管之陽極和陽極閘， 以及該保護二極管的一陰極係連接至該半導體積體電路的 '電源供應器線路上； 該閘流管的陰極和保護二極管的陽極係連接至該輸出/ 入信號線路上； 該閘流管的陰極閘係連接至該參考電壓線路上；以及 該靜電放電保護裴置另包括一電阻，該電阻形成於一井 中，其具有與該基板相對之導電型，介於該閘流管的陰極 與該保護二極管的陽極之間。 2 1. —種靜電放電保護電路，用以旁路透過一電源供應 器線路進入半導體積體電路由此到達一參考電壓線路的靜 電浪涌，該靜電放電保護電路包括： 具有如申請專利範圍第1項之觸發二極管之靜電放電保 護裝置，其中： 該靜電放電保護裝置排列介於該半導體積體電路的電源 供應益線路和該夢考電壓線路之間， 該靜電放電保護裝置内提供之閘流管之暢極和陽極閘係 連接至該電源供應器線路上；以.及 該閘流管的陰極和陰極閘係連接至該參考電壓線路上。
    第"52頁 441 124 γ、申請專利範圍 中22 ‘如申請專利範圍第1 9項之靜電放電保護電路，其 •^p' /0 士舊一 狄 —二 玉督的n型陰極高雜質濃度區和該P型陽極高雜 的制、t :均根據申請專利範圍第12項之靜電放電保護裝置 的製造方法來加以製造。 中.’ 〇甲請專利範圍第2 0項之靜電放電保護電路，其 所二—極管的n型陰極高雜質濃度區和該P型陽極高雜 :均根據中請專利範圍第1 2項之靜電放電保護裝置 的製造方法來加以製造。 中24 ·如申請專利範圍第21項之靜電放電保護電路，其 暂ί ΐ ΐ —極管的n型陰極高雜質濃度區和該p型陽極高雜 的f，： ； ϊ ΐ據申％專利範圍第12項t靜電放電保護裝置 的表&万法來加以製造。 早25.;每種Φ靜厂電放電保護電路’用以旁路透過輪出/入端 :體應器線路之任—項進入半導體 一如中节森二ϊξ甬玄靜電放電保護電路包括. 如I明專利靶圚第1 g項之第—放崎巴栝. 一如申請專科範圍第2 靜電放電保護電路； 以 及 ㈠Μ項之第二靜電放電保護電路 一如申清專利範圍笫 _ 其 h 中·· 弟1項之第二靜電放電保護電路
    第53頁 44112 4 六、申請專利範圍 該第一靜電敖恭 / 的-翰出/入信號m係提供介於該半導體積體電路 該第二靜恭姑I線路和—參考電壓線路之間.; 的輸出/入：號c電：係提供介於該半導體積體電路 該第二籍兩1 電源供應器線路之間，·以及 和該參考電壓線路之^ 供介於該電源供應器線路 子、朱考種電，電保護電路，用以旁路透過輸出/入端 二體應器線路之任-項進入半導體 有如；：：的靜電·;"，該靜電放電保護電路包括各星 二靜電放電保護裝置.，其中：.--. 第 陽放電保護裝置内提供之第-問流管之陽極和 :極閘ίτ'連接至該半導體積體電路的一電源供應器線路 忒第一閘流管的陰極係連接至該半導體積體電路 出/入信號線路上； 输 A ^第一閘流管的陰極閘係連接至·該半導體積體電路 茶考電壓線路上； 該第二靜電放電保護裝置内提供之第二閉流管之陽極 陽極閘係連接至該半導體積體電路的輸出/入信號線路 上； 忒第二閘流官的陰極和陰極閘係連接至該半導體積體 路的參考電壓線路上； 电 _fcl immmi
    4 4112 4 六、申請專利範圍 — _ 該第三靜電放電保護装 陽極閘係連接至該主道 i供之第三閘流管之陽極和 W干导發穑 以及 々頁仅私路的電源供應器線路上； β玄苐二閘流管的陰極和 路的參考電壓線路:^ °陰極閉係連接至該半導體積體電 27.—種靜電玫電保護 子、參考電壓端子和雷 用以旁路透過輸出/入端 積體電路由此到達另一=供應器線路之任一項進入半導體 源供應器端子的靜電浪^出1入端子、參考電壓端子和電 一如申請專利範;^’該電放電保護電路包括： 及 項之第—靜電放電保護電路；以 一如申請專利範圍第 中： 之弟一靜電放電保護f路，其 該第一靜電放電保護電 的一輸出/入信號線路和〜a T' k供介於該半導體積體電路 該第二靜電放電保護電麥考電壓線路之間；以及 的一電源供應器綠路^哕^1提供介於該半導體積體電路 28‘一種靜電放電保護^参考電壓線路之間。 子、參考電遲端子和μ電^路；用以旁路透過輸出/入端 積體電路由此到達另—輪屮、應器線路之任一項進入半導體 源供應器端子的靜電浪^出^入端子、參考電壓端子和電a 具有如申請專利範圍’該靜電放電保護電路包括： 電保護裝置，該裝置介於項之觸發二極管之第一靜電放 線路和-輸出/入信號線二+導體積體電路的-參考電壓 崎 < 間；以及
    蒗55頁 441 12 4 六、申請專利範圍 — 具有如申請專利範圍第1項之觸發二極管之第二靜電放 電保護裝置，該裝置介於該半導體積體電路的參考電壓線 路和一電源供應器線路之間，其中： 該第一靜電放電保護裝置内提供之第一閘流管之陽極和 陽極開係連接至該半導體積體電路的一輸出/入信號線路 上； 該第一閘流管的陰極和陰極閘係連接至該半導體積體電 路的參考電壓線路上， 該第二靜電放電保護裝置内提供之第二閘流管之陽極和 陽極閘係連接至該半導體積體電路的電源供應器線路上； 以及 該第二閘流管的陰極和陰極閘係連接至該半導體積體電 路的參考電壓線路上。
    r56頁
TW088114562A 1998-08-25 1999-08-25 Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same TW441124B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23917098 1998-08-25
JP23095599A JP4256544B2 (ja) 1998-08-25 1999-08-17 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路

Publications (1)

Publication Number Publication Date
TW441124B true TW441124B (en) 2001-06-16

Family

ID=26529623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088114562A TW441124B (en) 1998-08-25 1999-08-25 Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same

Country Status (6)

Country Link
US (3) US6338986B1 (zh)
EP (1) EP0982776B1 (zh)
JP (1) JP4256544B2 (zh)
KR (1) KR100325553B1 (zh)
DE (1) DE69938523T2 (zh)
TW (1) TW441124B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187413A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 用于esd的垂直bjt和scr

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4256544B2 (ja) * 1998-08-25 2009-04-22 シャープ株式会社 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路
JP3810246B2 (ja) * 2000-03-15 2006-08-16 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
DE10022367C2 (de) * 2000-05-08 2002-05-08 Micronas Gmbh ESD-Schutzstruktur und Verfahren zur Herstellung
JP3675303B2 (ja) 2000-05-31 2005-07-27 セイコーエプソン株式会社 静電気保護回路が内蔵された半導体装置及びその製造方法
JP3422313B2 (ja) 2000-06-08 2003-06-30 セイコーエプソン株式会社 静電気保護回路が内蔵された半導体装置
US6538266B2 (en) 2000-08-11 2003-03-25 Samsung Electronics Co., Ltd. Protection device with a silicon-controlled rectifier
US6376342B1 (en) * 2000-09-27 2002-04-23 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a source/drain region of a MOSFET device
US7142296B2 (en) * 2000-10-30 2006-11-28 Sru Biosystems, Inc. Method and apparatus for detecting biomolecular interactions
US6521487B1 (en) * 2001-12-05 2003-02-18 United Microelectronics Corp. Method for making a thyristor
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
US20030230631A1 (en) * 2002-06-17 2003-12-18 Hitachi, Ltd. IC card
US7265740B2 (en) * 2002-08-30 2007-09-04 Toshiba Matsushita Display Technology Co., Ltd. Suppression of leakage current in image acquisition
JP2004296883A (ja) * 2003-03-27 2004-10-21 Sharp Corp 半導体装置とその製造方法
US20050212051A1 (en) * 2003-04-16 2005-09-29 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US7164185B1 (en) * 2004-02-02 2007-01-16 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP4996057B2 (ja) * 2004-05-26 2012-08-08 旭化成エレクトロニクス株式会社 半導体回路
US8013235B2 (en) * 2004-06-22 2011-09-06 Universal Entertainment Corporation Thermoelectric device
US7420250B2 (en) * 2004-08-30 2008-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device having light doped regions
KR100629436B1 (ko) * 2004-09-08 2006-09-27 매그나칩 반도체 유한회사 고전압 소자의 정전기 보호장치
JP4282581B2 (ja) * 2004-09-29 2009-06-24 株式会社東芝 静電保護回路
US7880223B2 (en) * 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
KR100689884B1 (ko) * 2005-02-15 2007-03-09 삼성전자주식회사 쇼트키 다이오드를 이용한 노이즈 제거를 위한 반도체 소자및 그 제조방법
US9165920B2 (en) * 2005-10-15 2015-10-20 Globalfoundries Singapore Pte. Ltd. Tunable protection system for integrated circuits
KR100713935B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 반도체 메모리 장치의 정전기 방전 보호 회로 및 정전기방전 보호 방법
US20070257326A1 (en) * 2006-05-08 2007-11-08 Chien-Li Kuo Integrated circuit structure and method of manufacturing a memory cell
US7609495B2 (en) * 2006-10-31 2009-10-27 Infineon Technologies Ag Electrostatic discharge (ESD) protection arrangement and ESD protection method
US9202938B2 (en) * 2006-11-30 2015-12-01 Alpha And Omega Semiconductor Incorporated Latch-up free vertical TVS diode array structure using trench isolation
JP4245644B1 (ja) * 2007-11-21 2009-03-25 シャープ株式会社 静電気放電保護装置及びこれを備えた半導体集積回路
JP5728171B2 (ja) 2009-06-29 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2012004456A (ja) * 2010-06-18 2012-01-05 Sony Corp 半導体装置
TWI424544B (zh) * 2011-03-31 2014-01-21 聯詠科技股份有限公司 積體電路裝置
US9117673B2 (en) * 2012-09-04 2015-08-25 Macronix International Co., Ltd. Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor
CN103681651B (zh) * 2012-09-07 2016-06-22 旺宏电子股份有限公司 静电放电保护电路装置
TWI645534B (zh) * 2015-03-06 2018-12-21 聯華電子股份有限公司 半導體靜電放電保護元件
US10562123B2 (en) * 2015-06-18 2020-02-18 Illinois Tool Works Inc. Welding system with arc control
US11335674B2 (en) 2019-06-27 2022-05-17 Globalfoundries U.S. Inc. Diode triggered silicon controlled rectifier (SCR) with hybrid diodes
US11430881B2 (en) * 2020-03-05 2022-08-30 Globalfoundries U.S. Inc. Diode triggered compact silicon controlled rectifier
CN113540070B (zh) 2020-04-20 2023-12-12 长鑫存储技术有限公司 静电保护电路
CN113070571B (zh) * 2021-03-18 2022-07-19 苏州方林科技股份有限公司 一种热保护器的自动复位焊接装置及其工艺
CN114122111B (zh) * 2022-01-26 2022-05-03 江苏游隼微电子有限公司 一种具有寄生二极管的mos栅控晶闸管及制备方法
US11935946B2 (en) * 2022-06-27 2024-03-19 Globalfoundries U.S. Inc. Silicon-controlled rectifiers in a silicon-on-insulator technology
US12507486B2 (en) 2022-09-15 2025-12-23 Globalfoundries U.S. Inc. Vertically integrated SCR structure with SOI-based raised trigger element
KR20250010239A (ko) * 2023-07-12 2025-01-21 엘지디스플레이 주식회사 표시패널용 모기판과 이를 이용한 표시패널

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE430450B (sv) 1979-04-03 1983-11-14 Asea Ab Tvapoligt overstromsskydd for inkoppling i en stromforande ledning
SE455552B (sv) 1985-02-26 1988-07-18 Asea Ab Halvledaranordning innefattande en overspenningsskyddskrets
JPH02106766A (ja) * 1988-10-17 1990-04-18 Hitachi Ltd 静電記録ヘッド、画像記録装置、現像剤供給装置、ディスプレイ装置、及び静電記録ヘッドの製造方法
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
US5274262A (en) 1989-05-17 1993-12-28 David Sarnoff Research Center, Inc. SCR protection structure and circuit with reduced trigger voltage
US5072273A (en) 1990-05-04 1991-12-10 David Sarnoff Research Center, Inc. Low trigger voltage SCR protection device and structure
JP2794499B2 (ja) * 1991-03-26 1998-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
EP0517391A1 (en) * 1991-06-05 1992-12-09 STMicroelectronics, Inc. ESD protection circuit
JPH05315552A (ja) * 1992-05-14 1993-11-26 Nissan Motor Co Ltd 半導体保護装置
EP0700089A1 (en) * 1994-08-19 1996-03-06 STMicroelectronics S.r.l. A device for protection against electrostatic discharges on the I/O terminals of a MOS integrated circuit
US5602404A (en) 1995-01-18 1997-02-11 National Semiconductor Corporation Low voltage triggering silicon controlled rectifier structures for ESD protection
JP2850801B2 (ja) * 1995-07-28 1999-01-27 日本電気株式会社 半導体素子
US5708550A (en) 1995-10-25 1998-01-13 David Sarnoff Research Center, Inc. ESD protection for overvoltage friendly input/output circuits
US6108181A (en) * 1996-04-23 2000-08-22 Motorola Inc. Electrostatic discharge (ESD) circuit
US5825600A (en) * 1997-04-25 1998-10-20 Cypress Semiconductor Corp. Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection
JP4003907B2 (ja) * 1998-07-08 2007-11-07 コバレントマテリアル株式会社 窒化アルミニウム焼結体からなる半導体製造装置関連製品及びその製造方法並びに静電チャック、サセプタ、ダミーウエハ、クランプリング及びパーティクルキャッチャー
US6174794B1 (en) * 1998-08-20 2001-01-16 Advanced Micro Devices, Inc. Method of making high performance MOSFET with polished gate and source/drain feature
JP4256544B2 (ja) 1998-08-25 2009-04-22 シャープ株式会社 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187413A (zh) * 2011-12-28 2013-07-03 台湾积体电路制造股份有限公司 用于esd的垂直bjt和scr
CN103187413B (zh) * 2011-12-28 2016-02-24 台湾积体电路制造股份有限公司 用于esd的垂直bjt和scr

Also Published As

Publication number Publication date
US20020039825A1 (en) 2002-04-04
JP2000138295A (ja) 2000-05-16
JP4256544B2 (ja) 2009-04-22
US6696730B2 (en) 2004-02-24
KR100325553B1 (ko) 2002-03-06
EP0982776B1 (en) 2008-04-16
US20020037621A1 (en) 2002-03-28
EP0982776A2 (en) 2000-03-01
US6338986B1 (en) 2002-01-15
KR20000017536A (ko) 2000-03-25
DE69938523D1 (de) 2008-05-29
DE69938523T2 (de) 2009-05-07
US6524893B2 (en) 2003-02-25
EP0982776A3 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
TW441124B (en) Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same
US6611024B2 (en) Method of forming PID protection diode for SOI wafer
TWI253721B (en) MOS type semiconductor device having electrostatic discharge protection arrangement
US8354723B2 (en) Electro-static discharge protection device, semiconductor device, and method for manufacturing electro-static discharge protection device
TW507354B (en) Electrostatic discharge protection for salicided devices and method of making same
TW201246543A (en) Semiconductor devices, fabrication methods thereof and gate stack
US20020033504A1 (en) Si-MOS high-frequency semiconductor device and the manufacturing method of the same
US5637902A (en) N-well resistor as a ballast resistor for output MOSFET
US5049514A (en) Method of making a MOS device having a polycide gate
JP5070189B2 (ja) 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路
JP2643904B2 (ja) 静電保護素子
US8431972B2 (en) Semiconductor ESD device and method of making same
US10741544B2 (en) Integration of electrostatic discharge protection into vertical fin technology
US7999324B2 (en) Semiconductor device including overcurrent protection element
US20040014275A1 (en) Method of manufacturing a semiconductor device
TW503558B (en) Low-noise silicon controlled rectifier for electrostatic discharge protection
US6613625B1 (en) Method of manufacturing a semiconductor device
US6878581B1 (en) Electrostatic discharge protection structure and a method for forming the same
US12166136B2 (en) Semiconductor device and method of manufacturing the same
TWI220314B (en) Manufacturing method of deep sub-micron meter process of electrostatic discharge protection apparatus
KR100752907B1 (ko) 반도체 장치
TWI234850B (en) A method of integrating the formation of a shallow junction N channel device with the formation of P channel, ESD and input/output devices
TWI292604B (zh)
TW494563B (en) Semiconductor device and its manufacture method
TW425673B (en) Processing for electrostatic discharge protection apparatus without the silicide layer mask

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees