TW459321B - A semiconductor apparatus and a manufacturing method thereof - Google Patents

A semiconductor apparatus and a manufacturing method thereof Download PDF

Info

Publication number
TW459321B
TW459321B TW089119156A TW89119156A TW459321B TW 459321 B TW459321 B TW 459321B TW 089119156 A TW089119156 A TW 089119156A TW 89119156 A TW89119156 A TW 89119156A TW 459321 B TW459321 B TW 459321B
Authority
TW
Taiwan
Prior art keywords
buffer layer
stress buffer
layer
wafer
protective film
Prior art date
Application number
TW089119156A
Other languages
English (en)
Inventor
Masahiko Ogino
Takao Miwa
Toshiya Satoh
Akira Nagai
Tadanori Segawa
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW459321B publication Critical patent/TW459321B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/654Top-view layouts
    • H10W70/655Fan-out layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

A7 B7 4 5 9 32 五、發明説明(】) 發明背景: 本發明係關於一種半導體裝置,具有使用於高密度組 合模組及多晶片模組之晶片尺寸封裝。 最近’與電子裝置之小型化及高性能有關,對於所使 用的半導體裝置’亦需要高密度封裝,高度密集,及處理 的加速。對此,作爲半導體裝置安裝方法,封裝已從銷插 入型式發展表面安裝型式,以增加安裝密度,且從D I P (雙線內封裝)發展爲QFP (四平封裝)或PGA (銷 柵陣列)以對應多銷型式。 然而’在Q F P型式中,具有安裝基體之連接引線只 被集中在封裝的四周部份中,引線本身是薄而可變形的, 使得當銷之數目增加時,安裝變得困難。在p G A型中, 欲被連接至安裝基體之端子是長而薄且非常集中,使得在 電特性上很難加速,且由於它是銷插入型式,表面安裝是 不可行的,且不利於高密度組裝。 最近’欲解決這些問題及實現對應加速之半導體裝置 ,已發展出一種B G A (球柵陣列)封裝( USP 5148265),具有一應力緩衝層於半導體 晶片與形成一電線電路(wiring circuit )的基體之間,及 一碰撞電極(bump electrode ),其是形成有電線電路的基 體之安裝基體表面側上的外部端子。在具有此構造的封裝 中,欲被連接至安裝基體之端子爲球形銲料,使得引線是 免於變形,不像Q F P型,且端子是分散於整個安裝表面 上,因此端子之間的間距可變得更長且表面安裝容易。是 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----r---I----^表-- (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 _?!--- 五、發明説明(2 ) 一外部端子之碰撞電極比P G Α型短’使得感應成分很小 ,且信號速度很快,因此構造可對應高速。 最近,與可攜式資訊終端之廣泛有關,需要半導體裝 置之小型化及高密度組裝。所以’最近已發展c S P (晶 片刻度封裝)1封裝尺寸幾乎等於晶片。在Nikkei BP, Ltd. (Feb. 1 998)發行之"Nikkei Microdevice11 (p. 38 to p. 64)中, 揭示不同型式的C S P。這些C S P是以一方式製造,使 得切割成片狀之半導體晶片被附著至一形成有電線層之聚 醯亞胺或陶瓷基體,然後電線層與半導體晶片藉由電線結 合,單點結合,或碰撞結合被電氣地連接,且連接以樹脂 被封密,最後形成例如銲料塊之外部端子。 日本專利申請案公開9 一 2 3 2 2 5 6及曰本專利申 請案公開1 0 _ 2 7 8 2 7揭示大量製造C S P之方法。 這些方法形成一塊於半導體晶圓上,經由此塊電氣地連接 一電線基體,然後以樹脂密封連接,形成一外部電極於電 線基體上,最後將它切割成片狀而製造出半導體裝置。 Nikkei BP,Ltd. (Feb· 1998)發行之"Nikkei Microdevice11 (p. 164 to p. 167)揭示大量製造C S P的另一種方法。此方法 藉著電鍍形成一塊於半導體晶圓上,以樹脂密封此塊以外 的部份,形成一外部電極於塊部份中,然後將它切割成片 狀而製造出半導體裝置。在日本專利申請案公開1 0 -9 2 8 6 5中,揭示一種半導體裝置,具有樹脂層用於緩 衝外部電極與半導體晶片之間的應力,且晶片以整批的方 式以晶圓的單位被處理,然後最後切割成片狀。
本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) R I m - 1^1 n n I _ _ _ i 1* T n I I _ _ n ^ - · i-i 「 (請先閱讀背面之注意事項再填寫本頁} 9 A7 B7 五、發明説明(3 ) 發明節要: 在前述半導體裝置中,在以半導體晶圓爲單位整批地 形成樹脂層與外部電極之後,製造且切割成片狀,層的介 面總是暴露在封裝的端面上。所以,由於在安裝封裝時之 突然溫度改變所引起之熱應力,及在切割晶片成片狀時之 機械應力,應力被集中在晶片與樹脂層之間的介面上,其 被暴露在封裝的尾端,且自此產生剝落,使封裝受損。結 果,半導體裝置之可靠度減小,且產量亦減小。 有鑑於前述,本發明提供一種高可靠度的半導體裝置 及高產量的半導體裝置製造方法,用於避免應力集中在介 面上,且抑制晶片與樹脂層之間的剝落,當熱應力與機械 應力被施加至封裝' 如以下所示,可解決前述問題。摘述如下: (1 )在半導體裝置中,此半導體裝置在形成有電路 與電極的半導體晶片之表面上除了電極的部份之外,具有 一應力緩衝層,具有一電線層,連接至應力緩衝層上的電 極,具有一外部保護膜在電線層及應力緩衝層上,具有一 窗,一部份的電線層暴露在外部保護膜的預定位置,且具 有一外部電極,其經由窗被電氣地連接至電線層,應力緩 衝層' 電線層 '導體、外部保護膜及外部電極被形成在半 導體晶片之尾端的內側。 (2 )在半導體裝置中,此半導體裝置在形成有電路 與電極的半導體晶片之表面上除了電極的部份之外,具有 1 , 一' j (請先閲讀背面之注意事項再填寫本頁) -τ r 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨Ο X 297公釐} 6 - A7 B7 A 5 五、發明説明(4 ) (請先聞讀背面之注意事項再填寫本頁) 一晶片保護膜’具有第一電線層及一應力緩衝層,連接至 晶片保護膜上之電極,具有一第二電線層,連接至應力緩 衝層上之第一電線層,具有一外部保護膜在第二電線層及 應力緩衝層上,具有一窗,.一部份的電線層暴露在外部保 護膜的預定位置,且具有一外部電極,其經由窗被電氣地 連接至電線層,晶片保護膜、應力緩衝層、電線層、導體 '外部保護膜及外部電極被形成在半導體晶片之尾端的內 側。 經濟部智慧財產局員工消費合作社印製 (3)半導體裝置製造方法具有:1·一步驟*形成 一應力緩衝層於半導體晶圓之電路形成表面上,在半導體 晶圓上形成許多半導體元件;2 . —步驟,形成一開口, 用於暴露半導體晶圓之電極上的應力緩衝層上之晶片電極 ;3 . —步驟,形成一縫隙於劃線上的應力緩衝層中,用 於切割半導體晶圓;4 . 一步驟,形成一電線層,經由開 口連接至應力緩衝層上之半導體晶片的電極:5 . —步驟 ,形成一外部保護膜,具有一窗,用於連接除了劃線之外 的電線層及應力緩衝層上的外部電極:6 . —步驟,形成 一外部電極;及7 . —步驟,用於切割在切割之後以便於 操作所得到的半導體裝置之最小單元中的半導體晶圓。 一種半導體裝置製造方法,並非具有步驟5,而是具 有步驟5 ( a ),一步驟,形成一窗’用於連接外部電極 與外部保護膜,具有一端在應力緩衝層及電線層上的應力 緩衝層之尾端的內側,或者具有步驟5 (b),一步驟’ 形成一窗,用於連接外部電極與外部保護膜’具有一端介 本紙張尺度適用中國國家標準(CNS M4規格(210X297公釐^ ~Γ_ " 五、發明説明(5 ) 於劃線與在應力緩衝層及電線層上的應力緩衝層的尾端之 間。 (請先閲讀背面之注意事項再填寫本頁) (4)半導體裝置製造方法具有:1.一步驟,除了 其上形成許多半導體元件之半導體晶圓的電極之外,形成 —晶片保護膜,及一劃線,用於切割半導體晶圓;2 . — 步驟,形成一第一電線層,電氣地連接至晶片保護膜上的 電極;3 · —步驟,形成一應力緩衝層於晶片保護膜與第 一電線層上;4 _ 一步驟,形成一開口,用於暴露應力緩 衝層上的一部份電線層:5 . —步驟,形成一縫隙於劃線 上的應力緩衝層中;6 . —步驟,形成一第二電線層,經 由應力緩衝層中形成的開口,連接至應力緩衝層上的一部 份第一電線層;7 —步驟,形成一外部保護膜,具有一 窗,用於連接劃線以外的電線層與應力緩衝層上之外部電 極;8 · —步驟,形成一外部電極;及9 . 一步驟,用於 切割在切割之後以便於操作所得到的半導體裝置之最小單 元中的半導體晶圓。 經濟部智慧財產局員工消費合作社印製 半導體裝置製造方法,並非具有步驟7 ,而是具有步 驟7 ( a ) ’ 一步驟,形成一窗,用於連接一外部電極及 一外部保護膜,具有一端在第二電線層及應力緩衝層上的 應力緩衝層之尾端的內側。 半導體裝置製造方法,在上述步驟1與步驟2之後, 具有:3 . —步驟,形成一應力緩衝層,具有一端在第一 電線層及晶片保護膜上的晶片保護膜之尾端的內側;4 . 一步驟,形成一開口,用於暴露應力緩衝層上的一部份第 -8- 本紙張尺度適用中國國家標串(CNS ) A4规格(210X297公釐) 32 A7 B7 五、發明説明(6 ) 一電線層;5 _ —步驟,形成第二電線層,經由形成在應 力緩衝層中的開口,連接至應力緩衝層上的一部份第一電 線層,6 . —步驟’形成一窗,用於連接一外部電極及一 外部保護膜,具有一端在第二電線層及應力緩衝層上的應 力緩衝層之尾端的內側;7 . —步驟,形成一外部電極; 及8 . —步驟,用於切割在切割之後以便於操作所得到的 半導體裝置之最小單元中的半導體晶圓。 半導體裝置製造方法,在上述步驟1與步驟,2之後, 具有:3 . —步驟,形成一應力緩衝層,於第一電線層及 晶片保護膜上:4 . 一步驟,形成一開口,用於暴露應力 緩衝層上的一部份電線層;5 . —步驟,形成一縫隙,使 得應力緩衝層的尾端形成於晶片保護膜的尾端與劃線之間 ;6 .—步驟,形成一第二電線層,經由形成於應力緩衝 層中的開口,連接至應力緩衝層上的一部份第一電線層; 7 . —步驟,形成一窗,用於連接一外部電極及一外部保 護膜’具有一端在第二電線層及應力緩衝層上的應力緩衝 層之尾端的內側;8 · —步驟,形成一外部電極;及9 . 一步驟’用於切割在切割之後以便於操作所得到的半導體 裝置之最小單元中的半導體晶圓。 半導體裝置製造方法,在上述步驟1與步驟2之後, 具有:3 . —步驟,形成一應力緩衝層,具有一端在第一 電線層及晶片保護膜上的晶片保護膜之尾端的內側;4 . 一步驟’形成一開口,用於暴露應力緩衝層上的一部份第 一電線層;5 . —步驟,形成第二電線層,經由形成於應 本紙張凡度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -9 _ A7 B7 3 321 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 力緩衝層中的開口,連接至應力緩衝層上的一部份第一電 線層;6 · —步驟,形成一窗,用於連接一外部電極及一 外部保護膜,具有一端在與第二電線層及應力緩衝層上的 晶片保護膜之尾端相同的表面上;7 . —步驟,形成一外 部電極;及8 . —步驟,用於切割在切割之後以便於操作 所得到的半導體裝置之最小單元中的半導體晶圓。 經濟部智慧財產局員工消費合作社印製 半導體裝置製造方法,在上述步驟1與步驟2之後, 具有:3 . —步驟,形成一應力緩衝層,具有一端在第一 電線層及晶片保護膜上的晶片保護膜之尾端的內側;4 . 一步驟,形成一開口,用於暴露應力緩衝層上的一部份第 一電線層;5 . —步驟1形成第二電線層,經由形成於應 力緩衝層中的開口,連接至應力緩衝層上的一部份第一電 線層;6 · —步驟,形成一窗,用於連接一外部電極及一 外部保護膜,具有一端介於第二電線層及應力緩衝層上之 應力緩衝層的尾端與晶片保護膜的尾端之間:7.—步驟 ,形成一外部電極:及8 . —步驟,用於切割在切割之後 以便於操作所得到的半導體裝置之最小單元中的半導體晶 圓。 半導體裝置製造方法,在上述步驟1與步驟2之後, 具有:3 · —步驟,形成一應力緩衝層,在第一電線層及 晶片保護膜上;4 . 一步驟,形成一開口,用於暴露應力 緩衝層上的一部份電線層;5 . —步驟,形成一應力緩衝 層,具有一端介於晶片保護膜的尾端與劃線之間;6 . — 步驟,形成一第二電線層,經由形成於應力緩衝層中的開 -10- 本紙張尺度適用中國國家標準{ CNS ) A4規格(210X297公釐) 4 經濟部智慧財產局員工消費合作社印製 p;9 321 5 。」 B7 五、發明説明(8 ) 口,連接至應力緩衝層上的一部份第一電線層;7 . —步 驟,形成一窗,用於連接一外部電極及一外部保護膜,具 有一端介於第二電線層及應力緩衝層上的劃線與應力緩衝 層的尾端之間:8 . —步驟,形成一外部電極:及9 . 一 步驟,用於切割在切割之後以便於操作所得到的半導體裝 置之最小單元中的半導體晶圓。 在本發明之各半導體晶片之表面上,形成邏輯之半導 體,記憶體及由預定方法形成的閘陣列,與送出至外側及 自外側接收電信號之電極。 應力緩衝層最好是由低彈性樹脂製成。具體地說,爲 氟橡膠,矽酮橡膠,矽嗣橡膠樹脂,丙烯酸系橡膠,氫化 腈橡膠,乙烯丙烯橡膠,氯風化聚苯乙烯,表氯醇橡膠’ 丁基橡膠,胺基甲酸酯橡膠,聚碳酸酯(P C )/丙烯腈 丁二烯苯乙烯(AB S )摻合物,聚矽氧烷對苯二甲酸二 甲酯(PCT) /聚對苯二甲酸乙二醇酯(PET)間聚 對苯二甲酸丁二醇酯(P BT) /聚碳酸酯(P C )摻合 物,聚四氟乙烯(PTFE),氟化乙烯丙烯(FEP) ,聚丙烯酸酯,聚醯胺(PA) /丙烯睛丁二烯苯乙烯( A B S )摻合物,改質環氧樹脂,改質聚烯烴及矽氧烷改 質聚醯胺。 此外,有許多不同的熱固性樹脂’例如可使用環氧樹 脂,不飽和聚酯,環氧樹脂異氰酸酯,順丁烯二醯亞胺樹 脂,順丁烯二醯亞胺環氧樹脂,氰化物酯樹脂,氰化物酯 環氧樹脂,氰化物酯樹脂順丁烯二醯亞胺樹脂,酚樹脂’ (請先閲讀背面之注意事項再填寫本頁) •装· 訂 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) -11 - 59 321 、_^_ 五、發明説明(9 ) 對苯二甲酸二烯丙酯樹脂,聚基甲酸酯樹脂,氨睛樹脂, 及順丁烯二醯亞胺氨睛樹脂,與上述兩種以上的氨睛樹脂 結合之材料,或與無機塡充物混合之材料。亦可以將感光 性加至前述樹脂,並藉由預定暴光與顯影處理而控制應力 緩衝層之形狀。 依據本發明,前述應力緩衝層的尾端形成在半導體晶 片之尾端的內側。藉著如此做,與相同表面上暴露的介面 相比,半導體晶片與應力緩衝層之間的應力可被分散於廣 泛的面積,且應力很難集中》結果,半導體晶片不容易從 應力緩衝層被剝落。 使用厚度與彈性係數在室溫會改變之應力緩衝層’本 發明之半導體裝置被製造並安裝在安裝基體中,且定出在 一 5 5 °C至1 2 5 °C之範圍內的安裝可靠度。 結果,發現假設應力緩衝層之厚度爲t (um)且在室 溫之彈性係數爲E ( Μ P a ),當厚度與彈性係數之間的 關係滿足以下公式(1): log (t) ^ 0.988 log (E) - 1.515 (1) 安裝可靠度是令人滿意的。以相同方式,當厚度與彈性係 數之間的關係不滿足以下公式(2 ): log (t) ^ -1.063 log (E) + 4.839 (2) (請先聞讀背面之注意事項再填寫本頁) 7装_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(21 〇 X 297公釐) -12- A7 - ij 3 2 1 B7 五、發明説明(1〇) (請先閱讀背面之注意事項再填寫本頁) 發現當各半導體晶圓欲被獨立地處理時,產生彎曲,且在 電線層形成方法的成型步驟,於半導體晶圓與成型罩之間 產生一間隙,導致成型失敗。 所以,當施加滿足公式(1 )與(2 )之間的關係之 應力緩衝層時,電線層形成方法中的生產速率會增加。 從以上的結果,最好本發明之應力緩衝層的厚度與彈 性係數滿足公式(1 )與(2 )之間的關係。 作爲一晶片保護膜,通常使用聚醯亞胺。然而,如果 膜形成是可能的,對於材料沒有特別的限定。亦可使用具 有感光性之材料。此晶片保護膜亦被形成,使得晶片保護 膜的尾端以相同於應力緩衝層的方式被定位在半導體晶片 之尾端的內側。 使用例如金,銅或鋁之導體,電線層被形成在晶片保 護膜及應力緩衝層上。 經濟部智慧財產局S工消費合作社印製 在電線層與半導體晶片之間形成的導體層中,使用例 如He— Ne雷射,Ar雷射,YAG雷射或碳酸氣體雷 射之雷射,或感光材料,藉著暴光,顯影及蝕刻而形成一 開口。隨後,藉著以導電樹脂塡充開口之方法,碳、石墨 、金、銀、銅、鎳、鍍銀銅或鍍銀玻璃的導電粉末混合於 例如環氧樹脂、矽樹脂或聚醯亞胺樹脂之樹脂黏合劑,或 非電場電鍍方法,或於真空中熱沈積或濺射沈積例如金或 銅的金屬之方法,導電膜形成於開口的內表面上,然後藉 電鍍而形成導電層。 雖然對於外部保護膜沒有特別的限定,通常藉銀幕印 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) *13- 59 321 A7 __B7 五、發明説明(U ) (請先閱讀背面之注意事項再填寫本頁} 刷除了外部電極及電線層的連接部份之外,形成一組合物 ,無機塡充物混合於有機化合物例如環氧樹脂,聚酿亞胺 樹脂或聚醯胺樹脂中,此有機化合物是在應力緩衝層及電 線層上。在此情形中,可使用給多感光性之材料。以相同 於前述應力緩衝層及晶片保護膜之方式,外部保護膜亦被 形成使得外部保護膜之尾端被定位在半導體晶片之尾端的 內側。 外部電極是一導體,用於電氣地連接至一基體,其上 安裝半導體裝置,具體地說,它是一個由包括鍚、鋅、鉛 、銀、銅或金,或其上塗以金之焊料合金製成的球形電極 。此外,可使用具有由鉬、鎳、銅、鉬、鈦一個以上結合 的合金之構造,或具有兩個以上的多層合金之構造的端子 〇 圖形簡要敘述: 圖1是本發明的一個例子之半導體裝置的剖面圖。 圖2是本發明的另一個例子之半導體裝置的剖面圖。 圖3是本發明的另外一個例子之半導體裝置的剖面圖 經濟部智慧財產局員工消費合作社印製 0 圖4是本發明的更另外一個例子之半導體裝置的剖面 圖。 圖5是本發明的另外一個例子之半導體裝置的剖面圖 〇 圖6是本發明的另外一個例子之半導體裝置的剖面圖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)-14 - j 32 \ A7 B7 五、發明説明(12) 圖7是本發明的另外一個例子之半導體裝置的剖面圖 〇 圖8是本發明的另外一個例子之半導體裝置的剖面圖 〇 圖9是本發明的另外一個例子之半導體裝置的剖面圖 〇 圖1 0是本發明的另外一個例子之半導體裝置的剖面 圖。 圖11是比較例(習知例子)之半導體裝置的剖面圖 〇 圖1 2是比較例(習知例子)之半導體裝置的剖面圖 • 一' 4 (請先閲讀背面之注意事項再填寫本頁) -•6. 經濟部智慧財產局員工消費合作社印製 符號說明: 1 A 1電極 2 半導體晶片 3 應力緩衝層 4 電線層 5 外部保護膜 6 外部電極 7 半導體晶片 8 晶片保護膜 9 第一電線層 10 地 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐} 321 五、發明説明(13) 11 第二電線層 本發明之詳細敘述: 參見附圖,以下將說明本發明之實施例。 〔實施例1〕 圖1是本發明的一個例子半導體裝置之剖面圖。以如 下所述之方法製備半導體裝置。 表面上形成許多半導體元件及一 A 1電極1之矽半導 體晶圓,在矽半導體晶圓之表面上,在1 5 0°c固化之後 於室溫,使用滾輪疊合器,藉著附著具有1 ο 〇μπι厚度之 未固化乾燥膜,此未固化乾燥膜包括環氧樹脂、鄰甲酚酚 醛淸漆固化劑、丙烯酸系橡膠及矽石塡充物,其具有 3 Ο Ο Ο Μ P a之彈性係數。 接著,在應力緩衝層中,使用碳酸氣體雷射’形成用 於暴露2 Ο Ομιη劃線之4 Ο Ομιη縫隙及具有5 Ομηι的孔 直徑之開口。接著,欲移除A 1電極之表面上的氧化物膜 及A 1電極上雷射處理的殘留物,執行氧電漿蝕刻。接著 ,在具有開口及線性縫隙之應力緩衝層上,沈積厚度爲 500埃之Cr及厚度爲0 . 5μπι之Cu。在上述所得到 的沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co·, Ltd. 之OFPR-N-3000 ),且藉著預烘焙、暴光與顯影而形成具 有1 5 μ m厚度之光阻電線圖案。 接著,藉電鍍在電線圖案內側形成1 〇 μm的c u膜, 1 ----r--r 3 ί (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)_ _ A7
Ob 321 ______B7 __ 五、發明説明(14) (請先閱讀背面之注意事項再填寫本頁) 且藉電鍍其上形成2μτη的N i膜。接著,使用一釋放液體 (N _ 3 〇 3 C )剝落光阻,然後藉過硫酸銨/硫酸溶液 而触刻沈積膜的C u,且額外地藉高錳酸鉀溶液而蝕刻 C r ’且形成一電線層4 „在完成此處理的階段,定出電 線圖案之失敗率。 接著’在具有前述電線層4之波形轉換器(waver )上 ’藉著銀幕印刷而塗覆感光銲料光阻淸漆(Hitachi Kasei 6〇27〇0〇.,1^(1之3尺9000),且在80°(:乾燥20分 鐘。隨後’使用一預定的圖案而暴光並顯影,且在 1 5 0 t固化一小時,且在電線層上,形成一外部保護膜 5 ’具有一開口,用於連接外部電極,且具有一尾端在與 應力緩衝層之尾端相同的位置。 經濟部智慧財產局員工消費合作社印製 接著,在電線層4之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . Ιμπι厚之Au膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Sen_iu Kinzoku Co., Ltd.之Delta焊劑5 3 3 ),且具有0 . 3 5 m m直徑之 S η - A g _ C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 t被加熱1 0秒鐘,且形成外部電極6 。最後,劃線以0 . 2 m m之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 如上所述製備的半導體之外觀檢查的結果,於切割期 間不會產生封裝失敗例如半導體裝置之剝落。 用1 0個上述半導體裝置,執行溫度循環測試(在一 5 5 °C 10 分鐘,且在 125 °C 10 分鐘)1000 本紙張尺度適用中國囤家標準(CNS ) A4規格(2IOX297公釐) -17- 321 A7 B7 五、發明説明(15) 次,且檢查樣品外觀。此外,各半導體裝置被安裝在一安 裝基體上1且執行相同的溫度循環測試1 0 〇 0次,然後 執行電連續性測試。 在比較例1中,晶片與應力緩衝層被沈積在相同的表 面上,在各別溫度循環之後產生剝落較多,另一方面,在 此實施例中,在晶片尾端表面的內側上形成應力緩衝層之 尾端,半導體晶片7與應力緩衝層3之間的介面不會剝落 。在比較例1的半導體裝置中,切割之後的外觀檢查指出 在1 0個受測試之半導體裝置的兩個中,產生在各半導體 裝置之尾端的介面剝落。實施例1至1 2之特性評估結果 表示於表1中。比較例1與2之特性評估結果表示於表4 中。 * ^ (請先閱讀背面之注意事項再填寫本頁) h -6
T -
I 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) A4規格(210Χ2ί)7公釐) -18- 2 3 五、發明説明(16) 經濟部智慧財產局員工消費合作社印製 實施例 12 8 T—< 1 〇 〇 1 < 1 1.0仙 1 0/10 0/10 0/10 ,0/40 實施例 11 8 1 1 i 3000 1 0/10 1 0/10 0/10 10/10 10/40 實施例 i 10 8 ^―· 1 1000 1 0/10 1 0/10 0/10 6/10 I 0/40 實施例 9 Ο 1 3000 〇 F < 0/10 0/10 0/10 0/10 0/10 8/40 實施例 8 〇 I-Η 〇 寸 〇 1 0/10 0/10 0/10 0/40 .實施例 L_^ 〇 τ—Η § 1 3000 1 0/10 1 0/10 1 10/10 10/40 實施例 6 ο *-Η 1 1000 1 0/10 ' 0/10 6/10 0/40 i實施例 5 ο 1-1 〇 1 3000 〇 1 1 0/10 0/10 1 0/10 0/10 8/40 1 實施例 4 ο τ—^ 〇 ( 1 〇 1—Η - 0/10 1 2/10 0/Ϊ0 1 0/40 1 實施例 3 ο 8 1 1 3000 1 0/10 1 2/10 10/10 I 1 10/40 ; 實施例 2 ο 1—< g 1 1000 1 0/10 1 2/10 6/10 0/40 丨 實施例 1 ο 1 * 8 1 一 1 ;3000 〇 0/10 0/10 1 2/10 0/10 8/40 應力緩衝層 外部保護膜 晶片保護膜 應力緩衝層之彈性係數E(MPa) 應力緩衝層之厚度(# m) 切割後之封裝失敗率(失敗計數/評估計數) 晶片-應力緩衝層 晶片-晶片保護膜 應力緩衝層-晶片保護膜 1 應力緩衝層-外部保護膜 ; 外部保護膜-晶片保護膜 晶片-外部保護膜 Μ !|iin 担 溢 iK 溢 氷 鹽 £ U 應力緩衝層上之電線層圖案失敗(失敗計數/評估 計數) 與晶片端 面之距離 各別TC 之後的介 面剝落失 敗(失敗 謙/評估| 失敗) -----I---Μ---叫d—(請先閱讀背面之注意事項再填寫本頁) 訂 本纸張尺度適用中國國家操準(€奶)六4规格(210/297公嫠} _ 1Q . 經濟部智慧財產局員工消費合作社印製 459321 五、發明説明(17 ) 〔實施例2〕 在與實施例1之相同方法中’使用一 2 Ομπι厚之未固 化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環氧 樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及砂石塡充 物,其具有1 〇 0 0 Μ P a之彈性係數,執行與實施例1 相同的評估。在此實施例中’半導體晶片7與應力緩衝層 3之間的介面沒有剝落。另一方面’在比較例1中’在各 別的溫度循環之後,介面被剝落較多。 〔實施例3〕 在與實施例1之相同方法中,使用一 2 Ομιη厚之未固 化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環氧 樹脂、鄰甲酚酚醛淸漆固化劑 '丙烯酸系橡膠及矽石塡充 物,其具有3 0 0 OMP a之彈性係數,執行與實施例1 相同的評估。 在此實施例中,半導體晶片7與應力緩衝層3之間的 介面沒有剝落。另一方面,在比較例1中,在各別的溫度 循環之後,介面被剝落較多。 〔寳施例4〕 在與實施例1之相同方法中,使用一 1 0 Ομιη厚之未 固化乾燥膜在固化之後於室溫下,此未固化乾燥膜包括環 氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡 充物,其具有4 0 0 Μ P a之彈性係數,執行與實施例1 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0X297公釐) .on - " ----J--t---^衣------訂------飞 (請先閲讀背面之注意事項再填寫本頁) 4 59 321 A7 ____;_ B7 五、發明説明(18) 相同的評估。 在此實施例中’半導體晶片7與應力緩衝層3之間的 介面沒有剝落。由於在室溫之彈性係數E ( Μ P a )及厚 度t ( μ m )滿足上述公式(1 )與(2 )之間的關係,不 會產生由半導體晶圓之彎曲所引起的電線圖案失敗。應力 緩衝層之緩衝效果是高的,且在安裝之後的溫度循環時之 分離失敗被減少更多。另一方面,在比較例1中,在各別 溫度循環之後,介面被剝落較多。 〔實施例5〕 圖2是本發明之另一半導體裝置之剖面圖。藉由以相 同於實施例1之方法而製備此半導體裝置,且以相同的方 法來評估特性。 在此實施例中,半導體晶片7與應力緩衝層3之間的 介面沒有剝落。當形成外部保護膜之尾端以被定位應力緩 衝層之尾端的內側5 Ο μ m時,改善應力緩衝層與外部保護 膜之間的介面之剝落失敗。藉著本發明之半導體裝置製造 方法,在切割之後不會產生封裝失敗。 〔實施例6〕 在與實施例5之相同方法中,使用一 2 ΟμίΏ厚之未固 化乾燥膜在固化之後於室溫下,此未固化乾燥膜包括環氧 樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡充 物,其具有1 〇 〇 〇 Μ P a之彈性係數,執行與實施例5 本紙張尺度適用中國國家標準(CNS ) Α4規格(21 〇 X 297公釐) _ - ---r---;-----装------訂------Λ - / (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 45^9 32 1 t_$ _ 五、發明説明(19) 相同的評估。 在此實施例中,半導體晶片7與應力緩衝層3之間的 介面沒有剝落。當形成外部保護膜之尾端以被定位應力緩 衝層之尾端的內側5 Ο μ m時’改善應力緩衝層與外部保護 膜之間的介面之剝落失敗。 〔實施例7〕 在與實施例5之相同方法中1使用一 1 ◦ 〇 μ m厚之未 固化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環 氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡 充物,其具有3 Ο Ο Ο Μ P a之彈性係數,執行與實施例 5相同的評估。 在此實施例中,半導體晶片7與應力緩衝層3之間的 介面沒有剝落。當形成外部保護膜之尾端以被定位應力緩 衝層之尾端的內側5 Ο μ m時,改善應力緩衝層與外部保護 膜之間的介面之剝落失敗。 〔實施例8〕 在與實施例5之相同方法中,使用一 1 〇 Ομηι厚之未 固化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環 氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡 充物,其具有4 0 0 Μ P a之彈性係數,執行與實施例5 相同的評估。 在此實施例中,半導體晶片7與應力緩衝層3之間的 (請先閲讀背面之注意事項再填寫本頁) d. 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS } A4規格(210X297公釐) -22- 經濟部智慧財產局員工消費合作社印製 469 321 A7 飞 B7 五、發明说明(2〇 ) 介面沒有剝落。當形成外部保護膜5之尾端以被定位應力 緩衝層之尾端的內側5 Ο μ m時,改善應力緩衝層與外部保 護膜之間的介面之剝落失敗。由於在室溫之彈性係數E ( MPa)及厚度t (μπι)滿足上述公式(1)與(2)之 間的關係,不會產生由半導體晶圓之彎曲所引起的電線圖 案失敗。應力緩衝層之緩衝效果是高的,且在安裝之後的 溫度循環時之分離失敗被減少更多。 〔實施例9〕 圖3是本發明之另一半導體裝置之剖面圖。藉由以相 同於實施例1之方法而製備此半導體裝置,且測量特性。 在切割之後前述半導體裝置之外觀的檢查結果,沒有 產生於切割期間之半導體裝置的剝落。 此外,用1 0個上述半導體裝置,執行溫度循環測試 (在一 5 5 °C 1 0分鐘,且在1 2 5 °C 1 0分鐘) 1 0 0 0次,且樣品被切掉,並檢査其剖面。此外,各半 導體裝置被安裝在一安裝基體上,且執行溫度循環測試( 在一 55°C 10分鐘,且在125 t 10分鐘) 1 0 0 0次,然後執行電連續性測試。 在此實施例中,應力緩衝層3之尾端與外部保護膜5 被形成在晶片端面的內側上,使得在半導體晶片與外部保 護膜之間不會產生剝落。在上述比較例1中,在各別溫度 循環之後產生剝落較多。另一方面,由於形成外部保護膜 以覆蓋應力緩衝層3的尾端,半導體晶片2與應力緩衝層 --------叫d------IT------1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23- ^ 59 32 1 . , a? B7 五、發明説明(21 ) 3之間的介面,及應力緩衝層3與外部保護膜5之間的介 面沒有剝落。藉著本發明之半導體裝置製造方法’在切割 之後不會產生封裝失敗ϋ 〔實施例1 0〕 在與實施例9之相同方法中,使用一 2 Ο μ m厚之未固 化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環氧 樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡充 物,其具有1 〇 Ο Ο Μ P a之彈性係數,執行與實施例9 相同的評估。 在此實施例中,應力緩衝層3之尾端與外部保護膜5 被形成在晶片端面的內側上’使得在半導體晶片與外部保 護膜之間不會產生剝落。由於形成外部保護膜以覆蓋應力 緩衝層3的尾端 '半導體晶片2與應力緩衝層3之間的介 面,及應力緩衝層3與外部保護膜5之間的介面沒有剝落 〇 〔實施例1 1〕 在與實施例9之相同方法中,使用一 1 〇 Ομπι厚之未 固化乾燥膜在固化之後於室溫下’此未固化乾燥膜包括環 氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡 充物,其具有3 0 0 OMP a之彈性係數,執行與實施例 9相同的評估。 在此實施例中,應力緩衝層3之尾端與外部保護膜5 本紙張尺度適用中國國家標準< CNS ) A4規格(210 X 297公釐)-24 - --;---Ί! Ρ 戈-- (請先閲讀背面之注意事項再填寫本頁) Ί T_ 經濟部智慧財產局員工消費合作社印製 A7 B7 4 5 9 32 1 五、發明説明(22 ) (請先閲讀背面之注意事項再填寫本頁) 被形成在晶片端面的內側上,使得在半導體晶片與外部保 護膜之間不會產生剝落。由於形成外部保護膜以覆盖應力 緩衝層3的尾端,半導體晶片2與應力緩衝層3之間的介 面,及應力緩衝層3與外部保護膜5之間的介而沒有剝落 〔實施例1 2〕 在與實施例9之相同方法中’使用一 1 〇 厚之未 固化乾燥膜在固化之後於室溫下,此未固化乾燥膜包括環 氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡 充物,其具有4 0 0 Μ P a之彈性係數,執行與實施例9 相同的評估。 經濟部智慧財產局員工消費合作社印製 在本發明之此實施例中’應力緩衝層3之尾端與外部 保護膜5被形成在晶片端面的內側上’使得在半導體晶片 與外部保護膜之間不會產生剝落。由於形成外部保護膜以 覆蓋應力緩衝層3的尾端’半導體晶片2與應力緩衝層3 之間的介面,及應力緩衝層3與外部保護膜5之間的介面 沒有剝落。 此外,由於在室溫之彈性係數E ( Μ P a )及厚度t (μ m )滿足上述公式(1 )與(2 )之間的關係’不會產 生由半導體晶圓之彎曲所引起的電線圖案失敗。應力緩衝 層之緩衝效果是高的,且在安裝之後的溫度循環時之分離 失敗被減少更多。 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇 X 297公釐) -25- 經濟部智慧財產局員工消費合作社印製 4 5 9 3 2 1 A7 ____B7___五、發明説明(23 ) 〔實施例1 3〕 圖4是本發明之另一半導體裝置之剖面圖。藉著以下 之方法而製備此半導體裝置,且測量特性。 一負感光聚醯亞fe 樹脂(Hitachi Kasei Kogyo Co., Ltd 之PL3708) ’被旋轉塗覆在矽半導體晶圓之表面上 ’且在一熱板上於7 5 °C被乾燥1 〇 5秒於9 0 °C被乾燥 1 0 5秒,此矽半導體晶圓具有許多半導體元件及形成在 其表面上的A 1電極1。隨後,使用一預定罩將它暴光, 且再度在熱板上於1 2 5°C被加熱6 0秒,然後在一顯影 劑(Hitachi Kasei Kogyo Co·,Ltd.之 P L 顯影劑 2 N )中被 顯影。 接著’它在3 5 0 °C下於氮氣中被加熱及固化6 〇秒 ,且形成一晶片保護膜8,元件電極及半導體晶片表面在 切割之後被線性地暴光至晶片端面內側1 〇 〇 μ m。 接著,藉濺射飩刻使用A r而移除元件電極之表面上 的A 1氧化物膜,然後厚度5 0 0埃之C r及另外厚度 〇 . 5μηι之Cu被濺射沈積在晶片保護膜8上及暴光部份 表面上以形成一膜。在沈積膜上,一負感光光阻(Tokyo Oka Co., Ltd.之 OF PR — N - 3 0 0 0 )被旋轉塗覆,且 藉著預烘焙、暴光、顯影而形成具有1 5μπι厚度之光阻電 線圖案。 藉電漿在前述電線圖案內側形成一具有1 0 μ m厚度之 C u膜,且形成一第.一電線層9。 接著,在固化之後,於1 8 0 °C使用一滾輪疊合器, (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 45 9 32 1 A7 ____、_ B7 五、發明説明(24 ) 一 1 Ο Ομιη厚之未固化乾燥膜被附著,然後在2 5 0 t被 加熱及固化一小時,且形成一應力緩衝層3 ,此未固化乾 燥膜包括環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡 膠及矽石塡充物,其具有在室溫下1 〇 〇 OMP a之彈性 係數。在應力緩衝層中1使用碳酸氣體雷射,形成一開口 ’具有5 Ομιη之孔直徑及4 0 Ομιη縫隙,用於暴露 2 0 0 μ m之劃線。 接著,欲移除第一電線層之地1 0的雷射處理之殘留 物,使用高錳酸鹽系列之去污處理液體(Meltex C〇.,Ltd. 之MLB49 7)執行去污處理=以厚度5 0 0埃之A r 與C r ,藉著濺射蝕刻具有開口及線性縫隙之應力緩衝層 3而移除Cu氧化物膜,然後沈積〇 . 5μιη厚之Cu。在 沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co.,Lid,之 OFPR-N—3000),且藉著預烘焙、暴光與顯影 而形成具有1 5 μηι厚度之光阻電線圖案。 藉電鍍在上述得到的電線圖案內側形成1 0 μ m的C u 膜,且在其上形成2μΐΏ厚的N i膜。接著,使用一釋放液 體(N — 3 0 3 C )剝落光阻,然後藉過硫酸銨/硫酸溶 液而蝕刻沈積膜的C u,且額外地藉高錳酸鉀溶液而蝕刻 C r ,且形成一第二電線層1 1。在完成此處理的階段’ 評估第二電線圖案之失敗率° 接著,在具有第二電線層之波形轉換器(waver )上, 藉著銀幕印刷而塗覆感光銲料光阻淸漆(Hltachi Kasei Kogyo Co.,Ltd 之 S R 9 0 0 0 ) ’ 且在 8 0 °C 乾燥 2 0 分 ----r—^----------IT------1 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) M規格(210X297公釐) -27- 459 32 1 A7 B7 五、發明説明(25 ) 鐘,使用一預定的圖案而暴光並顯影,且在i 5 〇 〇c固化 一小時,且在電線層上,形成一外部保護膜5,具有一開 口,用於連接外部電極,且具有一尾端在與應力緩衝層之 尾端相同的位置。 接著’在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有〇 · ΙμΓη厚之AU膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senjll Kinzoku Co., Ltd.之Delta焊劑5 3 3 ) ’且具有〇· 3 5mm直徑之 S η - A g - C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 °C被加熱1 〇秒鐘,且形成外部電極6 。最後’劃線以0 . 2mm之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 上述半導體裝置在切割之後之外觀檢査的結果,於切 割期間不會產生封裝失敗例如半導體裝置之剝落。 用1 0個上述半導體裝置,執行溫度循環測試(在-5 5 °C 10 分鐘,且在 125 °C 10 分鐘)1000 次,且檢查樣品外觀。此外,各半導體裝置被安裝在一安 裝基體上,且執行相同的溫度循環測試1 0 0 0次,然後 執行電連續性測試。 在本發明之實施例中,晶片保護膜8之尾端形成在晶 片尾端表面之內側上,半導體晶片7與晶片保護膜8之間 的介面沒有剝落。另一方面,在比較例2中,半導體晶片 7與晶片保護膜8形成在相同表面上,剝落產生較多。在 由比較例2之製造方法所製備的半導體裝置中’切割之後 本紙張尺度適用中國國家標準(CNS > Μ規格(210X297公釐) :n ... n ΙΊ n n-'I n n n - I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 5 9 3 2 1 A7 B7 五、發明説明(26) 的外觀檢查指出在1 〇個受測試之半導體裝置的兩個中, 產生在各半導體裝置之尾端的介面剝落。藉著本發明之半 導體裝置製造方法,在切割之後不會產生封裝失敗。實施 例1 3至2 4之特性評估結果表示於表2中。 ---r--r----装------訂------1 (讀先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) -29- δ 2 3
7 7 A B 五、發明説明(27) 經濟部智慧財產局員工消費合作社印製 實施例 24 〇 1 i 1 Μ Ο 寸 g ι1 1 1 I 1 0/10 0/10 0/10 1 0/10 0/40 實施例 23 〇 r—Η 沄 ι 1 3000 I 1 0/10 0/10 0/10 1 10/10 10/40 實施例 ! 22 Ο ι 1 1 泛 1 1 1000 I 1 0/10 0/10 0/10 ! 1 6/10 0/40 實施例 21 g f 1 i 沄 1 > 沄 3000 g τ—* 0/10 ί I o/io 0/10 0/10 i 1 0/10 8/40 1 實施例 20 o r—H 1—1 g ――Η ο 8 1 i 1 0/10 3/10 0/10 1 1 0/10 ' 0/40 ι 實施例 19 o 沄 1 < Ο f—Η 1 3000 ι 1 0/10 3/10 0/10 1 10/10 9/40 實施例 18 o 1—^ 沄 Ο Γ < 1000 1 1 0/10 3/10 0/10 J 5/10 0/40 實施例 ,17 o ι~1 〇 ι—Η Ο τ—Η 3000 o 0/10 1 0/10 3/10 0/10 1 0/10 7/40 ! 實施例 16 o Ο r-i ο ι 1 ο o ι 1 1 0/10 2/10 -1 3/10 1 1 0/10 1 0/40 實施例 15 8 1 1 g g ί—1 3000 1 1 0/10 3/10 1 3/10 : 1 10/10 99/40 實施例 14 8 ι 1 o 8 ι I 1000 1 ) 1 : ι 0/10 3/10 1 6/10 0/40 實施例 13 o 8 1 < Ο 1 1 3000 ο 0/10 1 0/10 3/10 3/10 ! 0/i0 8/40 應力緩衝層 外部保護膜 晶片保護膜 應力緩衝層之彈性係數E(MPa) 應力緩衝層之厚度(# m) 切割後之封裝失敗率(失敗計數/評估計數) 晶片-應力緩衝層 晶片-晶片保護膜 應力緩衝層-晶片保護膜 應力緩衝層-外部保護膜 外部保護膜-晶片保護膜 晶片-外部保護膜 安裝TC之後的分離失敗(失敗計數/W估計數) 應力緩衝層上之電線層圖案失敗(失敗計數/評估 計數) 與晶片端 面之距離 各別TC 之後的介 面剝落失 敗(失敗 計數/評估 失敗) 1 (請先閱讀背面之注意事項再填寫本頁〕 .專 r 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨ΟΧ;297公釐) -30- 4 59 32 1 , A7 __B7 五 '發明説明(28 ) 〔實施例1 4〕 以相同於實施例1 3之方法製備半導體裝置。在此情 形中,在固化之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化,藉著附著一 2 Ομιη厚之未固化 乾燥膜而形成一應力緩衝層,此未固化乾燥膜包括環氧樹 脂 '鄰甲酹酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡充物 ,其具有在室溫1 〇 〇 ◦ Μ P a之彈性係數。執行與實施 例1 3相同的特性評估。 在此實施例中’晶片保護膜8的尾端形成在晶片端面 之內側上,半導體晶片7與應力緩衝層3之間的介面沒有 剝落。 〔實施例1 5〕 以相同於實施例1 3之方法製備半導體裝置。在此情 形中,在切割之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化,藉著附著一 2 Ομηι厚之未固化 乾燥膜而形成一應力緩衝層’此未固化乾燥膜包括環氧樹 脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石塡充物 ,其具有在室溫3 0 0 0 Μ P a之彈性係數。執行與實施 例1 3相同的特性評估。 雖然在上述比較例2中,剝落產生較多,在此實施例 中,晶片保護膜8的尾端形成在晶片端面之內側上’半導 體晶片7與應力緩衝層3之間的介面沒有剝落。 -31 - 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇 X撕公董) 459321 五、發明説明(29 ) 〔實施例1 6〕 以相同於實施例1 3之方法製備半導體裝置。在此情 形中,在切割之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化,藉著附著一 1 〇 Ομπι厚之未固 化乾燥膜而形成一應力緩衝層,此未固化乾燥膜包括環氧 樹脂、鄰甲酚酣醛淸漆固化劑、丙烯酸系橡膠及矽石塡充 物,其具有在室溫1 〇 ◦ 〇 Μ P a之彈性係數。執行與實 施例1 3相同的特性評估。 在本發明之此實施例中,晶片保護膜8的尾端形成在 晶片端面之內側上,半導體晶片7與應力緩衝層3之間的 介面沒有剝落。此外,由於在室溫之彈性係數E ( Μ P a )及厚度t ( μ m )滿足上述公式(1 )與(2 )之間的關 係,不會產生由半導體晶圓之彎曲所引起的電線圖案失敗 。應力緩衝層之緩衝效果是高的,且在安裝之後的溫度循 環時之分離失敗被減少更多。 〔實施例1 7〕 圖5是本發明之另一半導體裝置之剖面圖。藉著以下 之方法而製備此半導體裝置。 一負感光聚醒亞胺樹脂(Hitachi Kasei Kogyo Co.,Ltd. 之PL 3 7 0 8 ),被旋轉塗覆在矽半導體晶圓之表面上 ,且在一熱板上於7 5 °C被乾燥1 0 5秒於9 0 °C被乾燥 1 0 5秒,此矽半導體晶圓具有許多半導體元件及形成在 其表面上的A 1電極1 ,使用一預定罩將它暴光,且再度 i----叫穿-- (請先閲讀背面之注意事項再填寫本頁) ,τ 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS ) Μ規格(210X297公釐) -32- A7 B7 9 321 五、發明説明(30) (請先閱讀背面之注意事項再填寫本頁) 在熱板上於1 2 5 °C被加熱6 0秒’然後在一顯影劑( Hitachi Kasei Kogyo Co.,Ltd.之 P L 顯影劑 2 N )中被顯影 。接著,它在3 5 0°C下於氮氣中被加熱及固化6 0秒’ 且形成一晶片保護膜8 ,半導體晶片表面在切割之後被線 性地暴光至晶片端面內側1 0 0 μ m,且在切割之後形成晶 片端面。接著,藉濺射蝕刻使用A r而移除元件電極之表 面上的A 1氧化物膜,然後厚度5 0 0埃之C r及另外厚 度0 . 5μιη之Cu被濺射沈積在晶片保護膜8上及暴光部 份表面上以形成一膜。在沈積膜上,一負感光光阻(Tokyo Oka Co.,Ltd.之 OF PR — N — 3 0 0 0 )被旋轉塗覆,且 藉著預烘焙、暴光、顯影而形成具有1 5 μ m厚度之光阻電 線圖案。藉電漿在前述電線圖案內側形成一具有1 0 μ m厚 度之C u膜,且形成一第一電線層9。 ' 經濟部智慧財產局員工消費合作社印製 接著,在固化之後,於1 8 0°C使用一滾輪疊合器, 一 1 0 Ομηι厚之未固化乾燥膜被附著,然後在2 5 被 加熱及固化一小時,且形成一應力緩衝層3,此未固化乾 燥膜包括環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡 膠及矽石塡充物,其具有在室溫下1 0 0 0 Μ P a之彈性 係數:在應力緩衝層中,使用碳酸氣體雷射,形成一開口 ,具有5 Ομπι之孔直徑及4 0 Ομπι縫隙,用於暴露 2 0 0 μ m之劃線。 接著,欲移除第一電線層之地1 0的雷射處理之殘留 物,使用高錳酸鹽系列之去污處理液體(Meltex Co.,Ltd, 之M L B 4 9 7 )執行去污處理。以A r濺射蝕刻具有開 -33- 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X 297公釐) A7 B7 d D 9 321 五、發明説明(31) 口及線性縫隙之應力緩衝層3而移除C u氧化物膜,然後 織射沈積5 0 0 埃厚之Cr及0.5μm厚之Cut^在沈積 膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co.,Ltd.之 OFPR-N-3000) ’且藉著預烘焙、暴光與顯影 而形成具有1 5μιτι厚度之光阻電線圖案。 接著’藉電鍍在上述得到的電線圖案內側形成1 〇 μ m 的C u膜’且在其上形成2μΓη厚的N i膜。接著,使用一 釋放液體(N_ 3 0 3 C )剝落光阻,然後藉過硫酸銨/ 硫酸溶液而蝕刻沈積膜的C u,且額外地藉高錳酸鉀溶液 而蝕刻C r,且形成一第二電線層1 1。 在完成此處理的階段,評估第二電線圖案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co.,Ltd 之 S R 9 ◦ 0 0 ),且在 8 0 t乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 0 °C固化一小時,且在電線層上,形成一外部保 護膜5 ,具有一開口,用於連接外部電極,且具有一尾端 應力緩衝層之端面內側5 0 μ m。接著,在電線層3之暴露 部份的N i表面上,藉著替代電鍍而形成具有〇 . 1 μ m厚 之A u膜。在A u電鍍電線暴露部份上,使用一金屬罩塗 覆焊劑(Senju Kinzoku Co., Ltd.之 Delta焊劑 5 3 3 ),且 具有0 . 3 5111111直徑之311-厶运一(:11系列銲料球被 放置在其上,並使用紅外線回流爐在2 6 0 °C被加熱1 〇 秒鐘,且形成外部電極6。最後,劃線以0 . 2 m m之厚 度被一切割鋸切割,且各別的半導體被分開’製備出本發 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
Δ 59 321 . 五、發明説明(32 ) 明之半導體裝置。 (請先聞讀背面之注意事項再填寫本頁} 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間不會產生封裝失敗例如半導體裝置之剝落。 〔實施例1 8〕 以相同於實施例1 7之方法製備半導體裝置。在此情 形中,在切割之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化一小時,藉著附著一 2 Ο μ m厚之 未固化乾燥膜而形成一應力緩衝層,此未固化乾燥膜包括 環氧樹脂、鄰甲酚酚醛淸漆固化劑' 丙烯酸系橡膠及矽石 塡充物,其具有在室溫1 〇 〇 〇 MP a之彈性係數。執行 與實施例1 7相同的特性評估。 在本發明之此實施例中,晶片保護膜8的尾端形成在 晶片端面之內側上,半導體晶片7與晶片保護膜8之間的 介面沒有剝落。由於在應力緩衝層3之尾端的內側上形成 外部保護膜5,應力緩衝層3與外部保護膜5之間的介面 中沒有產生剝落失敗。 經濟部智慧財產局S工消費合作社印製 〔實施例1 9〕 以相同於實施例1 7之方法製備半導體裝置。在此情 形中,在切割之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化一小時,藉著附著一 2 Ο μ m厚之 未固化乾燥膜而形成一應力緩衝層,此未固化乾燥膜包括 環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石 本紙張尺度適用中國國家標準(CNS ) A4規格(2!0X297公釐) 五、發明説明(33 ) 塡充物,其具有在室溫3 0 0 〇 Μ P a之彈性係數。執行 與實施例1 7相同的特性評估。 在本發明之此實施例中,晶片保護膜8的尾端形成在 晶片端面之內側上,半導體晶片7與晶片保護膜8之間的 介面沒有剝落。由於在應力緩衝層3之尾端的內側上形成 外部保護膜5,應力緩衝層3與外部保護膜5之間的介面 中沒有產生剝落失敗。 〔實施例2 0〕 以相同於實施例1 7之方法製備半導體裝置。在此情 形中,在切割之後於1 8 0 °C使用滾輪疊合器然後在 2 5 0 °C將其加熱並固化一小時,藉著附著一 2 Ομιη厚之 未固化乾燥膜而形成一應力緩衝層,此未固化乾燥膜包括 環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠及矽石 塡充物,其具有在室溫4 0 0 Μ P a之彈性係數。執行與 實施例1 7相同的特性評估。 在本發明之此實施例中,晶片保護膜8的尾端形成在 晶片端面之內側上,半導體晶片7與晶片保護膜8之間的 介面沒有剝落。由於在應力緩衝層3之尾端的內側上形成 外部保護膜5,應力緩衝層3與外部保護膜5之間的介面 中沒有產生剝落失敗。此外,由於在室溫之彈性係數E ( MPa)及厚度t (μπι)滿足上述公式(1)與(2)之 間的關係,不會產生由半導體晶圓之彎曲所引起的電線圖 案失敗。應力緩衝層之緩衝效果是高的,且在安裝之後的 (請先閱讀背面之注意事項再填寫本買) 装. 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) -36- - n d 3 2 ^ . . A7 B7 五、發明説明(34 ) 溫度循環時之分離失敗被減少更多。 (請先閱讀背面之注意事項再填寫本頁) 〔實施例2 1〕 圖6是本發明之另一半導體裝置之剖面圖。藉著以下 之方法而製備此半導體裝置。 首先,形成第一電線層9之處理是與實施例1 3相同 〇 經濟部智慧財產局員工消費合作社印製 接著,在切割之後於9 0 °C使用一滾輪疊合器,一未 固化感光乾燥膜被附著,此未固化感光乾燥膜具有 1 Ο Ομιη之厚度,由環氧樹脂、鄰甲酚酚醛淸漆固化劑、 睛丁二烯橡膠、光氧化劑 '增敏劑及矽石塡充物,其具有 在室溫下3 0 0 OMP a之彈性係數。隨後,欲暴露在切 割時是一切割線之劃線及第一電線層之地1 0 ,使用一預 定罩暴光,使用半水系統之鹼性顯影劑顯影,然後在 1 8 0 °C加熱並固化一小時。然後,形成應力緩衝層3 , 使得在第一電線層之地1 0中形成具有5 0 μ m孔直徑之開 口,且應力緩衝層3之尾端形成在切割後的晶片端面內側 1 0 0 μ m及晶片保護膜8內側5 0 μ m。 接著,欲移除第一電線層之地1 0的架中之殘留物, 使用高錳酸鹽系列之去污處理液體(Meltex Co.,Ltd.之 M L B 4 9 7 )執行去污處理。接著,以A r濺射蝕刻具 有開口及線性縫隙之應力緩衝層3而移除C u氧化物膜, 然後濺射沈積500埃厚之Cr及〇 . 5μηι厚之Cu。 在沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co·, 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) -37- 4 b 9 3 2 t A7 B7 五、發明説明(35 ) (請先閲讀背面之注意事項再填寫本頁)
Ltd.之OFPR — N— 3000),且藉著預烘焙、暴光與 顯影而形成具有1 5μιη厚度之光阻電線圖案。藉電鍍在上 述得到的電線圖案內側形成1 Ο μ m的C u膜,且藉電鍍在 其上形成2μΐΉ厚的N i膜。使用一釋放液體( N - 3 0 3 C )剝落光阻,然後藉過硫酸銨/硫酸溶液而 蝕刻沈積膜的C u,且額外地藉高錳酸鉀溶液而蝕刻C r ,且形成·一第二電線層1 1。 在完成此處理的階段,評估第二電線圖案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co.,Ltd 之 SR9000),且在 8 0°C乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 0 °C固化一小時,且在電線層上,形成一外部保 護膜5 ,具有一開口,用於連接外部電極,且具有一尾端 應力緩衝層之端面內側5 0 μ m。 經濟部智慧財產局員工消費合作社印製 接著,在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . ΙμΐΏ厚之Au膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senuu Kinzoku Co., Ltd.之Delta焊劑533),且具有0.35mm直徑之 S η — A g _ C u系列銲料球被放置在其上,並使用紅外 線回流壚在2 6 0 °C被加熱1 〇秒鐘,且形成外部電極6 。最後,劃線以0 2 m m之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 上述半導體裝置在切割之後之外觀檢查的結果’於切 割期間不會產生封裝失敗例如半導體裝置之剝落。 本紙張尺度適用中國國家標準(CNS)八4規格(210X297公釐} -38- A7 j9 321 .__E_— 五、發明説明(36) 用1 〇個上述半導體裝置,執行溫度循環測試(在〜 5 5 °C 10 分鐘,且在 125 °C 1〇 分鐘)1000 次,且檢查樣品外觀。此外’各半導體裝置被安裝在一安 裝基體上,且執行相同的溫度循環測試1 0 0 0次,然後 執行電連續性測試。 在本發明之實施例中,晶片保護膜8之尾端形成在晶 片尾端表面之內側上,半導體晶片7與晶片保護膜8之間 的介面沒有剝落。由於外部保護膜5之尾端形成在應力緩 衝層3之尾端上,在應力緩衝層3與外部保護膜5之間中 的介面不會產生剝落失敗。此外,由於應力緩衝層3形成 在晶片保護膜8的內側上,在應力緩衝層3與晶片保護膜 8之間的介面沒有產生剝落失敗。 在由比較例2之製造方法所製備的半導體裝置中,切 割之後的外觀檢查指出在1 0個受測試之半導體裝置的兩 個中,產生在各半導體裝置之尾端的介面剝落。然而,藉 著本發明之半導體裝置製造方法,在切割之後不會產生封 裝失敗。 〔實施例2 2〕 藉由與實施例2 1相同之方法製備半導體裝置。在此 情形中,於固化之後藉由一 2 Ο μ m厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下1 0 〇 〇MP a之彈 本紙張尺度適用中國國家標隼(CNS ) Α4規格(210Χ 297公釐) {請先閲讀背面之注意事項再填寫本頁) 裝. ’,-ιτ 經濟部智慧財產局員工消費合作社印製 -39- 4 59 32 1_Z_ 五、發明説明(37 ) 性係數。執行與實施例2 1相同的評估。 {請先閱讀背面之注意事項再填寫本頁) 在此實施例中,晶片保護膜8之尾端形成在晶片端面 的內側上,半導體晶片7與晶片保護膜8之間的介面沒有 剝落。由於外部保護膜5之尾端形成在應力緩衝層3之尾 端上,在應力緩衝層3與外部保護膜5之間中的介面不會 產生剝落失敗。此外,由於應力緩衝層3形成在晶片保護 膜8的內側上,在應力緩衝層3與晶片保護膜8之間的介 面沒有產生剝落失敗。 〔實施例2 3〕 藉由與實施例21相同之方法製備半導體裝置。在此 情形中,於固化之後藉由一 2 Ομιη厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下3 0 0 OMP a之彈 性係數。執行與實施例2 1相同的評估。 經濟部智慧財產局員工消費合作社印製 在此實施例中’晶片保護膜8之尾端形成在晶片端面 的內側上,半導體晶片7與晶片保護膜8之間的介面沒有 剝落。由於外部保護膜5之尾端形成在應力緩衝層3之尾 端上,在應力緩衝層3與外部保護膜5之間中的介面不會 產生剝落失敗。此外’由於應力緩衝層3形成在晶片保護 膜8的內側上,在應力緩衝層3與晶片保護膜8之間的介 面沒有產生剝落失敗。 本紙張尺度通用中國國家標準(CNS ) Α4規格(210Χ 297公釐) -40- 4〇y321 五、發明説明(38) 〔實施例2 4〕 (請先閱讀背面之注意事項再填寫本頁) 藉由與實施例2 1相同之方法製備半導體裝置。在此 情形中,於固化之後藉由一 2 Ο μ m厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下4 Ο Ο Μ P a之彈性 係數。執行與實施例2 1相同的評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與外部保護膜 5之間的介面。 在本發明之此實施例中,晶片保護膜8的尾端形成在 晶片端面之內側上,半導體晶片7與晶片保護膜8之間的 介面沒有剝落。此外,由於應力緩衝層3形成於晶片保護 膜8的內側上,沒有剝落失敗產生於應力緩衝層3與晶片 保護膜8之間的介面。 經濟部智慧財產局員工消費合作社印製 此外,由於在室溫之彈性係數E ( Μ P a )及厚度t (μ m )滿足上述公式(1 )與(2 )之間的關係,不會產 生由半導體晶圓之彎曲所引起的電線圖案失敗。應力緩衝 層之緩衝效果是高的,且在安裝之後的溫度循環時之分離 失敗被減少更多。 〔實施例2 5〕 圖7是本發明之另一半導體裝置的剖面圖。藉由以下 方來製備此半導體裝置。 本紙張尺度適用中國國家標準(CNS ) A4規格(2Η)Χ297公釐) -41 - 經濟部智慧財產局員工消費合作社印製 ? 9 32 1 a? __^ B7五、發明説明(39) 首先,以相同於實施例1 3之方法製備一電線基體。 在完成此處理的階段,評估第二電線圖案之失敗率。 接著,在具有第二電線層之波形轉換器(waver )上, 藉著銀幕印刷而塗覆感光銲料光阻淸漆(Hitachi Kasei 1(〇”〇(:〇.,1^之3尺9000),且在80°(:乾燥20分 鐘,使用一預定的圖案而暴光並顯影,且在1 5 0 °C固化 一小時。然後,在電線層上,形成一外部保護膜5 ,具有 一開口,用於連接外部電極,且具有一尾端在應力緩衝層 之尾端內側5 Ο μ m。 接著,在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . Ιμπι厚之Au膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senju Kinzoku Co., Ltd.之Delta焊劑533),且具有0 . 35mm直徑之 S η - A g - C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 °C被加熱1 〇秒鐘,且形成外部電極6 。最後,劃線以0 2 m m之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間不會產生封裝失敗例如半導體裝置之剝落。 用1 0個上述半導體裝置,執行溫度循環測試(在-55 °C 10 分鐘,且在 125 °C 10 分鐘)1000 次,且檢查樣品外觀。此外,各半導體裝置被安裝在一安 裝基體上,且執行相同的溫度循環測試1 0 0 〇次,然後 執行電連續性測試。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) _ 4〇 _~ (請先閲讀背面之注意事項再填寫本頁) Λ59321 A7 B7 五、發明説明(40 ) 在本發明之實施例中,晶片保護膜8之尾端形成在晶 片尾端表面之內側上’半導體晶片7與晶片保護膜8之間 的介面沒有剝落。由於外部保護膜5之尾端形成在應力緩 衝層之尾端的內側上’沒有剝落失敗產生於應力緩衝層3 與外部保護膜5之間的介面。由於外部保護膜5之尾端形 成在應力緩衝層3之尾端的內側上’沒有剝落失敗產生於 應力緩衝層3與外部保護膜5之間的介面。此外’由於晶 片保護膜8之尾端形成在應力緩衝層3之內側上’沒有剝 落失敗產生於應力緩衝層3與晶片保護膜8之間的介面’ 及半導體晶片7與晶片保護膜8之間的介面。藉著本發明 之半導體裝置製造方法,在切割之後不會產生封裝失敗。 實施例2 5至3 6之特性評估結果表示於表3中。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
本紙張尺度適用中國國家標準(CNS )八4規格(2!0Χ297公釐) -43- 459321 五、發明説明(42) 〔實施例2 6〕 以相同於實施例2 5之方法製備半導體裝置。在此情 形中,在固化之後於1 8 0°C使用滾輪疊合器藉著附著一 2 Ομηι厚之未固化乾燥膜而形成一應力緩衝層,然後在 2 _ 5 0 °C將其加熱並固化,此未固化乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠、聚醯亞胺樹脂 及矽石塡充物,其具有在室溫1 0 0 OMP a之彈性係數 。執行與實施例2 5相同的特性評估。 在此實施例中,晶片保護膜8的尾端彤成在晶片端面 之內側上,半導體晶片7與晶片保護膜8之間的介面沒有 剝落。由於外部保護膜5之尾端形成在應力緩衝層之尾端 的內側上,沒有剝落失敗產生於應力緩衝層3與外部保護 膜5之間的介面。由於外部保護膜5之尾端形成在應力緩 衝層3之尾端的內側上,沒有剝落失敗產生於應力緩衝層 3與外部保護膜5之間的介面。此外,由於晶片保護膜8 之尾端形成在應力緩衝層3之內側上,沒有剝落失敗產生 於應力緩衝層3與晶片保護膜8之間的介面,及半導體晶 片7與晶片保護膜8之間的介面。 〔實施例2 7〕 以相同於實施例2 5之方法製備半導體裝置。在此情 形中,在固化之後於1 8 0 t使用滾輪疊合器藉著附著一 2 0 μ m厚之未固化乾燥膜而形成一應力緩衝層,然後在 2 5 0 °C將其加熱並固化,此未固化乾燥膜包括環氧樹脂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐} _ 45 - ^^^1 ^^^1 m^i —^ϋ ^^^1 m (請先閱讀背面之注意事項再填寫本頁) 、^1 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 A 32 1 _Β7_ 五、發明説明(43 ) 、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠、聚醯亞胺樹脂 及矽石塡充物,其具有在室溫1 0 0_ Ο Μ P a之彈性係數 。執行與實施例2 5相同的特性評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與外部保護膜 5之間的介面。此外,由於晶片保護膜8之尾端形成在應 力緩衝層3之內側上,沒有剝落失敗產生於應力緩衝層3 與晶片保護膜8之間的介面,及半導體晶片7與晶片保護 膜8之間的介面。 〔實施例2 8〕 以相同於實施例2 5之方法製備半導體裝置。在此情 形中’在固化之後於1 8 0 C使用滾輪疊合器藉者附著一' 2 Ο μ m厚之未固化乾燥膜而形成一應力緩衝層,然後在 2 5 0 °C將其加熱並固化,此未固化乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑 '丙烯酸系橡膠、聚醯亞胺樹脂 及矽石塡充物,其具有在室溫4 Ο Ο Μ P a之彈性係數。 執行與實施例2 5相同的特性評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面’及應力緩衝層3與外部保護膜 5之間的介面。此外,由於晶片保護膜8之尾端形成在應 力緩衝層3之內側上,沒有剝落失敗產生於應力緩衝層3 與晶片保護膜8之間的介面,及半導體晶片7與晶片保護 膜8之間的介面。 I. .1 ----- - - ---- :—^1 I ^^1 ^^1 ^^1 -! ^^1 —^1 (請先閱讀背面之注意事項再填寫本I ) 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) -46- 4 5 9 321 ^ B7 五、發明説明(44) (請先閲讀背面之注意事項再填寫本頁) 由於在室溫之彈性係數E ( Μ P a )及厚度t ( μ m ) 滿足上述公式(1 )與(2 )之間的關係’不會產生由半 導體晶圓之彎曲所引起的電線圖案失敗。應力緩衝層之緩 衝效果是高的,且在安裝之後的溫度循環時之分離失敗被 減少更多。 〔實施例2 9〕 圖8是本發明之另一半導體裝置之剖面圖。藉著以下 之方法而製備此半導體裝置。 形成第一電線層9之處理是與實施例1 3相同。 經濟部智慧財產局員工消費合作社印製 接著,在切割之後於9 0 °C使用一滾輪疊合器’—未 固化感光乾燥膜被附著,此未固化感光乾燥膜具有 1 Ο Ομιη之厚度,由環氧樹脂、鄰甲酚酚醛淸漆固化劑、 睛丁二烯橡膠、光氧化劑、增敏劑及矽石塡充物,其具有 在室溫下3 0 0 0 Μ P a之彈性係數。隨後’欲暴露在切 割時是一切割線之劃線及第一電線層之地1 〇 ’使用一預 定罩暴光,使用半水系統之鹼性顯影劑顯影。額外地’在 1 8 0 °C加熱並固化一小時,且形成應力緩衝層3 ’使得 在第一電線層之地1 〇中形成具有5 0 μ m孔直徑之開口’ 且應力緩衝層3之尾端形成在切割後的晶片端面內側 1 0 0 μ m及晶片保護膜8內側5 0 μ m。 接著,欲移除第一電線層之地1 0的架中之殘留物’ 使用高錳酸鹽系列之去污處理液體(Meltex Co.,Ltd.之 M L B 4 9 7 )執行去污處理。接著,以A r濺射蝕刻具 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -47- A 59 32 1 _ 五、發明説明(45) (請先聞讀背面之注意事項再填寫本頁) 有開口及線性縫隙之應力緩衝層3而移除C u氧化物膜, 然後濺射沈積500埃厚之Cr及〇· 5μιτι厚之Cu。在 沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co.,Ltd.之 OFPR-N-3000),且藉著預烘焙、暴光與顯影 而形成具有1 5 μ m厚度之光阻電線圖案。 接著,藉電鍍在上述得到的電線圖案內側形成1 〇 μ m 的C u膜,且藉電鍍在其上形成2 μ m厚的N i膜。使用一 釋放液體(N - 3 0 3 C )剝落光阻,然後藉過硫酸銨/ 硫酸溶液而蝕刻沈積膜的C u ,且額外地藉高錳酸鉀溶液 而蝕刻C r ,且形成一第二電線層1 1。在完成此處理的 階段,評估第二電線圖案之失敗率。 經濟部智慧財產局員工消費合作社印製 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co.,Ltd 之 SR9000),且在 8 0°C乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 0 t固化一小時。然後,在電線層上,形成一外 部保護膜5,具有一開口,用於連接外部電極,覆蓋應力 緩衝層之端面,且具有一尾端在與切割後之晶片端面內側 5 0 μ m的晶片保護膜8相同之位置。 接著,在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . Ιμηι厚之Au膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senju Kinzoku Co., Ltd.之Delta焊劑533),且具有〇.35mm直徑之 S η — Ag — C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 °C被加熱1 0秒鐘’且形成外部電極6 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) -48- A7 j 3 2 1 _B7 五、發明説明(46) 。最後,劃線以Ο . 2 m m之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間不會產生封裝失敗例如半導體裝置之剝落。此外, 使用半導體裝置,在其被安裝在一安裝基體上之後,分別 執行與上述相同的溫度循環測試1 0 0 0次,然後執行電 連續性測試。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與晶片保護膜 8之間的介面。藉著本發明之半導體裝置製造方法,在切 割之後不會產生封裝失敗。 〔實施例3 0〕 藉由與實施例2 9相同之方法製備半導體裝置。在此 情形中,於切割之後藉由一 2 Ο μ m厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下1 0 0 OMP a之彈 性係數。執行與實施例2 1相同的評估。在此實施例中, 沒有剝落失敗產生於半導體晶片7與晶片保護膜8之間的 介面,及應力緩衝層3與晶片保護膜8之間的介面。 〔實施例3 1〕 藉由與實施例2 9相同之方法製備半導體裝置。在此 (請先閱讀背面之注意事項再填寫本頁) 装- 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標率(CNS ) A4規格(210 Χ 297公釐) -49- v A7 △ 5 9 321 __b7 五、發明説明(47 ) 情形中,於切割之後藉由一 2 0 pm厚之未固化感光乾燥膜 而形成應力緩衝層’’此未固化感光乾燥膜包括環氧樹脂 、鄰甲酣酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物’其具有在室溫下3 〇 〇 〇MP a之彈 性係數。執行與實施例2 9相同的評估。 在此實施例中’晶片保護膜8之尾端形成在晶片端面 的內側上,半導體晶片7與晶片保護膜8之間的介面沒有 剝落。此外,由於應力緩衝層3形成在晶片保護膜8的內 側上,在應力緩衝層3與晶片保護膜8之間的介面沒有產 生剝落失敗。 . 〔實施例3 2〕 藉由與實施例2 9相同之方法製備半導體裝置。在此 情形中,於切割之後藉由一2 Ο μ m厚之未固化感光乾燥膜 而形成應力緩衝層’,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物’其具有在室溫下4 ◦ 〇MP a之彈性 係數。執行與實施例2 9相同的評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與晶片保護膜 8之間的介面。此外’由於在室溫之彈性係數E ( M P a )及厚度t (μΐΒ)滿足上述公式(1 )與(2 )之間的關 係,不會產生由半導體晶圓之彎曲所引起的電線圖案失敗 。應力緩衝層之緩衝效果是高的,且在安裝之後的溫度循 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐)_ 5〇 _ (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製
tx D 9 321 Α7 Β7 五、發明説明(48) 環時之分離失敗被減少更多。 -----Λ--'J---叫-装-- (請先閱讀背面之注意事項再填寫本頁) 〔實施例3 3〕 圖9是本發明之另一半導體裝置的剖面圖。藉由以下 方來製備此半導體裝置。 直到形成第一電線層9之前的處理是與實施例1 3相 同。 經濟部智慧財產局員工消費合作社印製 接著,在切割之後於9 0 °C使用一滾輪疊合器’一未 固化感光乾燥膜被附著’此未固化感光乾燥膜具有 1 Ο Ο μ m之厚度,由環氧樹脂、鄰甲酚酚醛淸漆固化劑、 睛丁二烯橡膠、光氧化劑、增敏劑及矽石塡充物’其具有 在室溫下3 0 0 OMP a之彈性係數。隨後’欲暴露在切 割時是一切割線之劃線及第一電線層之地1 0 ’使用一預 定罩暴光,使用半水系統之鹼性顯影劑顯影,然後在 1 8 0 °C加熱並固化一小時。然後,形成應力緩衝層3 ’ 使得在第一電線層之地1 0中形成具有5 Ο μ ni孔直徑之開 口,且應力緩衝層3之尾端形成在切割後的晶片端面內側 1 Ο Ο μ m及晶片保護膜8內側5 Ο μ m。 接著,欲移除第一電線層之地1 0的架中之殘留物1 使用高錳酸鹽系列之去污處理液體(Meltex Co., Ltd.之 M L B 4 9 7 )執行去污處理。接著,以A r濺射蝕刻具 有開口及線性縫隙之應力緩衝層3而移除C u氧化物膜, 然後濺射沈積5 0 0埃厚之C r及〇 . 5 μ m厚之C u。在 沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co.,Ltd.之 本紙張尺度適用中國國家標準{ CNS ) A4規格(210X 297公釐> 經濟部智慧財產局員工消費合作社印製 : n ^0^321 五、發明説明(49 ) OFPR-N-3000),且藉著預烘焙、暴光與顯影 而形成具有1 5 μπι厚度之光阻電線圖案。藉電鍍在上述得 到的電線圖案內側形成1 〇 μ m的C u膜,且藉電鍍在其上 形成2 μ m厚的N i膜。接著,使用一釋放液體( N — 3 0 3 C )剝落光阻,然後藉過硫酸銨/硫酸溶液而 蝕刻沈積膜的C u,且額外地藉高錳酸鉀溶液而蝕刻c r ’且形成一第二電線層1 1 。在完成此處理的階段,評估 第二電線圖案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei 之 SR9000),且在 80°C 乾燥 20 分鐘 ,使用一預定的圖案而暴光並顯影,且在1 5 0 °C固化一 小時。然後,在電線層上,形成一外部保護膜5 ,具有一 開口,用於連接外部電極,覆蓋應力緩衝層之端面,且具 有一尾端在晶片保護膜8內側5 0 μ m且在切割後之晶片端 面內側1 0 0 μ m之位置。 接著,在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . Ιμιη厚之Au膜。在Au電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senju Kinzoku Co., Ltd.之Delta焊劑533),且具有〇.35mm直徑之 S η - A g _ C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 °C被加熱1 0秒鐘,且形成外部電極6 。最後,劃線以0 · 2 m m之厚度被一切割鋸切割’且各 別的半導體被分開,製備出本發明之半導體裝置° 上述半導體裝置在切割之後之外觀檢查的結果’ R @ — n^^-----裝----1"~訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐} -52-
五、發明説明(50 ) 割期間不會產生封裝失敗例如半導體裝置之剝落。 使用半導體裝置,執行與上述相同的溫度循環測試 1 0 0 0次,且切割樣品並檢査剖面。此外’半導體裝置 被安裝在安裝基體上,且執行溫度循環測試1 〇 〇 〇次’ 然後執行電連續性測試。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與晶片保護膜 8之間的介面。形成外部保護膜5以覆蓋應力緩衝層3之 尾端,且沒有剝落失敗產生於外部保護膜5與應力緩衝層 3之間的介面中。此外,由於外部保護膜5之尾端形成在 晶片保護膜8之尾端的內側上,沒有剝落失敗產生於晶片 保護膜8與外部保護膜5之間的介面。在由比較例2之製 造方法所製備的半導體裝置中,切割之後的外觀檢查指出 在1 0個受測試之半導體裝置的兩個中,產生在各半導體 裝置之尾端的介面剝落。然而,藉著本發明之半導體裝置 製造方法,在切割之後不會產生封裝失敗。 〔實施例3 4〕 藉由與實施例3 3相同之方法製備半導體裝置。在此 情形中,於固化之後藉由一 2 0 μ m厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下1 0 0 0 Μ P a之彈 性係數。執行與實施例3 3相同的評估。 本紙張尺度適用中國國家標準(CNS Μ4規格(210X297公釐) I - - - - - - ; - - - li I ^^^1 H (請先聞讀背面之注意事項再填寫本頁) 、*τ 經濟部智慧財產笱員工消費合作社印製 -53- 459321 五、發明説明(51) 在此實施例中’沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與晶片保護膜 8之間的介面。形成外部保護膜5以覆蓋應力緩衝層3之 尾端,且沒有剝落失敗產生於外部保護膜5與應力緩衝層 3之間的介面中。此外,由於外部保護膜5之尾端形成在 晶片保護膜8之尾端的內側上,沒有剝落失敗產生於晶片 保護膜8與外部保護膜5之間的介面。 〔實施例3 5〕 藉由與實施例3 3相同之方法製備半導體裝置。在此 情形中,於切割之後藉由一2 Ομπι厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下3 0 0 0 Μ P a之彈 性係數。執行與實施例3 3相同的評估。 在本發明之此實施例中,沒有剝落失敗產生於半導體 晶片7與晶片保護膜8之間的介面,及應力緩衝層3與晶 片保護膜8之間的介面。形成外部保護膜5以覆蓋應力緩 衝層3之尾端,且沒有剝落失敗產生於外部保護膜5與應 力緩衝層3之間的介面中。此外,由於外部保護膜5之尾 端形成在晶片保護膜8之尾端的內側上,沒有剝落失敗產 生於晶片保護膜8與外部保護膜5之間的介面。 〔實施例3 6〕 本紙乐尺度適用中國國家標準(CNS ) A4規格(2! 0 X 297公釐) H—· Jtl I - - I— (請先閲讀背面之注意事項再填寫本頁)
r-IT 經濟部智慧財產局員工消費合作社印製 -54- 459321 A7 B7 五、發明説明(52 ) (請先閲讀背面之注意事項再填寫本頁) 藉由與實施例3 3相同之方法製備半導體裝置。在此 情形中,於切割之後藉由一 2 Ο μ m厚之未固化感光乾燥膜 而形成應力緩衝層,,此未固化感光乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠、光氧化劑、增 敏劑及矽石塡充物,其具有在室溫下1 Ο 〇 〇 Μ P a之彈 性係數。執行與實施例3 3相同的評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 晶片保護膜8之間的介面,及應力緩衝層3與晶片保護膜 8之間的介面。形成外部保護膜5以覆蓋應力緩衝層3之 尾端,且沒有剝落失敗產生於外部保護膜5與應力緩衝層 3之間的介面中。此外,由於外部保護膜5之尾端形成在 晶片保護膜8之尾端的內側上,沒有剝落失敗產生於晶片 保護膜8與外部保護膜5之間的介面。 經濟部智慧財產局員工消費合作社印製 由於在室溫之彈性係數E ( Μ P a )及厚度t ( μ m ) 滿足上述公式(1 )與(2 )之間的關係,不會產生由半 導體晶圓之彎曲所引起的電線圖案失敗。應力緩衝層之緩 衝效果是高的,且在安裝之後的溫度循環時之分離失敗被 減少更多。 〔實施例3 7〕 圖1 0是本發明之另一半導體裝置之剖面圖。藉著以 下之方法而製備此半導體裝置。形成第一電線層9之處理 是與實施例1 3相同。 接著,在切割之後於1 8 0 °C使用一滾輪疊合器,-- 本紙張尺度適用中國國家標準(CNS ) A4規格(2[0X297公釐) -55- A7 d Β 9 32 1 _ B7 五、發明説明(53 ) 未固化乾燥膜被附著,此未固化乾燥膜具有1 Ο Ομηι之厚 度,由環氧樹脂、鄰甲酚酚醛淸漆固化劑、睛丁二烯橡膠 、光氧化劑、增敏劑及矽石塡充物,其具有在室溫下 3 0 0 0 Μ P a之彈性係數。然後,在2 5 0 °C加熱並固 化一小時,且形成應力緩衝層3。接著,在應力緩衝層中 ,使用碳酸氣體雷射,形成具有5 0 μ m孔直徑之開口及用 於暴露2 0 0 μ m劃線之4 0 0 μ m縫隙。接著,欲移除第 一電線層之地1 0的雷射處理之殘留物,使用高錳酸鹽系 列之去污處理液體(Meltex Co.,Ltd.之M L Β 4 9 7 )執 行去污處理ΰ 以A r濺射蝕刻具有開口及線性縫隙之應力緩衝層3 而移除C u氧化物膜,然後濺射沈積5 0 0埃厚之C r及 ◦ · 5μιη厚之Cu。在沈積膜上,旋轉塗覆一負感光光阻 (Tokyo Oka Co·,Ltd‘之 OFPR-N-3000),且藉 著預烘焙、暴光與顯影而形成具有1 5μηι厚度之光阻電線 圖案。然後,藉電鍍在上述得到的電線圖案內側形成 1 Ομπι的C u膜,且藉電鍍在其上形成2μιη厚的N i膜 〇 接著,使用一釋放液體(N-303C)剝落光阻, 然後藉過硫酸銨/硫酸溶液而蝕刻沈積膜的C u,且額外 地藉高錳酸鉀溶液而蝕刻C r,且形成一第二電線層1 1 。在此階段,評估第二電線圖案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co.,Ltd 之 SR9000),且在 (請先閱讀背面之注意事項再填寫本頁) 裝-
,-IT 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNSM4規格( 210X297公釐> -56- 經濟部智慧財產局員工消費合作社印製 A7 ^ 9 32 1___ 五、發明説明(54 ) 8 0 °C乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 0 °C固化一小時。然後,在電線層上,形成一外 部保護膜5 ,具有一開口,用於連接外部電極,覆蓋應力 緩衝層之端面,且具有一尾端在切割後之晶片端面內側 5. ◦ μ m。 接著,在電線層3之暴露部份的N i表面上,藉著替 代電鍍而形成具有0 . ΙμΐΒ厚之A u膜。在A u電鍍電線 暴露部份上,使用一金屬罩塗覆焊劑(Senju Kinzoku Co,, Ltd.之Delta焊劑5 3 3 ),且具有0 . 3 5mm直徑之 S η ~ A g - C u系列銲料球被放置在其上,並使用紅外 線回流爐在2 6 0 °C被加熱1 0秒鐘,且形成外部電極6 。最後,劃線以0 . 2 m m之厚度被一切割鋸切割,且各 別的半導體被分開,製備出本發明之半導體裝置。 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間不會產生封裝失敗例如半導體裝置之剝落。 此外,以1 0個上述半導體裝置,執行與上述相同的 溫度循環測試,且樣品被切割並檢查剖面。此外,各半導 體裝置被安裝在一安裝基體上,且執行安裝溫度循環測試 ,然後執行電連續性測試。 在此實施例中,由於外部保護膜5形成在晶片尾端表 面之內側上,沒有剝落失敗產生於半導體晶片7與外部保 護膜5之間的介面。在比較例2中’半導體晶片7與晶片 保護膜8形成在相同的表面上,剝落產生較多。另一方面 ,由於形成外部保護膜5以覆蓋應力緩衝層3之尾端’沒 ^^^1 ^^^1 p-^i —J^i n^· HI n^i 1* $T (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) -57- A7 B7 4 5 9 32 五、發明説明(55) 有剝落失敗產生於外部保護膜5與應力緩衝層3之間的介 面,及應力緩衝層3與半導體晶片7之間的介面。此外’ 由於晶片保護膜8之尾端形成在應力緩衝層3之尾端的內 側上,沒有剝落產生於應力緩衝層3與晶片保護膜8之間 的介面,及半導體晶片7與晶片保護膜8之間的介面。在 由比較例2之製造方法所製備的半導體裝置中,切割之後 的外觀檢查指出在1 〇個受測試之半導體裝置的兩個中, 產生在各半導體裝置之尾端的介面剝落。然而,藉著本發 明之半導體裝置製造方法,在切割之後不會產生封裝失敗 0 實施例3 7至4 0及比較例1與2之特性評估結果表 75於表4中。 (請先鬩讀背面之注意事項再填寫本頁) 裝-
.-IT 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -58- 2395 d
A B7 \—/ 6 5 r---明兑明發 ' 五 經濟部智慧財產局員工消費合作社印製 寸概 比較例 2 〇 〇 1 3000 3/10 1 8/10 4/10 3/10 1 1 1 10/10 11/40 比較例 1 〇 〇 1 3⑻0 2/10 8/10 : 1 4/10 1 1 10/10 12/40 實施例 40 g r 1 孕' ι 1 〇 'if 〇 1 0/10 0/10 0/10 0/10 1 0/10 I 0/10 0/40 實施例 39 Ο ι i § 3000 1 0/10 丨 j 0/10 0/10 0/10 1 0/10 10/10 10/40 ; 1實施例 38 Ο l 1 1—< 1000 1 0/10 0/10 0/10 ; 0/10 1 0/10 8/10 0/40 實施例 37 8 ι~1 1~i 3000 〇 ι—Η 0/10 0/10 0/10 0/10 0/10 1 0/10 0/10 9/40 應力緩衝層 外部保護膜 晶片保護膜 應力緩衝層之彈性係數E(MPa) 應力緩衝層之厚度U m) 切割後之封裝失敗率(失敗計數/評估計數) 晶片-應力緩衝層 晶片-晶片保護膜 應力緩衝層-晶片保護膜 應力緩衝層-外部保護膜 外部保護膜-晶片保護膜 晶片-外部保護膜 ΐΐπ 担 liU 錳 m Φ S 迤 U 應力緩衝層上之電線層圖案失敗(失敗計數/評估: 計數) 與晶片端 面之距離 各別TC 之後的介 面剝落失 敗(失敗i 計數/評估ι 失敗) (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐> -59- A7 5 9 32 1 B7 ____ i ______ __________ ^_ _ 五、發明説明(57) 〔實施例3 8〕 以相同於實施例3 7之方法製備半導體裝置。在此情 形中,在固化之後於1 8 0 °C使用滾輪疊合器藉著附著一 2 Ομιη厚之未固化乾燥膜而形成一應力緩衝層,然後在 2 5 0 °C將其加熱並固化,此未固化乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠、聚醯亞胺樹脂 及矽石塡充物,其具有在室溫1 0 0 OMP a之彈性係數 。執行與實施例3 7相同的特性評估。 在此實施例中,沒有剝落失敗產生於半導體晶片7與 外部保護膜5之間的介面,應力緩衝層3與外部保護膜5 之間的介面,及半導體晶片7與應力緩衝層3之間的介面 。此外,由於晶片保護膜8之尾端形成在應力緩衝層3之 尾端的內側上,沒有剝落失敗產生於應力緩衝層3與晶片 保護膜8之間的介面,及半導體晶片7與晶片保護膜8之 間的介面。 〔實施例3 9〕 以相同於實施例3 7之方法製備半導體裝置。在此情 形中,在固化之後於1 8 Ot使用滾輪疊合器藉著附著一 2 Ομιη厚之未固化乾燥膜而形成一應力緩衝層,此未固化 乾燥膜包括環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系 橡膠、聚醯亞胺樹脂及矽石塡充物,其具有在室溫 3 0 0 0 Μ P a之彈性係數。然後在2 5 0 °C將其加熱並 固化一小時。執行與實施例3 7相同的特性評估。 本紙張尺度適用中國國家標举(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -60- A7 459321 B7 五、發明説明(58) (請先閲讀背面之注項再填寫本頁) 在此實施例中’沒有剝落失敗產生於半導體晶片7與 外部保護膜5之間的介面,應力緩衝層3與外部保護膜5 之間的介面,及半導體晶片7與應力緩衝層3之間的介面 。此外,由於晶片保護膜8之尾端形成在應力緩衝層3之 尾端的內側上,沒有剝落失敗產生於應力緩衝層3與晶片 保護膜8之間的介面,及半導體晶片7與晶片保護膜8之 間的介面。 〔實施例4 0〕 以相同於實施例3 7之方法製備半導體裝置。在此情 形中,在固化之後於1 8 0°C使用滾輪疊合器藉著附著一 2 Ο μ m厚之未固化乾燥膜而形成一應力緩衝層,然後在 2 5 0 t將其加熱並固化,此未固化乾燥膜包括環氧樹脂 、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠、聚醯亞胺樹脂 及矽石塡充物,其具有在室溫4 Ο Ο Μ P a之彈性係數。 執行與實施例3 7相同的特性評估。 經濟部智慧財產局資工消費合作社印製 在此實施例中,沒有剝落失敗產生於半導體晶片7與 外部保護膜5之間的介面,應力緩衝層3與外部保護膜5 之間的介面,及半導體晶片7與應力緩衝層3之間的介面 。此外,由於晶片保護膜8之尾端形成在應力緩衝層3之 尾端的內側上,沒有剝落失敗產生於應力緩衝層3與晶片 保護膜8之間的介面,及半導體晶片7與晶片保護膜8之 間的介面。此外,由於在室溫之彈性係數E ( Μ P a )及 厚度t ( μ m )滿足上述公式(1 )與(2 )之間的關係, 本紙張尺度適用中國國家標準(CNS ) A4規格(2l〇X297公釐) -61 - A7 B7 459321 五、發明説明(59 ) (請先閱讀背面之注意事項再填寫本頁) 不會產生由半導體晶圓之彎曲所引起的電線圖案失敗。應 力緩衝層之緩衝效果是高的,且在安裝之後的溫度循環時 之分離失敗被減少更多。 〔比較例1〕 圖1 1是一比較例之半導體裝置之剖面圖。由以下方 法來製備此半導體裝置。 在矽半導體晶圓之表面上,許多半導體元件及A 1電 極1形成在表面上,在固化之後於1 5 0°C使用滾輪疊合 器,一 1 Ο Ομηι厚之未固化乾燥膜被附著,此未固化乾燥 膜包括環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠 、聚醯亞胺樹脂及矽石塡充物,其具有在室溫 3 0 0 0 Μ P a之彈性係數。然後在1 5 0 °C將其加熱並 固化一小時,且形成一應力緩衝層3。 經濟部智慧財產局員工消費合作社印紫 接著,欲暴露晶片上之元件電極2 ,使用碳酸氣體雷 射在元件電極中形成具有5 0 μ m孔直徑之開口。接著,欲 移除電極上雷射處理之殘留物及A I電極之表面上的氧化 物膜,執行氧電漿蝕刻。在形成有開口之應力緩衝層3上 ,沈積厚度500埃之Cr ,然後厚度0 · 5μιη之Cu。 在沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka C〇.,Ltd. 之OFPR — N—3000),且藉著預烘焙、暴光與顯 影而形成具有1 5 μ m厚度之光阻電線圖案。 接著,藉電鍍在電線圖案內側形成1 〇 μ m的C U膜, 且藉電鍍在其上形成2μτη厚的N 1膜。接著’使用一釋放 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 4 5 9 3 2 1 五、發明説明(60) (請先閱讀背面之注^^項再填寫本頁) 液體(N - 3 0 3 C )剝落光阻,然後藉過硫酸銨/硫酸 溶液而蝕刻沈積膜的C u,且額外地藉高錳酸鉀溶液而蝕 刻C r ,且形成一電線層4。在此階段,評估第二電線圖 案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co.,Ltd 之 SR9000),且在 8 0°C乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 0 °C固化一小時,在電線層上,形成一外部保護 膜5,具有一開口,用於連接外部電極。接著,在電線層 3之暴露部份的N i表面上,藉著替代電鍍而形成具有 ◦ . Ιμπι厚之Au膜。在Au電鍍電線暴露部份上,使用 一金屬罩塗覆焊劑(Senju Kinzoku Co,,Ltd.之Delta焊劑 5 3 3 ) 1 且具有 0 . 35nim 直徑之 Sn — Ag — Cu 系列銲料球被放置在其上,並使用紅外線回流爐在 2 6 0 °C被加熱1 0秒鐘,且形成外部電極6。最後,劃 線以0 . 2 m m之厚度被一切割鋸切割,且各別的半導體 被分開,製備出比較例之半導體裝置。 經濟部智慧財產局員工消費合作社印製 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間在1 0個半導體裝置中的兩個中,產生在在各半導 體裝置之尾端的剝落之封裝失敗。 此外,以1 0個上述半導體裝置,執行溫度循環測試 ,且檢查樣品外觀。此外,各半導體裝置被安裝在一安裝 基體上’且執行相同的溫度循環測試1 0 0 〇次,然後執 行電連續性測試。 •63· 本紙張尺度適用中國國家標準(CNS )八4規格(2ι〇χ297公釐〉 經濟部智慧財產局員工消費合作社印製 -〇 y 32 1 Α7 ---:_Ξ_ 五、發明说明(61) 〔比較例2〕 圖1 2是另一比較例之半導體裝置之剖面圖。由以下 方法來製備此半導體裝置。 —負感光聚酿亞胺樹脂(Hitachi Kasei Kogyo Co., Ltd. 之P L 3 7 0 8 )被旋轉塗覆在矽半導體晶圓之表面上, 此矽半導體晶圓具有許多半導體元件及形成在其表面上的 A 1電極1,在一熱板上於7 5 °C被乾燥1 0 5秒且於 9 〇°C被乾燥1 0 5秒,然後使用一預定罩被暴光,再度 在熱板上於1 2 5 °C被加熱6 0秒,然後在一顯影劑( Hitachi Kasei Kogyo Co.,Ltd.之 P L 顯影劑)中被顯影。接 著,它在氮中於3 5 0 °C被加熱且固化6 0秒,且形成具 有電極表面1之晶片保護膜8。接著,元件電極1之表面 上的A 1氧化物膜使用A r藉著濺射鈾刻被移除,然後 5 0 0埃厚之Cr及0.5μm厚之C:u被濺射沈積在晶片 保護膜8上及整個暴光部份表面上以形成一膜。在沈積膜 上,一負感光光阻(Tokyo Oka Co.,Ltd,之〇 F P R — N — 3 0 0 0 )被旋轉塗覆,且藉由預烘焙、暴光及顯影而形 成具有1 5μΓη厚之光阻電線圖案。接著,1 Ομιη厚之 C u膜藉著電鍍而形成在前述電線圖案內側’且形成一第 一電線層9。 接著,在固化之後於1 8 0 °C使用滾輪疊合器藉著附 著一 1 0 ΟμίΏ厚之未固化乾燥膜’然後於2 5 CKC被加熱 及固化一小時而形成一應力緩衝層,此未固化乾燥膜包括 本紙乐尺度適用中國國家標準(CNS ) Α4規格(230Χ297公釐) leu I. - nn in ^^—^1 a^l^i ^rj ( 弟 i (請先閱讀背面之注意事項再填寫本頁) 5 9 32 1 A7 __;____ B7 五、發明説明(62) (請先閱讀背面之注意事項再填寫本頁) 環氧樹脂、鄰甲酚酚醛淸漆固化劑、丙烯酸系橡膠、聚醯 亞胺樹脂及矽石塡充物,其具有在室溫3 0 0 OMP a之 彈性係數。接著,欲暴光第一電線層之地1 〇,使用碳酸 氣體雷射,在第一電線層之地1 〇中形成具有5 ΟμίΏ之孔 直徑的開口。 接著,欲移除第一電線層之地1 〇的雷射處理之殘留 物,使用高錳酸鹽系列之去污處理液體(Meltex Co.,Ltd. 之M L B 4 9 7 )執行去污處理。接著,以A r濺射蝕刻 具有開口之應力緩衝層3及整個開口而移除C u氧化物膜 ,然後濺射沈積5 0 0埃厚之C r及0 . 5μιη厚之C u。 在沈積膜上,旋轉塗覆一負感光光阻(Tokyo Oka Co., Ltd. 之OFPR-N—3000),且藉著預烘焙、暴光與顯 影而形成具有1 5 μ m厚度之光阻電線圖案。 經濟部智慧財產局員工消費合作社印製 接著,藉電鍍上述得到的電線圖案內側形成1 0 μ m的 Cu膜,且藉電鍍在其上形成2μιη厚的N i膜。接著,使 用一釋放液體(N - 3 0 3 C )剝落光阻,然後藉過硫酸 銨/硫酸溶液而蝕刻沈積膜的C u,且額外地藉高錳酸鉀 溶液而蝕刻C r ,且形成一第二電線層1 1。在此處理完 成的階段,評估第二電線圖案之失敗率。 接著,藉著銀幕印刷而塗覆感光銲料光阻淸漆( Hitachi Kasei Kogyo Co·,Ltd之 S R 9 0 〇 〇 ),且在 8 0 °C乾燥2 0分鐘,使用一預定的圖案而暴光並顯影, 且在1 5 Ot固化一小時1且在電線層上形成具有用於連 接外部電極之開口的外部保護膜5。接著,在電線層3之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -65- 經濟部智慧財產局員工消費合作社印製 ά 6 9 321 Α7 — 、_ Β7 五、發明説明(63) 暴光部份的Ν i表面上,藉著替代電鍍而形成具有 0,ΙμΐΏ厚之A u膜。在A u電鍍電線暴露部份上,使用 一金屬罩塗覆焊劑(Senju Kinzoku Co,, Ltd.之Delta焊劑 533) ’ 且具有 0.35mm 直徑之 Sn—Ag — Cu 系列銲料球被放置在其上,並使用紅外線回流爐 在2 6 0 °C被加熱1 0秒鐘,且形成外部電極6。最後, 劃線以0,2 m m之厚度被一切割鋸切割,且各別的半導 體被分開,製備出比較例之半導體裝置。 上述半導體裝置在切割之後之外觀檢查的結果,於切 割期間在1 0個半導體裝置中的三個中,產生在在各半導 體裝置之尾端的剝落之封裝失敗。 此外,以1 0個上述半導體裝置,執行溫度循環測試 1 0 0 0次,且檢查樣品外觀,執行當各半導體裝置被安 裝在一安裝基體上時之電連續性測試。 當前述實施例之半導體裝置與比較例1及2之半導體 裝置比較時,藉著形成應力緩衝層之尾端或晶片保護膜於 半導體晶片之尾端的內側上,在各半導體裝置之溫度循環 之後,於半導體晶片與應力緩衝層之間的介面及半導體晶 片與晶片保護膜之間的介面中沒有產生剝落。此外’在切 割之後的封裝失敗相較於比較例1及2之半導體裝置製造 方法所產生的減少很多。 本發明可抑制於封裝之安裝期間熱應力之集中,且抑 制於晶片之切割期間之機械應力。所以’本發明可提供一 種高製造速率之高可靠性的半導體裝置之製造方法,其中 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)_册- ---^--.i---「裝------訂------1 {請先閱讀背面之注意事項再填寫本頁) A7 Δ 59 32 1 ,_ 五、發明説明(64 ) 在晶片及樹脂中產生較少剝落。 (請先閲讀背面之注意事項再填寫本頁) 裝· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ297公釐) -67-

Claims (1)

  1. d 59321 : 籍 _ D8 六、申請專利範圍 1、 一種半導體裝置,其特徵在於:該半導體裝置在 具有電路及電極之半導體晶片的表面上,除了一部份的該 電極之外具有:一應力緩衝層;一電線層,連接至一部份 的該應力緩衝層上之該電極:一外部保護膜,在該電線層 及該應力緩衝層上;一窗’一部份的該電線層暴露在該外 部保護膜的預定位置;及一外部電極,其經由該窗被電氣 地連接至該電線層,其中該應力緩衝層、該電線層、該導 體、該外部保護膜及該外部電極被形成在該半導體晶片之 尾端的內側。 2、 如申請專利範圍第1項之半導體裝置,其中該外 部保護膜形成在該應力緩衝層之尾端的內側。 3、 如申請專利範圍第1項之半導體裝置,其中該外 部保護膜之尾端形成在該應力緩衝層之尾端的外側。 4、 如申請專利範圍第1 、2或3項之半導體裝置, 其中在室溫之彈性係數E (MP a )與該應力緩衝層之厚 度t ( μ m )滿足以下公式(1 )與(2 )之關係: log (t) ^ 0.988 log (E) - 1.515 (l)、 - ..二誠、 log 0) ^ - 1.063 log (E) + 4.839 (2)\,%'、 5、 一種半導體裝置,其特徵在於:該胃#、體裝置在 形成有電路與電極的半導體晶片之表面上除了一部份的該 電極之外,具有:一晶片保護膜:一第一電線層及一應力 緩衝層,連接至該晶片保護膜上之該電極;·一第二電線層 ,連接至該應力緩衝層上之該第一電線層:一外部保護膜 ,在該第二電線層及該應力緩衝層上;一窗,一部份的該 本紙張反度適用中國國家梂準(CNS ) A4現格(210X297公埯)-68 - dn trt— ^^^^1 ^^^^1 一 n H β«ι ^—^1' (請先閱讀背而之注急事項再Μ舄本頁) 經漓部智慧財4AK工消費合作社印製 459321 六、申請專利範圍 電線層暴露在該外護膜的預定位置;及一外部電極’其經 由該窗被電氣地連接至該電線層’其中該晶片保護膜' 該 應力緩衝層、該電線層、該外部保護膜及該外部電極被形 成在該半導體晶片之尾端的內側。 6、 如申請專利範圍第5項之半導體裝置’其中該外 部保護膜被形成在該應力緩衝層之尾端的內側。 7、 如申請專利範圍第5項之半導體裝置’其中該外 部保護膜之尾端被形成在該應力緩衝層之尾端的外側。 8、 如申請專利範圍第6項之半導體裝置,其中該晶 片保護膜之尾端被形成在該應力緩衝層之該尾端的外側。 9、 如申請專利範圍第6項之半導體裝置’其中該晶 片保護膜被形成在該應力緩衝層之該尾端的內側。 1 0、如申請專利範圍第7項之半導體裝置,其中該 晶片保護膜之尾端被形成在該外部保護膜之該尾端的外側 〇 1 1 、如申請專利範圍第7項之半導體裝置,其中該 晶片保護膜之尾端被形成在該外部保護膜之該尾端的內側 12、如申請專利範圍第5、6 ' 7、8、9 、10 或1 1項之半導體裝置,其中在室溫之彈性係數E ( Μ P a )與該應力緩衝層之厚度t ( μ m )滿足以下公式( 1 )與(2 )之關係: log (t) ^ 0.988 log (E) - 1.515 ⑴、 log (t) ^ - 1.063 log (E) + 4.839 本紙張尺度適用中國國家標準(CNS ) A4規格{ 210X2W公释)-69 - (請先閱讀背而之注意事項再填鸿本頁) -裝 經·^:部智慧时4岛工消費合作社印製 453321 AS Βίί C8 D8 六、申請專利範圍 1 3、一種半導體裝置製造方法,包含: —步驟,形成一應力緩衝層於半導體晶圓之電路 形成犧:齒上,在半導體晶圓上形成許多半導體元件; 步驟’形成一開口,用於暴露半導體晶圓之電 極上的應力緩衝層上之晶片電極; 步驟’形成一縫隙於劃線上的應力緩衝層中, 半導體晶圓; 步驟,形成一電線層,經由開口連接至應力緩 衝層上之半導體晶片的電極; i f 一步驟,形成一外部保護膜,具有一窗,用於連 接除線之外的電線層及應力緩衝層上的外部電極; I、η:.Γι〇_Λ 用於
    請先閱讀背而之注意事項再填寫本頁) 裝_ 經4#""財-¾¾工消費合作社印製 (步驟,形成一外部電極;及 步驟,用於切割在切割之後以便於操作所得到 的半導體g置之最小單元中的半導體晶圓。 1 4、如申g專利範圍第1 3項之半導體裝置製造方 法,並非包含步包含步驟5 (a),一步驟, 形成一窗,用於連接極與外部保護膜,具有一端在 應力緩衝層及電線層上的應)緩衝層之尾端的內側。 1 5、如申請專利範項之半導體裝置製造方法 ,並非包含步胃5>',而是包!%步驟5 ( b ),一步驟,形 成一窗,用於連接外' IIF電極與外部保護膜,具有〜端介於 劃線與在應力緩衝層及電線層上的應力緩衝層的尾端之間 6 種半導體裝置製造方法’包含: 本紙張尺度適用中國國家標準(CNS ) A4規格{ 210Χ2Ή公趁)_70 _ 訂 經濟部智慈时是局貴工消費合作社印製 4 59 321. 锰 C:8 _ D8 六、申請專利範圍 t :步驟,除了其上形成許多半導體元件之半導體 晶圓之外,形成一晶片保護膜,及一劃線,用於切 —一步驟’形成一第一電線層,電氣地連接至晶片 保護膜上的電極; 一步驟’形成一應力緩衝層於晶片保護膜與第一電線 層上: 一步驟,形成一開口,用於暴露應力緩衝層上的一部 份電線層; 一步驟,形成一縫隙於劃線上的應力緩衝層中; 一步驟,形成一第二電線層1經由應力緩衝層中形成 的開口,連接至應力緩衝層上的一部份第一電線層; 一步驟,形成一外部保護膜,具有一窗,用於連接劃 線^^^的電線層與應力緩衝層上之外部電極: 步驟,形成一外部電極;及 一^^,對於切割之後所得到的半導體裝置,以最小 單元切割該半導體晶圓以便於操作。 1 7、如申請專利.、範圍第1 6項之半導體裝置製造方 法,並非包含具有步两是具有步驟7 (a),一步 驟,形成一窗,用於連部電極及一外部保護膜,具 有一端在第二電線層及應力緩衝層上的應力緩衝層之尾端 的內側。 1 8、如申請專利範圍第1 6項之半導體裝置製造方 法,在步驟之後,包含: - -- —— 本紙張尺度適用中國國家標準(CNS ) A4規格(2!〇乂297公舞)-71 - (請先閱讀背而之注意事項存填寫本頁〕
    321 B8 C8 D8 申請專利範圍 一步驟,形成一應力緩衝層,具有一端在第一電 線層礙;片保護膜上的晶片保護膜之尾端的內側; 步驟,形成一開口,用於暴露應力緩衝層上的
    一部份第一電線層; 層中
    歩驟,形成第二電線層,經由形成 口,連接至應力緩衝層上的一部份第- 形成一窗,用於連接一外部 部保護膜,具有一端在第二電線層及應力緩衝 步驟 在應力緩衝 •電線層; 電極及一外 層上的應力 緩衝層.之尾端的內側; —步驟,形成一外部電極;及 [步驟,用於切割在切割之後以便於操作所得到 的半導置之最小單元中的半導體晶圓。 1 9、如申請專利範圍第1 6項之半導體裝置製造方 法,在步驟(1)¾¾¾¾)之後,包含: 步驟,形成一應力緩衝層,於第一電線層及晶 -----L,---裝------訂-----J ^ (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財1^¾工消費合作社印製 If 步驟,形成一開口,用於暴露應力緩衝層上的 之〆· 一部份電線層; C —步驟,形成一縫隙,使得應力緩衝層的尾端形 •Λ ;. - V 成於保護膜的尾端與劃線之間; (60* —步驟,形成一第二電線層’經由形成於應力緩 衝層中的開口,連接至應力緩衝層上的一部份第一電線層
    形成一窗,用於連接一外部電極及一外 本紙張尺度適用中國國家標準(CNS ) A4il_格(2l〇x 21»7公犛)-72 - 4 59 321 8 8 8 8 ABCD 申凊專利祀圍 部保護膜’具有一端在第二電線層及應力緩衝層上的應力 緩衝尾端的內側; 一步驟’形成一外部電極;及 步驟,用於切割在切割之後以便於操作所得到 的半 置之最小單元中的半導體晶圓。 2 0、如申請專利範圍第1 6項之半導體裝置製造方 法’在步驟(IBiSlfe後,包含: —步驟,形成一應力緩衝層,具有一端在第一電1 1 線層片保護膜上的晶片保護膜之尾端的內側;IP 〔一步驟,形成一開口,用於暴露應力緩衝層上的 --部份第一電線層: 層中 ( 部保 片保 ill I 一步驟,形成第二電線層,經由形成於應力緩衝 口,連接至應力緩衝層上的一部份第一電線層; 一步驟,形成 窗,用於連接一外部電極及一外 經.¾:部智慧財4局員工消費合作社印製 的半 法 護膜,具有一端在與第二電線層及應力緩衝層上的晶 護P之尾端相同的表面上: 射I —步驟,形成一外部電極:及 4 —步驟,用於切割在切割之後以便於操作所得到 # d裝置之最小單元中的半導體晶圓。 2 1、如申請專利範圍第1 6項之半導體裝置製造方 在步驟之後,包含: (繼 線層灞彝 gill!"1 r 一步驟,形成一應力緩衝層,具有一端在第· -電 片保護膜上的晶片保護膜之尾端的內側; 一步驟,形成一開口,用於暴露應力緩衝層上的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2·^公釐? -73 - —裝 訂 ,^ (請先閱讀背而之注意事項再填寫本頁) Βδ C8 D8 、申請專利範圍 部份第一電線層 步驟,形成 電線層,經由形成於應力緩衝 層中口’連接至應力緩衝層上的一部份第一電線層; (步驟,形成一窗,用於連接一外部電極及一外 部保護膜’具有一端介於第二電線層及應力緩衝層上之應 力^@層的尾端與晶片保護膜的尾端之間; ^ 一步驟,形成一外部電極;及 C ^^步驟,用於切割在切割之後以便於操作所得到 的半導1¾置之最小單元中的半導體晶圓。 2 2、如申請專利範圍第1 6項之半導體裝置製造方 法,在步驟(¾¾¾¾¾広後,包含: —步驟,形成一應力緩衝層,在第一電線層及晶 片保上; ψ_ι (—步驟,形成一開口,用於暴露應力緩衝層上的 一部份電線層; 經濟部智蒽时是局自:工消費合作社印製 C 一步驟,形成一應力緩衝層,具有一端介於晶片 保護1尾端與劃線之間; (L 广步驟,形成一第二電線層,經由形成於應力緩 •.·ν 一 衝層中的開口,連接至應力緩衝層上的一部份第一電線層 部保 一步驟,形成一窗,用於連接一外部電極及一外 1¾,具有一端介於第二電線層及應力緩衝層上的劃 ιι_ -.KL+盡 7 U 線與緩衝層的尾端之間: (1¾ 一步驟,形成.一外部電極;及 本紙張尺度適用中國國家標準(CNS > A4規格U10X2**7公犛)-74 - ----!i.---J-i 裝------訂-----J. ^ (請先閲讀背而之注意事項再填寫本頁) Jo 8 8 8 ΛΒ CD -〇9321 六、申請專利範圍 步驟,用於切割在切割之後以便於操作所得到 ---—·· 的半導體裝置之最小單元中的半導體晶圓。 1^1 i— i --- I It * - - —1 lj^r - I I ϋ 請先閲讀背而之注意事項再填寫本頁) 訂 經^'部智慧財4局员工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X 297公f ) - 75 -
TW089119156A 2000-02-23 2000-09-18 A semiconductor apparatus and a manufacturing method thereof TW459321B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000052178A JP2001237348A (ja) 2000-02-23 2000-02-23 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW459321B true TW459321B (en) 2001-10-11

Family

ID=18573736

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089119156A TW459321B (en) 2000-02-23 2000-09-18 A semiconductor apparatus and a manufacturing method thereof

Country Status (4)

Country Link
US (1) US6348741B1 (zh)
JP (1) JP2001237348A (zh)
KR (1) KR100709158B1 (zh)
TW (1) TW459321B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6890796B1 (en) * 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
JPH1140694A (ja) * 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
WO2006025347A1 (ja) * 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
JP3655901B2 (ja) * 2002-08-19 2005-06-02 株式会社東芝 半導体装置の製造方法
WO2005033136A1 (en) * 2003-09-29 2005-04-14 Children's Hospital, Inc. Unique integrin binding site in connective tissue growth factor (ctgf)
JP4264823B2 (ja) 2004-03-08 2009-05-20 Okiセミコンダクタ株式会社 半導体装置の製造方法
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
JP2007317692A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 半導体装置およびその製造方法
WO2017036512A1 (en) 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
CN112885793B (zh) * 2021-03-12 2025-03-14 苏州晶方半导体科技股份有限公司 芯片封装结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH06209165A (ja) * 1993-01-11 1994-07-26 Toray Ind Inc 多層配線構成体
JP3621182B2 (ja) 1996-02-23 2005-02-16 株式会社シチズン電子 チップサイズパッケージの製造方法
JPH1027827A (ja) 1996-07-10 1998-01-27 Toshiba Corp 半導体装置の製造方法
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP3402086B2 (ja) 1996-09-10 2003-04-28 松下電器産業株式会社 半導体装置およびその製造方法
TW422874B (en) * 1996-10-08 2001-02-21 Hitachi Chemical Co Ltd Semiconductor device, semiconductor chip mounting substrate, methods of manufacturing the device and substrate, adhesive, and adhesive double coated film
US6093971A (en) * 1996-10-14 2000-07-25 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Chip module with conductor paths on the chip bonding side of a chip carrier
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
TW330337B (en) * 1997-05-23 1998-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with detached die pad
JPH10335567A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 半導体集積回路装置
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JP3910694B2 (ja) * 1997-09-11 2007-04-25 沖電気工業株式会社 外部端子付半導体素子の製造方法
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
JP3538029B2 (ja) * 1998-06-09 2004-06-14 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100709158B1 (ko) 2007-04-19
US6348741B1 (en) 2002-02-19
KR20010085234A (ko) 2001-09-07
JP2001237348A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
US8716861B2 (en) Semiconductor package having electrical connecting structures and fabrication method thereof
TWI674658B (zh) 完全模製微型化半導體模組
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
TW200522228A (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
CA2272434A1 (en) Chip scale ball grid array for integrated circuit package
CN107195607B (zh) 一种芯片封装方法及芯片封装结构
CN104143540A (zh) 薄膜倒装结构、金属凸块结构与形成薄膜倒装结构的方法
CN101383301B (zh) 形成倒装芯片突起载体式封装的方法
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
TW459321B (en) A semiconductor apparatus and a manufacturing method thereof
CN100524724C (zh) 线焊焊盘和球形焊盘之间厚度不同的半导体封装基片的制造方法
US20080150107A1 (en) Flip chip in package using flexible and removable leadframe
CN108281397A (zh) 芯片封装结构及封装方法
CN103165475B (zh) 一种半导体封装器件的制造方法
JP4352294B2 (ja) 半導体装置の製造方法
TW518917B (en) A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier
JP2002043467A (ja) 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
JP4027147B2 (ja) パッケージ基板の製造方法
JP2004063742A (ja) 配線板、半導体パッケージ及びそれらの製造方法
CN107170715B (zh) 半导体封装结构及其制作方法
JP3417292B2 (ja) 半導体装置
CN206282839U (zh) 一种薄型阵列塑料封装件
JP5482743B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP4390908B2 (ja) 配線部材の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent